JP3775488B2 - バイアス回路 - Google Patents
バイアス回路 Download PDFInfo
- Publication number
- JP3775488B2 JP3775488B2 JP2001246594A JP2001246594A JP3775488B2 JP 3775488 B2 JP3775488 B2 JP 3775488B2 JP 2001246594 A JP2001246594 A JP 2001246594A JP 2001246594 A JP2001246594 A JP 2001246594A JP 3775488 B2 JP3775488 B2 JP 3775488B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- bias circuit
- bias
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、バイアス回路に関し、特に、バイポーラトランジスタにバイアスを供給するバイアス回路に関する。
【０００２】
【従来の技術】
図１５は、特開平１１−２２０３３５号公報の第３図に示された従来のバイポーラトランジスタのバイアス回路である。
【０００３】
図１５に示したバイアス回路においては、電源電圧ＶCCを抵抗Ｒ1と抵抗Ｒ2で分割してトランジスタＱ1のベース・エミッタ間に与えている。この時、トランジスタＱ1のベースバイアス電流は、以下に説明するように電源電圧ＶCCに依存性を持つ。図１５において、抵抗Ｒ1を流れる電流をＩ1、抵抗Ｒ2を流れる電流をＩ2、トランジスタＱ1のベースバイアス電流をＩb、トランジスタＱ1のベース・エミッタ間降下電圧をＶonとすると、Ｉ1，Ｉ2はそれぞれ、
【０００４】
【数３】
【０００５】
【数４】
【０００６】
であることから、ベースバイアス電流Ｉbは、
【０００７】
【数５】
【０００８】
と表される。
【０００９】
【発明が解決しようとする課題】
図１６は、図１５に示した従来のバイアス回路において、電源電圧ＶCCの変化に対するベースバイアス電流Ｉbの変化を示す図である。
【００１０】
図１５に示した従来のバイアス回路においては、数５や図１６で示したように電源電圧ＶCCが変動するとそれに応じてベースバイアス電流Ｉbが変動してしまうという欠点があった。
【００１１】
本発明の目的は、バイポーラトランジスタに供給するバイアス供給量を、電源電圧によらずに安定化させることができるバイアス回路を提供することにある。
【００１２】
【発明を解決するための手段】
上記目的を達成するために本発明のバイアス回路は、コレクタが第１の抵抗を介して電源に接続されるとともに、第２の抵抗を介して前記第１のトランジスタのベースに接続され、ベースが第３の抵抗を介して前記電源に接続され、エミッタが定電圧源および第４の抵抗を直列に介して接地される第２のトランジスタを有し、前記第２のトランジスタのコレクタから前記第２の抵抗を介して前記第１のトランジスタにバイアス電流を供給することを特徴とする。
【００１３】
また、本発明のバイアス回路をカレントミラー回路の電流源に用いる場合、コレクタが第１の抵抗を介して電源に接続されるとともに、第２の抵抗を介して前記カレントミラー回路内の前記第１のトランジスタのベースに接続され、ベースが第３の抵抗を介して前記電源に接続され、エミッタが定電圧源および第４の抵抗を直列に介して接地される第２のトランジスタを有し、前記第２のトランジスタのコレクタから前記第２の抵抗を介して前記カレントミラー回路内の前記第１のトランジスタにリファレンス電流を供給することを特徴とする。
【００１４】
（作用）
以下の記載では、本発明のバイアス回路の作用について、図１に示すように定電圧源Ｖ1を用いたバイアス回路に基づいて説明するが、他の手段でも、電源電圧によらずにバイアス供給量を安定化させるという作用は同様である。
【００１５】
図１に示したバイアス回路において、電源電圧をＶCC、トランジスタＱ1，Ｑ2のベース・エミッタ間電圧降下をＶon、定電圧源Ｖ1の電圧降下をＶDとすると、Ｉa，Ｉcはそれぞれ、
【００１６】
【数６】
【００１７】
【数７】
【００１８】
と表される。
【００１９】
ここで、α0は、Ｑ2の直流輸送効率であり、通常０＜α0≦１である。数７に数６を代入してＩeについて解くと、
【００２０】
【数８】
【００２１】
となる。
【００２２】
一方、Ｒ2にかかる電圧に関して、
【００２３】
【数９】
【００２４】
が成立する。
【００２５】
ここで、Ｉd=Ｉb+Ｉcであるので、数９に数７と数８を代入し、Ｉbについて解くと、
【００２６】
【数１０】
【００２７】
となる。ここで、
【００２８】
【数１１】
【００２９】
とおくと、
【００３０】
【数１２】
【００３１】
と表せるので、電源電圧ＶCCの変動によるベースバイアス電流Ｉbの変動は、
【００３２】
【数１３】
【００３３】
となり、０＜Ａ＜２の範囲内では、従来のバイアス回路よりも安定したバイアス電流を供給することができる。特に、Ａ→１の場合、ベースバイアス電流Ｉbは、電源電圧ＶCCに関係なく、
【００３４】
【数１４】
【００３５】
と決められる。
【００３６】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
【００３７】
図１は、本発明のバイアス回路の実施の一形態を示す図である。
【００３８】
図１に示すように本実施形態においては、トランジスタＱ2のエミッタを定電圧源Ｖ1および抵抗Ｒ4を直列に介して接地し、トランジスタＱ2のベースを抵抗Ｒ3を介して電源ＶCCに接続し、トランジスタＱ2のコレクタを抵抗Ｒ1を介して電源ＶCCに接続し、トランジスタＱ2のコレクタから抵抗Ｒ2を介してトランジスタＱ1のベースにバイアス電流を供給している。
【００３９】
電源電圧ＶCCが変化すると、トランジスタＱ1のベースバイアス電流Ｉbも数１２のように変化する。抵抗Ｒ1，Ｒ3，Ｒ4の値を選び、数１１で表されるＡの値を１に近づけると、図１２に示すように電源電圧ＶCCが変化したときのバイアス電流Ｉbの変化を抑制することができる。また、Ａの値を１よりも大きくすると、図１３に示すように電源電圧ＶCCが増加したときにバイアス電流Ｉbを減少させることができる。また、Ａの値を１よりも小さくすると、図１４に示すように電源電圧ＶCCが増加したときにバイアス電流Ｉbを増加させることができる。
【００４０】
【実施例】
以下に、本発明のバイアス回路の実施例について説明する。
【００４１】
（第１の実施例）
図２は、本発明のバイアス回路の第１の実施例を示す図である。
【００４２】
本実施例におけるバイアス回路は、図１における定電圧源Ｖ1として、ダイオードＤ1を用いている。
【００４３】
（第２の実施例）
図３は、本発明のバイアス回路の第２の実施例を示す図である。
【００４４】
本実施例におけるバイアス回路は、図１における定電圧源Ｖ1として、トランジスタのコレクタとベースをショートさせたダイオードＤ1を用いている。
【００４５】
（第３の実施例）
図４は、本発明のバイアス回路の第３の実施例を示す図である。
【００４６】
本実施例におけるバイアス回路は、図１における定電圧源Ｖ1として、直列接続された複数（２個）のダイオードＤ1，Ｄ2を用いている。このダイオードＤ1，Ｄ2は、トランジスタＱ2のエミッタとグランドとの間で抵抗Ｒ4と直列に接続されている。
【００４７】
（第４の実施例）
図５は、本発明のバイアス回路の第４の実施例を示す図である。
【００４８】
本実施例におけるバイアス回路は、図１における定電圧源Ｖ1として、ツェナーダイオードＺ1を用いている。このツェナーダイオードＺ1は、トランジスタＱ2のエミッタとグランドとの間で抵抗Ｒ4と直列に接続されている。
【００４９】
（第５の実施例）
図６は、本発明のバイアス回路の第５の実施例を示す図である。
【００５０】
本実施例におけるバイアス回路は、図１における定電圧源Ｖ1として、レベルシフト回路を用いている。本実施例に用いられるレベルシフト回路は、トランジスタＱ3のベース・エミッタ間に抵抗ＲB1を接続し、ベース・コレクタ間に抵抗ＲB2を接続したものであり、トランジスタＱ2のエミッタとグランドとの間で抵抗Ｒ4と直列に接続されている。
【００５１】
ここで、抵抗ＲB1，ＲB2に流れる電流ＩAは、ベース・エミッタ間電圧をＶBEとすると、
【００５２】
【数１５】
【００５３】
であり、コレクタ・エミッタ間の電圧ＶLは、
【００５４】
【数１６】
【００５５】
となる。ＶBEはほぼ一定なので、レベルシフト回路は定電圧源の役割をする。
【００５６】
（第６の実施例）
図７は、本発明のバイアス回路の第６の実施例を示す図である。
【００５７】
本実施例におけるバイアス回路は、複数（Ｎ個）のトランジスタＱ11〜Ｑ1nにバイアスを供給するものである。集積回路では、非常に小さな面積の中に同一プロセスで同時に複数の素子を実装するため、各素子の電気的特性や温度的特性は極めて揃ったものになる傾向がある。そこで、Ｎ個のトランジスタＱ11〜Ｑ1nを抵抗Ｒ21〜Ｒ2nを介してトランジスタＱ2のコレクタに接続することで、全てのトランジスタＱ11〜Ｑ1nに安定したバイアスを供給することができる。
【００５８】
（第７の実施例）
図８は、本発明のバイアス回路の第７の実施例を示す図である。
【００５９】
本実施例におけるバイアス回路は、カレントミラー回路の電流源として用いられている。カレントミラー回路では、リファレンス電流Ｉrefに比例した電流をトランジスタＱ3に流すことができる。このため、本実施例におけるバイアス回路を用いてリファレンス電流Ｉrefを安定化させることによりトランジスタＱ3のコレクタ電流を安定化させることができる。
【００６０】
（第８の実施例）
図９は、本発明のバイアス回路の第８の実施例を示す図である。
【００６１】
本実施例におけるバイアス回路は、カスコード型のカレントミラー回路の電流源として用いられている。カスコード型のカレントミラー回路の場合、数６から数１２において、トランジスタＱ1のベース・エミッタ間電圧降下ＶonをトランジスタＱ1およびダイオードＤ3の電圧降下に、トランジスタＱ2のベース・エミッタ間電圧降下ＶonをトランジスタＱ2およびダイオードＤ2の電圧降下にそれぞれ置き換えた式が成り立つので、本発明の効果はまったく同じである。
【００６２】
また、本実施例では、カレントミラー回路によってバイアスされるトランジスタは１つになっているが、通常用いられるカレントミラー回路と同様に、複数のトランジスタをバイアスしても同様の効果が得られることは言うまでもない。
【００６３】
（第９の実施例）
図１０は、本発明のバイアス回路の第９の実施例を示す図である。
【００６４】
本実施例におけるバイアス回路は、図１５に示した従来のバイアス回路における電源ＶCCとして、図２に示したバイアス回路を用いている。具体的には、図１５に示したバイアス回路における電源ＶCCおよび抵抗Ｒ1を、図２に示したバイアス回路で置き換えている。これにより、Ｉ1を安定化させることができるため、ベースバイアス電流Ｉbを安定化させることができる。
【００６５】
（第１０の実施例）
図１１は、本発明のバイアス回路の第１０の実施例を示す図である。
【００６６】
本実施例におけるバイアス回路は、高周波増幅トランジスタにバイアスを提供するものである。高周波信号は容量Ｃ1を介してトランジスタＱ1に入力され、増幅された高周波信号は容量Ｃ2を介して出力される。
【００６７】
図１２は、図１１に示したバイアス回路において、数１１で表されるＡの値を約１にした場合の電源電圧ＶCCの変化に対するバイアス電流Ｉbの変化を示した図である。なお、抵抗Ｒ1を２．０ｋΩ、抵抗Ｒ3を９．８ｋΩ、抵抗Ｒ4を１．７ｋΩとし、トランジスタＱ2には直流輸送効率α0＝０．９７５のガリウム砒素ヘテロバイポーラトランジスタを用いている。
【００６８】
図１２に示すように、Ａの値を約１にした場合は、電源電圧を変化させてもバイアス電流はほとんど変化しない。
【００６９】
ここで、数１１でＡ＝１としてα0について解くと、
【００７０】
【数１７】
【００７１】
となる。
【００７２】
通常のバイポーラトランジスタでは、α0は、０．９＜α0＜１．０の値を取るため、電源電圧が変化した際バイアス電流を変化させないようにするためには、Ｒ1，Ｒ3，Ｒ4を、
【００７３】
【数１８】
【００７４】
となるように選ぶのが好ましい。
【００７５】
図１３は、図１１に示したバイアス回路において、数１１で表されるＡの値を約１．３５にした場合の電源電圧ＶCCの変化に対するバイアス電流Ｉbの変化を示した図である。なお、抵抗Ｒ1を２．０ｋΩ、抵抗Ｒ3を９．８ｋΩ、抵抗Ｒ4を１．２ｋΩとし、トランジスタＱ2には直流輸送効率α0＝０．９７５のガリウム砒素ヘテロバイポーラトランジスタを用いている。
【００７６】
図１３に示すように、Ａの値を１よりも大きくした場合は、電源電圧を増加させるとバイアス電流は減少する。
【００７７】
図１４は、図１１に示したバイアス回路において、数１１で表されるＡの値を約０．７７にした場合の電源電圧ＶCCの変化に対するバイアス電流Ｉbの変化を示した図である。なお、抵抗Ｒ1を２．０ｋΩ、抵抗Ｒ3を９．８ｋΩ、抵抗Ｒ4を２．３ｋΩとし、トランジスタＱ2に直流輸送効率α0＝０．９７５のガリウム砒素ヘテロバイポーラトランジスタを用いている。
【００７８】
図１４に示すように、Ａの値を１よりも小さくした場合は、電源電圧を増加させるとバイアス電流は増加する。
【００７９】
このとき、０＜Ａ＜２の範囲であるので、
【００８０】
【数１９】
【００８１】
の条件であっても、バイアス電流の変動量は、図１６に示した従来のバイアス回路よりも小さくなる。
【００８２】
なお、以上の実施例で示した数値は、本発明のバイアス回路の使用目的やトランジスタの特性などによって最適化されるものとする。
【００８３】
また、以上の実施例では、トランジスタＱ2にガリウム砒素ヘテロバイポーラトランジスタを用いて説明している部分があるが、トランジスタＱ2には、ＳｉバイポーラやＳｉＧｅ−ＨＢＴなど、いかなるバイポーラトランジスタを用いても、同様の効果が得られることは言うまでもない。
【００８４】
更に、以上の実施例では、定電圧源Ｖ1として、ダイオード、ツェナーダイオード、レベルシフト回路などを用いているが、定電圧源Ｖ1には、いかなる基準電圧発生回路を用いても同様の効果が得られることも言うまでもない。
【００８５】
【発明の効果】
以上説明したように本発明においては、第２のトランジスタのコレクタが第１の抵抗を介して電源に接続されるとともに、第２の抵抗を介して第１のトランジスタのベースに接続され、第２のトランジスタのベースが第３の抵抗を介して電源に接続され、第２のトランジスタのエミッタが定電圧源および第４の抵抗を直列に介して接地され、第２のトランジスタのコレクタから第２の抵抗を介して第１のトランジスタにバイアス電流を供給するように構成されている。
【００８６】
これにより、電源電圧が変動した時のバイアス供給量を、第１、第３および第４の抵抗の抵抗値に応じて制御することができるため、電源電圧によらずにバイアス供給量を安定化させることができる。
【図面の簡単な説明】
【図１】本発明のバイアス回路の実施の一形態を示す図である。
【図２】本発明のバイアス回路の第１の実施例を示す図である。
【図３】本発明のバイアス回路の第２の実施例を示す図である。
【図４】本発明のバイアス回路の第３の実施例を示す図である。
【図５】本発明のバイアス回路の第４の実施例を示す図である。
【図６】本発明のバイアス回路の第５の実施例を示す図である。
【図７】本発明のバイアス回路の第６の実施例を示す図である。
【図８】本発明のバイアス回路の第７の実施例を示す図である。
【図９】本発明のバイアス回路の第８の実施例を示す図である。
【図１０】本発明のバイアス回路の第９の実施例を示す図である。
【図１１】本発明のバイアス回路の第１０の実施例を示す図である。
【図１２】図１１に示したバイアス回路による電源電圧に対するバイアス電流の特性の一例を示す図である。
【図１３】図１１に示したバイアス回路による電源電圧に対するバイアス電流の特性の他の例を示す図である。
【図１４】図１１に示したバイアス回路による電源電圧に対するバイアス電流の特性の他の例を示す図である。
【図１５】従来のバイアス回路の一構成例を示す図である。
【図１６】図１５に示したバイアス回路による電源電圧に対するバイアス電流の特性を示す図である。
【符号の説明】
Ｖcc 電源
Ｖ1 定電圧源
Ｒ1〜Ｒ7，ＲB1，ＲB2，Ｒ21〜Ｒ2n 抵抗
Ｑ1，Ｑ2，Ｑ11〜Ｑ1n トランジスタ
Ｄ1〜Ｄ3 ダイオード
Ｚ1 ツェナーダイオード
Ｃ1，Ｃ2 容量
Ｌ 負荷
【発明の属する技術分野】
本発明は、バイアス回路に関し、特に、バイポーラトランジスタにバイアスを供給するバイアス回路に関する。
【０００２】
【従来の技術】
図１５は、特開平１１−２２０３３５号公報の第３図に示された従来のバイポーラトランジスタのバイアス回路である。
【０００３】
図１５に示したバイアス回路においては、電源電圧ＶCCを抵抗Ｒ1と抵抗Ｒ2で分割してトランジスタＱ1のベース・エミッタ間に与えている。この時、トランジスタＱ1のベースバイアス電流は、以下に説明するように電源電圧ＶCCに依存性を持つ。図１５において、抵抗Ｒ1を流れる電流をＩ1、抵抗Ｒ2を流れる電流をＩ2、トランジスタＱ1のベースバイアス電流をＩb、トランジスタＱ1のベース・エミッタ間降下電圧をＶonとすると、Ｉ1，Ｉ2はそれぞれ、
【０００４】
【数３】
【数４】
であることから、ベースバイアス電流Ｉbは、
【０００７】
【数５】
と表される。
【０００９】
【発明が解決しようとする課題】
図１６は、図１５に示した従来のバイアス回路において、電源電圧ＶCCの変化に対するベースバイアス電流Ｉbの変化を示す図である。
【００１０】
図１５に示した従来のバイアス回路においては、数５や図１６で示したように電源電圧ＶCCが変動するとそれに応じてベースバイアス電流Ｉbが変動してしまうという欠点があった。
【００１１】
本発明の目的は、バイポーラトランジスタに供給するバイアス供給量を、電源電圧によらずに安定化させることができるバイアス回路を提供することにある。
【００１２】
【発明を解決するための手段】
上記目的を達成するために本発明のバイアス回路は、コレクタが第１の抵抗を介して電源に接続されるとともに、第２の抵抗を介して前記第１のトランジスタのベースに接続され、ベースが第３の抵抗を介して前記電源に接続され、エミッタが定電圧源および第４の抵抗を直列に介して接地される第２のトランジスタを有し、前記第２のトランジスタのコレクタから前記第２の抵抗を介して前記第１のトランジスタにバイアス電流を供給することを特徴とする。
【００１３】
また、本発明のバイアス回路をカレントミラー回路の電流源に用いる場合、コレクタが第１の抵抗を介して電源に接続されるとともに、第２の抵抗を介して前記カレントミラー回路内の前記第１のトランジスタのベースに接続され、ベースが第３の抵抗を介して前記電源に接続され、エミッタが定電圧源および第４の抵抗を直列に介して接地される第２のトランジスタを有し、前記第２のトランジスタのコレクタから前記第２の抵抗を介して前記カレントミラー回路内の前記第１のトランジスタにリファレンス電流を供給することを特徴とする。
【００１４】
（作用）
以下の記載では、本発明のバイアス回路の作用について、図１に示すように定電圧源Ｖ1を用いたバイアス回路に基づいて説明するが、他の手段でも、電源電圧によらずにバイアス供給量を安定化させるという作用は同様である。
【００１５】
図１に示したバイアス回路において、電源電圧をＶCC、トランジスタＱ1，Ｑ2のベース・エミッタ間電圧降下をＶon、定電圧源Ｖ1の電圧降下をＶDとすると、Ｉa，Ｉcはそれぞれ、
【００１６】
【数６】
【数７】
と表される。
【００１９】
ここで、α0は、Ｑ2の直流輸送効率であり、通常０＜α0≦１である。数７に数６を代入してＩeについて解くと、
【００２０】
【数８】
となる。
【００２２】
一方、Ｒ2にかかる電圧に関して、
【００２３】
【数９】
が成立する。
【００２５】
ここで、Ｉd=Ｉb+Ｉcであるので、数９に数７と数８を代入し、Ｉbについて解くと、
【００２６】
【数１０】
となる。ここで、
【００２８】
【数１１】
とおくと、
【００３０】
【数１２】
と表せるので、電源電圧ＶCCの変動によるベースバイアス電流Ｉbの変動は、
【００３２】
【数１３】
となり、０＜Ａ＜２の範囲内では、従来のバイアス回路よりも安定したバイアス電流を供給することができる。特に、Ａ→１の場合、ベースバイアス電流Ｉbは、電源電圧ＶCCに関係なく、
【００３４】
【数１４】
と決められる。
【００３６】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
【００３７】
図１は、本発明のバイアス回路の実施の一形態を示す図である。
【００３８】
図１に示すように本実施形態においては、トランジスタＱ2のエミッタを定電圧源Ｖ1および抵抗Ｒ4を直列に介して接地し、トランジスタＱ2のベースを抵抗Ｒ3を介して電源ＶCCに接続し、トランジスタＱ2のコレクタを抵抗Ｒ1を介して電源ＶCCに接続し、トランジスタＱ2のコレクタから抵抗Ｒ2を介してトランジスタＱ1のベースにバイアス電流を供給している。
【００３９】
電源電圧ＶCCが変化すると、トランジスタＱ1のベースバイアス電流Ｉbも数１２のように変化する。抵抗Ｒ1，Ｒ3，Ｒ4の値を選び、数１１で表されるＡの値を１に近づけると、図１２に示すように電源電圧ＶCCが変化したときのバイアス電流Ｉbの変化を抑制することができる。また、Ａの値を１よりも大きくすると、図１３に示すように電源電圧ＶCCが増加したときにバイアス電流Ｉbを減少させることができる。また、Ａの値を１よりも小さくすると、図１４に示すように電源電圧ＶCCが増加したときにバイアス電流Ｉbを増加させることができる。
【００４０】
【実施例】
以下に、本発明のバイアス回路の実施例について説明する。
【００４１】
（第１の実施例）
図２は、本発明のバイアス回路の第１の実施例を示す図である。
【００４２】
本実施例におけるバイアス回路は、図１における定電圧源Ｖ1として、ダイオードＤ1を用いている。
【００４３】
（第２の実施例）
図３は、本発明のバイアス回路の第２の実施例を示す図である。
【００４４】
本実施例におけるバイアス回路は、図１における定電圧源Ｖ1として、トランジスタのコレクタとベースをショートさせたダイオードＤ1を用いている。
【００４５】
（第３の実施例）
図４は、本発明のバイアス回路の第３の実施例を示す図である。
【００４６】
本実施例におけるバイアス回路は、図１における定電圧源Ｖ1として、直列接続された複数（２個）のダイオードＤ1，Ｄ2を用いている。このダイオードＤ1，Ｄ2は、トランジスタＱ2のエミッタとグランドとの間で抵抗Ｒ4と直列に接続されている。
【００４７】
（第４の実施例）
図５は、本発明のバイアス回路の第４の実施例を示す図である。
【００４８】
本実施例におけるバイアス回路は、図１における定電圧源Ｖ1として、ツェナーダイオードＺ1を用いている。このツェナーダイオードＺ1は、トランジスタＱ2のエミッタとグランドとの間で抵抗Ｒ4と直列に接続されている。
【００４９】
（第５の実施例）
図６は、本発明のバイアス回路の第５の実施例を示す図である。
【００５０】
本実施例におけるバイアス回路は、図１における定電圧源Ｖ1として、レベルシフト回路を用いている。本実施例に用いられるレベルシフト回路は、トランジスタＱ3のベース・エミッタ間に抵抗ＲB1を接続し、ベース・コレクタ間に抵抗ＲB2を接続したものであり、トランジスタＱ2のエミッタとグランドとの間で抵抗Ｒ4と直列に接続されている。
【００５１】
ここで、抵抗ＲB1，ＲB2に流れる電流ＩAは、ベース・エミッタ間電圧をＶBEとすると、
【００５２】
【数１５】
であり、コレクタ・エミッタ間の電圧ＶLは、
【００５４】
【数１６】
となる。ＶBEはほぼ一定なので、レベルシフト回路は定電圧源の役割をする。
【００５６】
（第６の実施例）
図７は、本発明のバイアス回路の第６の実施例を示す図である。
【００５７】
本実施例におけるバイアス回路は、複数（Ｎ個）のトランジスタＱ11〜Ｑ1nにバイアスを供給するものである。集積回路では、非常に小さな面積の中に同一プロセスで同時に複数の素子を実装するため、各素子の電気的特性や温度的特性は極めて揃ったものになる傾向がある。そこで、Ｎ個のトランジスタＱ11〜Ｑ1nを抵抗Ｒ21〜Ｒ2nを介してトランジスタＱ2のコレクタに接続することで、全てのトランジスタＱ11〜Ｑ1nに安定したバイアスを供給することができる。
【００５８】
（第７の実施例）
図８は、本発明のバイアス回路の第７の実施例を示す図である。
【００５９】
本実施例におけるバイアス回路は、カレントミラー回路の電流源として用いられている。カレントミラー回路では、リファレンス電流Ｉrefに比例した電流をトランジスタＱ3に流すことができる。このため、本実施例におけるバイアス回路を用いてリファレンス電流Ｉrefを安定化させることによりトランジスタＱ3のコレクタ電流を安定化させることができる。
【００６０】
（第８の実施例）
図９は、本発明のバイアス回路の第８の実施例を示す図である。
【００６１】
本実施例におけるバイアス回路は、カスコード型のカレントミラー回路の電流源として用いられている。カスコード型のカレントミラー回路の場合、数６から数１２において、トランジスタＱ1のベース・エミッタ間電圧降下ＶonをトランジスタＱ1およびダイオードＤ3の電圧降下に、トランジスタＱ2のベース・エミッタ間電圧降下ＶonをトランジスタＱ2およびダイオードＤ2の電圧降下にそれぞれ置き換えた式が成り立つので、本発明の効果はまったく同じである。
【００６２】
また、本実施例では、カレントミラー回路によってバイアスされるトランジスタは１つになっているが、通常用いられるカレントミラー回路と同様に、複数のトランジスタをバイアスしても同様の効果が得られることは言うまでもない。
【００６３】
（第９の実施例）
図１０は、本発明のバイアス回路の第９の実施例を示す図である。
【００６４】
本実施例におけるバイアス回路は、図１５に示した従来のバイアス回路における電源ＶCCとして、図２に示したバイアス回路を用いている。具体的には、図１５に示したバイアス回路における電源ＶCCおよび抵抗Ｒ1を、図２に示したバイアス回路で置き換えている。これにより、Ｉ1を安定化させることができるため、ベースバイアス電流Ｉbを安定化させることができる。
【００６５】
（第１０の実施例）
図１１は、本発明のバイアス回路の第１０の実施例を示す図である。
【００６６】
本実施例におけるバイアス回路は、高周波増幅トランジスタにバイアスを提供するものである。高周波信号は容量Ｃ1を介してトランジスタＱ1に入力され、増幅された高周波信号は容量Ｃ2を介して出力される。
【００６７】
図１２は、図１１に示したバイアス回路において、数１１で表されるＡの値を約１にした場合の電源電圧ＶCCの変化に対するバイアス電流Ｉbの変化を示した図である。なお、抵抗Ｒ1を２．０ｋΩ、抵抗Ｒ3を９．８ｋΩ、抵抗Ｒ4を１．７ｋΩとし、トランジスタＱ2には直流輸送効率α0＝０．９７５のガリウム砒素ヘテロバイポーラトランジスタを用いている。
【００６８】
図１２に示すように、Ａの値を約１にした場合は、電源電圧を変化させてもバイアス電流はほとんど変化しない。
【００６９】
ここで、数１１でＡ＝１としてα0について解くと、
【００７０】
【数１７】
となる。
【００７２】
通常のバイポーラトランジスタでは、α0は、０．９＜α0＜１．０の値を取るため、電源電圧が変化した際バイアス電流を変化させないようにするためには、Ｒ1，Ｒ3，Ｒ4を、
【００７３】
【数１８】
となるように選ぶのが好ましい。
【００７５】
図１３は、図１１に示したバイアス回路において、数１１で表されるＡの値を約１．３５にした場合の電源電圧ＶCCの変化に対するバイアス電流Ｉbの変化を示した図である。なお、抵抗Ｒ1を２．０ｋΩ、抵抗Ｒ3を９．８ｋΩ、抵抗Ｒ4を１．２ｋΩとし、トランジスタＱ2には直流輸送効率α0＝０．９７５のガリウム砒素ヘテロバイポーラトランジスタを用いている。
【００７６】
図１３に示すように、Ａの値を１よりも大きくした場合は、電源電圧を増加させるとバイアス電流は減少する。
【００７７】
図１４は、図１１に示したバイアス回路において、数１１で表されるＡの値を約０．７７にした場合の電源電圧ＶCCの変化に対するバイアス電流Ｉbの変化を示した図である。なお、抵抗Ｒ1を２．０ｋΩ、抵抗Ｒ3を９．８ｋΩ、抵抗Ｒ4を２．３ｋΩとし、トランジスタＱ2に直流輸送効率α0＝０．９７５のガリウム砒素ヘテロバイポーラトランジスタを用いている。
【００７８】
図１４に示すように、Ａの値を１よりも小さくした場合は、電源電圧を増加させるとバイアス電流は増加する。
【００７９】
このとき、０＜Ａ＜２の範囲であるので、
【００８０】
【数１９】
の条件であっても、バイアス電流の変動量は、図１６に示した従来のバイアス回路よりも小さくなる。
【００８２】
なお、以上の実施例で示した数値は、本発明のバイアス回路の使用目的やトランジスタの特性などによって最適化されるものとする。
【００８３】
また、以上の実施例では、トランジスタＱ2にガリウム砒素ヘテロバイポーラトランジスタを用いて説明している部分があるが、トランジスタＱ2には、ＳｉバイポーラやＳｉＧｅ−ＨＢＴなど、いかなるバイポーラトランジスタを用いても、同様の効果が得られることは言うまでもない。
【００８４】
更に、以上の実施例では、定電圧源Ｖ1として、ダイオード、ツェナーダイオード、レベルシフト回路などを用いているが、定電圧源Ｖ1には、いかなる基準電圧発生回路を用いても同様の効果が得られることも言うまでもない。
【００８５】
【発明の効果】
以上説明したように本発明においては、第２のトランジスタのコレクタが第１の抵抗を介して電源に接続されるとともに、第２の抵抗を介して第１のトランジスタのベースに接続され、第２のトランジスタのベースが第３の抵抗を介して電源に接続され、第２のトランジスタのエミッタが定電圧源および第４の抵抗を直列に介して接地され、第２のトランジスタのコレクタから第２の抵抗を介して第１のトランジスタにバイアス電流を供給するように構成されている。
【００８６】
これにより、電源電圧が変動した時のバイアス供給量を、第１、第３および第４の抵抗の抵抗値に応じて制御することができるため、電源電圧によらずにバイアス供給量を安定化させることができる。
【図面の簡単な説明】
【図１】本発明のバイアス回路の実施の一形態を示す図である。
【図２】本発明のバイアス回路の第１の実施例を示す図である。
【図３】本発明のバイアス回路の第２の実施例を示す図である。
【図４】本発明のバイアス回路の第３の実施例を示す図である。
【図５】本発明のバイアス回路の第４の実施例を示す図である。
【図６】本発明のバイアス回路の第５の実施例を示す図である。
【図７】本発明のバイアス回路の第６の実施例を示す図である。
【図８】本発明のバイアス回路の第７の実施例を示す図である。
【図９】本発明のバイアス回路の第８の実施例を示す図である。
【図１０】本発明のバイアス回路の第９の実施例を示す図である。
【図１１】本発明のバイアス回路の第１０の実施例を示す図である。
【図１２】図１１に示したバイアス回路による電源電圧に対するバイアス電流の特性の一例を示す図である。
【図１３】図１１に示したバイアス回路による電源電圧に対するバイアス電流の特性の他の例を示す図である。
【図１４】図１１に示したバイアス回路による電源電圧に対するバイアス電流の特性の他の例を示す図である。
【図１５】従来のバイアス回路の一構成例を示す図である。
【図１６】図１５に示したバイアス回路による電源電圧に対するバイアス電流の特性を示す図である。
【符号の説明】
Ｖcc 電源
Ｖ1 定電圧源
Ｒ1〜Ｒ7，ＲB1，ＲB2，Ｒ21〜Ｒ2n 抵抗
Ｑ1，Ｑ2，Ｑ11〜Ｑ1n トランジスタ
Ｄ1〜Ｄ3 ダイオード
Ｚ1 ツェナーダイオード
Ｃ1，Ｃ2 容量
Ｌ 負荷
Claims (8)
- 第１のトランジスタを有するバイアス回路において、
コレクタが第１の抵抗を介して電源に接続されるとともに、第２の抵抗を介して前記第１のトランジスタのベースに接続され、ベースが第３の抵抗を介して前記電源に接続され、エミッタが定電圧源および第４の抵抗を直列に介して接地される第２のトランジスタを有し、
前記第２のトランジスタのコレクタから前記第２の抵抗を介して前記第１のトランジスタにバイアス電流を供給することを特徴とするバイアス回路。 - 複数の第１のトランジスタを有するバイアス回路において、
コレクタが第１の抵抗を介して電源に接続されるとともに、複数の第２の抵抗のそれぞれを介して前記複数の第１のトランジスタのそれぞれのベースに接続され、ベースが第３の抵抗を介して前記電源に接続され、エミッタが定電圧源および第４の抵抗を直列に介して接地される第２のトランジスタを有し、
前記第２のトランジスタのコレクタから前記第２の抵抗を介して前記第１のトランジスタにバイアス電流を供給することを特徴とするバイアス回路。 - 第１のトランジスタを具備するカレントミラー回路を有するバイアス回路において、
コレクタが第１の抵抗を介して電源に接続されるとともに、第２の抵抗を介して前記カレントミラー回路内の前記第１のトランジスタのベースに接続され、ベースが第３の抵抗を介して前記電源に接続され、エミッタが定電圧源および第４の抵抗を直列に介して接地される第２のトランジスタを有し、
前記第２のトランジスタのコレクタから前記第２の抵抗を介して前記カレントミラー回路内の前記第１のトランジスタにリファレンス電流を供給することを特徴とするバイアス回路。 - 前記定電圧源としてダイオードを用いることを特徴とする請求項１から３のいずれか１項に記載のバイアス回路。
- 前記定電圧源としてツェナーダイオードを用いることを特徴とする請求項１から３のいずれか１項に記載のバイアス回路。
- 前記定電圧源としてレベルシフト回路を用いることを特徴とする請求項１から３のいずれか１項に記載のバイアス回路。
- 前記第２のトランジスタの直流輸送効率をα0としたとき、前記第１の抵抗の抵抗値Ｒ1、前記第３の抵抗の抵抗値Ｒ3、前記第４の抵抗の抵抗値Ｒ4を、
- 前記第１の抵抗の抵抗値Ｒ1、前記第３の抵抗の抵抗値Ｒ3、前記第４の抵抗の抵抗値Ｒ4を、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246594A JP3775488B2 (ja) | 2001-08-15 | 2001-08-15 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246594A JP3775488B2 (ja) | 2001-08-15 | 2001-08-15 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003058262A JP2003058262A (ja) | 2003-02-28 |
| JP3775488B2 true JP3775488B2 (ja) | 2006-05-17 |
Family
ID=19076107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001246594A Expired - Fee Related JP3775488B2 (ja) | 2001-08-15 | 2001-08-15 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3775488B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101733A (ja) | 2003-09-22 | 2005-04-14 | Toshiba Corp | バイアス回路 |
| JP2005101734A (ja) | 2003-09-22 | 2005-04-14 | Toshiba Corp | 高出力増幅回路 |
| US7304541B2 (en) * | 2005-06-15 | 2007-12-04 | Fairchild Semiconductor Corporation | Temperature compensated voltage regulator integrated with MMIC's |
| JP2007281930A (ja) * | 2006-04-07 | 2007-10-25 | Matsushita Electric Ind Co Ltd | バイアス回路 |
-
2001
- 2001-08-15 JP JP2001246594A patent/JP3775488B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003058262A (ja) | 2003-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7151365B2 (en) | Constant voltage generator and electronic equipment using the same | |
| US6806775B2 (en) | Power amplifier circuit | |
| KR100547236B1 (ko) | 전력증폭기에서의 바이어스 안정화 회로 | |
| US7573324B2 (en) | Reference voltage generator | |
| KR100661704B1 (ko) | 고전력 증폭기용 온도-보상형 바이어스 회로 | |
| JP3775488B2 (ja) | バイアス回路 | |
| US6566852B2 (en) | Voltage generator, output circuit for error detector, and current generator | |
| US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| US20040056721A1 (en) | Bias circuit with controlled temperature dependence | |
| JP2002198733A (ja) | 発振回路 | |
| US7012469B2 (en) | Integrated circuit device having high efficiency at the time of low power output | |
| JPH073646B2 (ja) | 定電流回路 | |
| JP2000134045A (ja) | 電圧・電流変換回路 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US20030107361A1 (en) | Reference voltage source | |
| JPH0720960A (ja) | 電流発生装置 | |
| US4262244A (en) | Circuit providing improved rejection to power supply variations to current sources driven therefrom | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP3825304B2 (ja) | 発振回路 | |
| JP3282402B2 (ja) | 直線検波回路 | |
| JP2609668B2 (ja) | レベルシフト回路 | |
| JPS63305415A (ja) | カレント・ミラー回路配置 | |
| JP2727634B2 (ja) | 電流源 | |
| JPH0770930B2 (ja) | 並列帰環形増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041129 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060124 |
|
| TRDD | Decision of grant or rejection written | ||
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |