JP2005101734A - 高出力増幅回路 - Google Patents

高出力増幅回路 Download PDF

Info

Publication number
JP2005101734A
JP2005101734A JP2003329999A JP2003329999A JP2005101734A JP 2005101734 A JP2005101734 A JP 2005101734A JP 2003329999 A JP2003329999 A JP 2003329999A JP 2003329999 A JP2003329999 A JP 2003329999A JP 2005101734 A JP2005101734 A JP 2005101734A
Authority
JP
Japan
Prior art keywords
transistor
base
resistor
diode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003329999A
Other languages
English (en)
Inventor
Yasuhiko Kuriyama
保彦 栗山
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP2003329999A priority Critical patent/JP2005101734A/ja
Publication of JP2005101734A publication Critical patent/JP2005101734A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0082Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices

Abstract

【課題】温度変化によるバイアス電流の変動を抑制する。
【解決手段】入力信号を増幅する第1トランジスタと、エミッタフォロワの第2トランジスタを有し、前記第1トランジスタのベースにバイアス電流を供給するバイアス回路と、前記第2トランジスタのベースに第1抵抗器を介して接続された定電圧源と、前記バイアス電流を2つの電流値に切り替えるための第1コントロール電圧と第2コントロール電圧とが入力されるコントロール電圧端子と、ベースが第2抵抗器を介して前記コントロール電圧端子に接続された第3トランジスタと、前記第2トランジスタのベースと前記第3トランジスタのコレクタとの間に接続された第3抵抗器と、前記第2トランジスタのベースと前記第3抵抗器との間に接続され、ダイオード接続された第4トランジスタとを有する。
【選択図】 図1

Description

本発明は、高周波信号を増幅する高出力増幅回路に係り、特に高出力増幅器に供給するバイアス電流を切り替える回路を備えた高出力増幅回路に関する。
バイポーラトランジスタを用いた高出力増幅器は、コレクタ電流が温度変化に対して大きく影響を受けることから、例えばトランジスタをダイオード接続したカレントミラー回路で上記高出力増幅器のバイアス電流を供給している。一方、広いダイナミックレンジの出力レベルにおいて線形且つ高効率な高出力増幅器は、バイアス条件をB級(高出力増幅器の入力がゼロの時、コレクタ電流が流れなくなるところまでバイアス電流を供給する方式)にしてバイアス電流を絞ることで実現している。しかし、実際には、素子の相互コンダクタンスの非線形性のため利得の変動による歪みが大きくなるので、バイアス電流をある程度流すAB級のような使い方をして広いダイナミックレンジの出力レベルで利得の線形性を保つようにしている。
一方、例えば携帯電話で採用されているCDMA(Code Division Multiple Access)で使用される高出力増幅器では、制御電圧が低いため、広いダイナミックレンジの出力レベルにおいて高効率で動作することが望まれる。よって、高効率を実現するために、高出力増幅器に供給するバイアス電流を絞り、高出力増幅回路が信号の出力電力を下げて動作するようにしている。
図5は、エミッタフォロワを用いたバイアス回路の一例である。トランジスタQ10のコレクタには、電源電圧Vccが供給されている。トランジスタQ10のベースには、抵抗R9を介してリファレンス電圧Vrefが供給されている。トランジスタQ10のエミッタは、抵抗R10を介して接地電位に接続されている。また、トランジスタQ10のベースと上記接地電位との間には、ダイオード接続されたトランジスタQ8とQ9とが直列に接続されている。
ところが、このようなバイアス回路を備えた高出力増幅回路では、トランジスタが2段積みになるため、トランジスタのオン電圧の2倍の電圧よりリファレンス電圧Vrefをかなり高くしなければ温度変化の影響に対するバイアス電流の変動を十分補償できない。一方、リファレンス電圧Vrefを高くすると、携帯電話のような制御電圧の低いシステムでは大きな問題となる。特に、バイアス電流を絞り、出力電力を下げて動作する場合、この低出力時における温度変化の影響によるバイアス電流の変動は問題である。
またこの種の関連技術として、バイアス供給量を安定化させる各種バイアス回路が開示されている(特許文献1参照)。
特開2003−58262号公報
本発明は、上記のような事情に鑑みてなされたもので、高出力増幅器に供給するバイアス電流の値を切り替えることができ、さらに温度変化によるバイアス電流の変動を抑制することができる高出力増幅回路を提供することを目的とする。
上記目的を達成するために本発明の第1の視点に係る高出力増幅回路は、入力信号を増幅する第1トランジスタと、エミッタフォロワの第2トランジスタを有し、前記第1トランジスタのベースにバイアス電流を供給するバイアス回路と、前記第2トランジスタのベースに第1抵抗器を介して接続された定電圧源と、前記バイアス電流を2つの電流値に切り替えるための第1コントロール電圧と第2コントロール電圧とが入力されるコントロール電圧端子と、ベースが第2抵抗器を介して前記コントロール電圧端子に接続された第3トランジスタと、前記第2トランジスタのベースと前記第3トランジスタのコレクタとの間に接続された第3抵抗器と、前記第2トランジスタのベースと前記第3抵抗器との間に接続され、ダイオード接続された第4トランジスタとを有する。
また本発明の第2の視点に係る高出力増幅回路は、入力信号を増幅する第1トランジスタと、エミッタフォロワの第2トランジスタを有し、前記第1トランジスタのベースにバイアス電流を供給するバイアス回路と、前記第2トランジスタのベースに第1抵抗器を介して接続された定電圧源と、前記バイアス電流を2つの電流値に切り替えるための第1コントロール電圧と第2コントロール電圧とが入力されるコントロール電圧端子と、ベースが第2抵抗器を介して前記コントロール電圧端子に接続された第3トランジスタと、前記第2トランジスタのベースと前記第3トランジスタのコレクタとの間に接続された第3抵抗器と、前記第2トランジスタのベースと前記第3抵抗器との間に接続され、アノードが前記第2トランジスタのベースに接続された第1ダイオードとを有する。
本発明によれば、高出力増幅器に供給するバイアス電流の値を切り替えることができ、さらに温度変化によるバイアス電流の変動を抑制することができる高出力増幅回路を提供することができる。
以下、このような知見に基づいて構成された本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る高出力増幅回路の回路構成を示す図である。
本実施形態の高出力増幅回路は、入力端子Pinから入力された入力信号をトランジスタQ4とQ8との2段で増幅を行っている。入力端子Pinは、入力整合回路MC1に接続されている。入力整合回路MC1は、高出力増幅器であるトランジスタQ4のベースに接続されている。入力整合回路MC1は、当該高周波増幅回路に入力される入力信号を出力する回路(図示せず)と、トランジスタQ4の入力インピーダンスとの間のインピーダンス整合を行う。
トランジスタQ4のコレクタには、電源電圧Vccが供給されている。トランジスタQ4のエミッタには、接地電位が供給されている。また、トランジスタQ4のコレクタは、整合回路MC2に接続されている。整合回路MC2は、高出力増幅器であるトランジスタQ6のベースに接続されている。整合回路MC2は、トランジスタQ4の出力インピーダンスと、トランジスタQ6の入力インピーダンスとの間のインピーダンス整合を行う。
トランジスタQ6のコレクタには、電源電圧Vccが供給されている。トランジスタQ6のエミッタには、接地電位が供給されている。また、トランジスタQ6のコレクタは、出力整合回路MC3に接続されている。出力整合回路MC3は、当該高周波増幅回路が出力端子Poutから出力する出力信号を入力とする回路(図示せず)と、トランジスタQ6の出力インピーダンスとの間のインピーダンス整合を行う。
ところで、トランジスタQ4及びトランジスタQ6のベースにはバイアス電流が供給される。トランジスタQ4にバイアス電流を供給するバイアス回路Iは、以下のように構成される。バイアス電流を供給するトランジスタQ3は、コレクタ接地回路(エミッタフォロワ)により構成される。トランジスタQ3のコレクタには、電源電圧Vccが供給されている。トランジスタQ3のベースは、接続点Aに接続されている。
トランジスタQ3の温度補償回路は、トランジスタQ1,Q2と、抵抗R1とにより構成される。トランジスタQ2のベースは、接続点Aに接続されている。トランジスタQ2のコレクタには、電源電圧Vccが供給されている。トランジスタQ2のエミッタには、抵抗R1を介して接地電位が供給されている。
トランジスタQ2のベースには、トランジスタQ1のコレクタが接続されている。トランジスタQ1のベースには、トランジスタQ2のエミッタが接続されている。トランジスタQ1のエミッタには、接地電位が供給されている。このようにして、バイアス回路Iが構成される。なお、上記説明したバイアス回路Iは、一例である。これに限定されるものではなく、その他のバイアス回路であってもよい。
トランジスタQ6にバイアス電流を供給するバイアス回路IIの構成は、上記説明したバイアス回路Iと同一構成である。よって、説明は省略する。
接続点Aには、バイアス電流切替回路1が接続される。このバイアス電流切替回路1は、以下のように構成される。接続点Aには、抵抗R4の一方の端子が接続されている。抵抗R4の他方の端子には、リファレンス電圧Vrefが供給されている。このリファレンス電圧Vrefは、トランジスタの特性であるベース−エミッタ間電圧等に応じて決定される。
抵抗R4の上記一方の端子には、ダイオードD1が接続されている。このダイオードD1は、トランジスタのベースとエミッタ間がダイオード接続されたPNダイオードにより構成される。なお、抵抗R4の上記一方の端子には、ダイオードD1のアノード(トランジスタのエミッタ)が接続されている。ダイオードD1には、当該ダイオードD1と同一構成、かつ同一方向のダイオードD2が接続されている。
ダイオードD2には、抵抗R6の一方の端子が接続されている。抵抗R6の他方の端子には、トランジスタQ5のコレクタが接続されている。トランジスタQ5のベースには、抵抗R5を介してコントロール電圧Vcontが供給されている。トランジスタQ5のエミッタには、接地電位が供給されている。トランジスタQ5は、スイッチとしての機能を有する。なお、コントロール電圧Vcontは、当該高出力増幅回路の外部から供給される。コントロール電圧Vcontは、バイアス回路I或いは2が出力するバイアス電流の電流値を切り替えるためのものである。コントロール電圧Vcontは、例えば0Vと2Vとの2つの電圧値を供給する。
バイアス回路IIの接続点Bにも同様に、バイアス電流切替回路2が接続される。このバイアス電流切替回路2は、ダイオードD3,D4と、抵抗R6,R7,R8と、トランジスタQ7とにより構成される。なお、接続方法及び機能は、上記バイアス電流切替回路1と同様である。よって、説明は省略する。
次に、上記各素子の構成を説明する。本実施形態で使用した各トランジスタには、エミッタがInGaP、ベース及びコレクタがGaAsで構成されたヘテロ接合バイポーラトランジスタであるInGaP/GaAsHBT(Hetero-junction Bipolar Transister)を用いている。トランジスタQ4,Q5は、エミッタサイズが4×30μmで、48本のマルチエミッタ構造である。
バイアス回路I,2において、トランジスタQ1,Q2のエミッタサイズは4×10μm、トランジスタQ3のエミッタサイズは4×20μmで6本のマルチエミッタ構造を用いている。抵抗R1は3kΩ、抵抗R2は3kΩを用いている。
バイアス電流切替回路1,2において、トランジスタQ5,Q7はエミッタサイズが4×10μmを用いている。抵抗R4,R6は600Ω、抵抗R5,R7は20kΩ、抵抗R6,8は12kΩを用いている。なお、これらの値は一例であり、これらに限定されるものではない。
また、高周波増幅回路を構成する各素子は、各素子を同一の半導体基板上に形成するMMIC(Monolithic Microwave Integrated Circuit)により形成される。
このように構成された高出力増幅回路の動作を説明する。
コントロール電圧Vcontが0Vの時、スイッチとしてのトランジスタQ5のベースには電圧が供給されない。よって、トランジスタQ5は、オフしている。これにより、接続点Aには、リファレンス電圧Vrefに基づく電流が抵抗R4を介して流れる。したがって、トランジスタQ3には、大きなベース電流が流れる。トランジスタQ3は、上記ベース電流に応じたバイアス電流をトランジスタQ4に供給する。
一方、コントロール電圧Vcontが2Vの時(低出力時)、トランジスタQ5のベースには電圧が供給される。よって、トランジスタQ5は、オンしている。これにより、接続点AからダイオードD1,D2を介して抵抗R6に電流が流れる。したがって、トランジスタQ3には、コントロール電圧Vcontが0Vの場合と比べて小さいベース電流が流れることになる。このようにして、トランジスタQ4に供給するバイアス電流を2つの電流値に切り替えることができる。
ところで、本実施形態では、ダイオードD1,D2に例えばトランジスタQ3と同一構造を有するトランジスタを用いている。またトランジスタのベース−エミッタ間をダイオード接続している。本実施形態で使用しているInGaP/GaAsHBTは、例えばベース−コレクタ接合電圧が1.0V、ベース−エミッタ接合電圧は1.2Vである。接続点Aには、トランジスタQ3とQ4とが2段に接続されているため、ベース−エミッタ接合電圧の2倍の電圧である2.4Vが供給されている。
一方、ダイオードD1とD2とは、ベース−コレクタ接合電圧の2倍の電圧である2.0Vが供給されれば、オンすることができる。よって、接続点Aと抵抗R6との間に2つのダイオードD1,D2を接続することが可能である。ダイオードD1,D2は、レベルシフトとしての機能を有している。これにより、低出力時においてバイアス電流切替回路1の電圧変動を抑制できるため、バイアス電流に対して温度補償を行うことができる。また、2つのダイオードD1,D2を接続することにより、より効果的に温度補償を行うことができる。バイアス回路IIについても同様である。
図2は、図1の高出力増幅回路において、ダイオードD1,D2を接続しない場合の実測値である。図3は、図1の高出力増幅回路の実測値である。コントロール電圧Vcontが0Vと2Vとの夫々において、温度が−20、30、80℃のコレクタ電流Icの値を示している。なお、コレクタ電流Icは、トランジスタQ4におけるコレクタ電流を表す。また、リファレンス電圧Vrefを2.8Vにして測定している。
図2及び図3から、コントロール電圧Vcontが0Vの場合、コレクタ電流Icは同じ値である。しかし、コントロール電圧Vcontが2Vの場合、すなわち低出力時、図1の高出力増幅回路のコレクタ電流Icの変動が、ダイオードD1,D2を接続しない場合と比べて小さくなっている。
以上詳述したように本実施形態では、バイアス回路Iが有するトランジスタQ3のベース電流の電流値を切り替える回路を備えた高出力増幅回路において、上記ベース電流を引き抜く抵抗R6を備える。そして、バイアス回路Iと抵抗R6との間に2つのダイオードD1,D2を直列に接続する。さらにダイオードD1,D2にトランジスタQ3と同一構成のトランジスタを用い、上記トランジスタのベース−エミッタ間をダイオード接続するようにしている。
したがって本実施形態によれば、高出力増幅器に供給するバイアス電流の値を2つの値に切り替えることができる。これにより、高出力増幅器は、出力電力を下げて動作することが可能となる。
また、ダイオードD1,D2を備えることで、バイアス電流の温度補償を行うことができる。これにより、温度変化に対する変動の少ないバイアス電流を供給することが可能となる。さらに、高出力増幅器の低出力動作時においても、温度変化に対する変動の少ないバイアス電流を供給することが可能となる。
また、ヘテロ接合バイポーラトランジスタを用い、ベース−エミッタ間電圧とベース−コレクタ間電圧の違いを利用して、ダイオードを2つ接続するようにしている。これにより、ダイオードが1つの場合に比べて変動の少ないバイアス電流を供給することができる。
また、本実施形態では、高出力増幅器をMMICにより生成している。さらに、ダイオードD1,D2をトランジスタで構成している。これにより、トランジスタ及びダイオードD1,D2を同一プロセスで作成できるため、製造コストを低くすることができる。
なお、2つのダイオードD1,D2のうち、一方がベース−コレクタ間がダイオード接続されたトランジスタであってもよい。また、ダイオードは1つであってもよい。ダイオードが1つの場合、ダイオード接続する端子間は、ベース−コレクタ間、ベース−エミッタ間のいずれであってもよい。
また、本実施形態の高出力増幅回路は、入力端子Pinから入力された入力信号をトランジスタQ4とQ8との2段で増幅を行っている。しかし、これに限定されず、トランジスタQ4のみで上記入力信号を増幅するようにしてもよい。
また、本実施形態において、ダイオード接続したトランジスタをダイオードD1,D2として用いている。しかし、ダイオードD1,D2は、トランジスタを用いない通常のダイオードであってもよい。また、上記ダイオードのPN接合は、トランジスタQ3或いはQ4のベース−エミッタを構成するPN接合と同じ構成であれば、上記ダイオード接続したトランジスタを用いた場合と同様の効果を得ることができる。
(第2の実施形態)
第2の実施形態は、上記第1の実施形態で示したダイオード接続したトランジスタにより構成されたダイオードに替えて、ショットキーダイオードを用いて高出力増幅回路を構成するようにしている。
図4は、本発明の第2の実施形態に係る高出力増幅回路の回路構成を示す図である。
接続点Aには、バイアス電流切替回路1が接続される。抵抗R4の一方の端子(リファレンス電圧Vrefが供給される端子と反対側の端子)には、ショットキーダイオードD5が接続されている。このショットキーダイオードD5は、上記第1の実施形態で示したトランジスタのコレクタ層と同一材料の半導体層と、金属電極とから構成される。上記金属電極は、例えばTi/Pt/Auにより構成される。なお、抵抗R4の上記一方の端子には、ショットキーダイオードD5のアノードが接続されている。
ショットキーダイオードD5には、当該ショットキーダイオードD5と同一構成、かつ同一方向のショットキーダイオードD6とD7とが直列に接続されている。ショットキーダイオードD7には、抵抗R6の一方の端子が接続されている。
バイアス回路IIの接続点Bにも同様に、バイアス電流切替回路2が接続される。このバイアス電流切替回路2は、ショットキーダイオードD8,D9,D10を有する。なお、ショットキーダイオードD8,D9,D10の接続方法及び構成は、上記バイアス電流切替回路1と同様である。よって、説明は省略する。
このように構成された高出力増幅器の動作を説明する。
コントロール電圧Vcontが2Vの時(低出力時)、トランジスタQ5のベースには電圧が供給される。よって、トランジスタQ5は、オンしている。これにより、接続点AからショットキーダイオードD5,D6,D7を介して抵抗R6に電流が流れる。したがって、トランジスタQ3には、コントロール電圧Vcontが0Vの場合と比べて小さいベース電流が流れることになる。このようにして、トランジスタQ4に供給するバイアス電流を2つの電流値に切り替えることができる。
ところで、本実施形態では、ダイオードとしてショットキーダイオードを用いている。ショットキーダイオードは、オン電圧が低い。ショットキーダイオードD5,D6,D7は、例えばオン電圧が0.5Vのものを用いている。よって、3つのショットキーダイオードの電圧降下は、1.5Vになる。したがって、接続点Aと抵抗R6との間に3つのショットキーダイオードD5,D6,D7を接続することが可能である。ショットキーダイオードD5,D6,D7は、レベルシフトとしての機能を有している。これにより、低出力時においてバイアス電流切替回路1の電圧変動を抑制できるため、バイアス電流に対して温度補償を行うことができる。バイアス電流切替回路1が有するショットキーダイオードD8,D9,D10についても同様である。
上記温度補償の効果について実測値を用いて説明する。コントロール電圧Vcontが0Vの場合については、上記第1の実施形態と同じ実測値である。一方、コントロール電圧Vcontが2Vの場合、トランジスタQ4におけるコレクタ電流Icは、温度が−20、30、80℃において、夫々12、15、17mAとなった。
上記実測値より、コントロール電圧Vcontが2Vの場合、すなわち低出力時、図4の高出力増幅回路のコレクタ電流Icの変動が、ショットキーダイオードD5,D6,D7を接続しない場合と比べて小さくなっている。また、上記第1の実施形態に比べて、コレクタ電流Icの変動が小さくなっている。
以上詳述したように本実施形態によれば、高出力増幅器に供給するバイアス電流の値を2つの値に切り替えることができる。これにより、高出力増幅器は、出力電力を下げて動作することが可能となる。
また、ショットキーダイオードD5,D6,D7を備えることで、バイアス電流の温度補償を行うことができる。これにより、温度変化に対する変動の少ないバイアス電流を供給することが可能となる。さらに、高出力増幅器の低出力動作時においても、温度変化に対する変動の少ないバイアス電流を供給することが可能となる。
また、ショットキーダイオードをトランジスタのコレクタ層と同一材料の半導体層により形成している。これにより、温度補償を有効に行うことができる。また、ショットキーダイオードをトランジスタと同一基板上に生成することができるため、製造コストの削減及び回路面積の縮小が可能となる。
なお、接続点Aと抵抗R6との間に直列に接続するショットキーダイオードは、4つであってもよい。ショットキーダイオードが4つの場合、これらの電圧降下は2.0Vとなる。よって、接続点Aと抵抗R6と間に4つのショットキーダイオードを接続することが可能である。
4つのショットキーダイオードを用いた場合の温度補償の効果について、実測値を用いて説明する。コントロール電圧Vcontが0Vの場合については、上記第1の実施形態と同じ実測値である。一方、コントロール電圧Vcontが2Vの場合、トランジスタQ4におけるコレクタ電流Icは、温度が−20、30、80℃において、夫々14、15、16mAとなった。
上記実測値より、コントロール電圧Vcontが2Vの場合、すなわち低出力時、高出力増幅回路のコレクタ電流Icの変動が、ショットキーダイオードを接続しない場合と比べて小さくなっている。また、上記説明した3つのショットキーダイオードを用いた場合に比べて、コレクタ電流Icの変動がさらに小さくなっている。
この発明は、上記実施形態に限定されるものではなく、その他、本発明の要旨を変更しない範囲において種々変形して実施可能である。
本発明の第1の実施形態に係る高出力増幅回路の回路構成を示す図。 図1に示した高出力増幅回路において、ダイオードD1,D2を接続しない場合の温度とコレクタ電流との関係を示す図。 図1に示した高出力増幅回路における温度とコレクタ電流との関係を示す図。 本発明の第2の実施形態に係る高出力増幅回路の回路構成を示す図。 エミッタフォロワを用いたバイアス回路の一例を示す図。
符号の説明
Vcc…電源電圧、Vref…リファレンス電圧、Vcont…コントロール電圧、Q1〜Q10…トランジスタ、R1〜R10…抵抗、Pin…入力端子、Pout…出力端子、D1〜D4…ダイオード、D5〜D10…ショットキーダイオード、Ic…コレクタ電流、A,B…接続点、MC1…入力整合回路、MC2…整合回路、MC3…出力整合回路。

Claims (10)

  1. 入力信号を増幅する第1トランジスタと、
    エミッタフォロワの第2トランジスタを有し、前記第1トランジスタのベースにバイアス電流を供給するバイアス回路と、
    前記第2トランジスタのベースに第1抵抗器を介して接続された定電圧源と、
    前記バイアス電流を2つの電流値に切り替えるための第1コントロール電圧と第2コントロール電圧とが入力されるコントロール電圧端子と、
    ベースが第2抵抗器を介して前記コントロール電圧端子に接続された第3トランジスタと、
    前記第2トランジスタのベースと前記第3トランジスタのコレクタとの間に接続された第3抵抗器と、
    前記第2トランジスタのベースと前記第3抵抗器との間に接続され、ダイオード接続された第4トランジスタと、
    を具備することを特徴とする高出力増幅回路。
  2. 前記第4トランジスタと前記第3抵抗器との間に接続され、ダイオード接続された第5トランジスタをさらに具備し、
    前記第4トランジスタと第5トランジスタとは、少なくともいずれか一方がベースとエミッタ間がダイオード接続されることを特徴とする請求項1記載の高出力増幅回路。
  3. 前記各トランジスタは、同じ構造を有するヘテロ接合バイポーラトランジスタからなることを特徴とする請求項2記載の高出力増幅回路。
  4. 入力信号を増幅する第1トランジスタと、
    エミッタフォロワの第2トランジスタを有し、前記第1トランジスタのベースにバイアス電流を供給するバイアス回路と、
    前記第2トランジスタのベースに第1抵抗器を介して接続された定電圧源と、
    前記バイアス電流を2つの電流値に切り替えるための第1コントロール電圧と第2コントロール電圧とが入力されるコントロール電圧端子と、
    ベースが第2抵抗器を介して前記コントロール電圧端子に接続された第3トランジスタと、
    前記第2トランジスタのベースと前記第3トランジスタのコレクタとの間に接続された第3抵抗器と、
    前記第2トランジスタのベースと前記第3抵抗器との間に接続され、アノードが前記第2トランジスタのベースに接続された第1ダイオードと、
    を具備することを特徴とする高出力増幅回路。
  5. 前記第1ダイオードと前記第3抵抗器との間に接続され、アノードが前記第1ダイオードに接続された第2ダイオードをさらに具備することを特徴とする請求項4記載の高出力増幅回路。
  6. 前記第1及び第2トランジスタは、同じ構造を有するヘテロ接合バイポーラトランジスタからなり、
    前記第1及び第2ダイオードは、前記第1トランジスタのベース及びコレクタと同一構造を有するPN接合ダイオードであることを特徴とする請求項5記載の高出力増幅回路。
  7. 前記各トランジスタは、エミッタがInGaPからなり、ベース及びコレクタがGaAsからなることを特徴とする請求項3又は6記載の高出力増幅回路。
  8. 前記第1ダイオードは、ショットキーダイオードであることを特徴とする請求項4記載の高出力増幅回路。
  9. 前記第1ダイオードと前記第3抵抗器との間に夫々直列に且つ前記第1ダイオードと同一方向に接続され、3個以内の第2ショットキーダイオードをさらに具備することを特徴とする請求項8記載の高出力増幅回路。
  10. 前記各トランジスタは、エミッタがInGaPからなり、ベース及びコレクタがGaAsからなり、
    前記第1ダイオードは、前記トランジスタのコレクタと同一材料からなる半導体を有することを特徴とする請求項8記載の高出力増幅回路。
JP2003329999A 2003-09-22 2003-09-22 高出力増幅回路 Pending JP2005101734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003329999A JP2005101734A (ja) 2003-09-22 2003-09-22 高出力増幅回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003329999A JP2005101734A (ja) 2003-09-22 2003-09-22 高出力増幅回路
US10/883,705 US7038546B2 (en) 2003-09-22 2004-07-06 High-power amplification circuit for amplifying a high frequency signal

Publications (1)

Publication Number Publication Date
JP2005101734A true JP2005101734A (ja) 2005-04-14

Family

ID=34308885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003329999A Pending JP2005101734A (ja) 2003-09-22 2003-09-22 高出力増幅回路

Country Status (2)

Country Link
US (1) US7038546B2 (ja)
JP (1) JP2005101734A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258949A (ja) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 高周波電力増幅器
JP2007281930A (ja) * 2006-04-07 2007-10-25 Matsushita Electric Ind Co Ltd バイアス回路
JP2008017453A (ja) * 2006-06-07 2008-01-24 Matsushita Electric Ind Co Ltd 高周波増幅回路及びそれを用いた移動体通信端末

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992524B2 (en) * 2003-09-08 2006-01-31 Skyworks Solutions, Inc. Quiescent current control circuit for high-power amplifiers
JP2007067820A (ja) * 2005-08-31 2007-03-15 Renesas Technology Corp 高周波電力増幅器
US7639080B2 (en) * 2006-06-07 2009-12-29 Panasonic Corporation Radio frequency amplifier circuit and mobile communication terminal using the same
US7642857B2 (en) * 2006-08-21 2010-01-05 Triquint Semiconductor, Inc. Current limit circuit for compensating for output load mismatch of an RF power amplifier
JP5194803B2 (ja) * 2008-01-08 2013-05-08 三菱電機株式会社 電力増幅器
US8525590B2 (en) * 2010-12-22 2013-09-03 Skyworks Solutions, Inc. Power amplifier control circuit
JP5773092B2 (ja) * 2012-12-26 2015-09-02 株式会社村田製作所 高周波増幅回路
US9294038B2 (en) * 2013-04-29 2016-03-22 Nokia Solutions And Networks Oy Power amplifier transistor characteristic stabilization during bias switching
CN107257233B (zh) * 2013-06-13 2020-10-30 日月光半导体制造股份有限公司 射频功率放大器
US10879853B2 (en) * 2018-08-16 2020-12-29 Samsung Electro-Mechanics Co., Ltd. Bias circuit and power amplifier for improving linearity

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332542A (ja) 1999-05-20 2000-11-30 Mitsubishi Electric Corp 多段電力増幅器のバイアス回路及びそのバイアス供給方法
US6407617B1 (en) 1999-11-19 2002-06-18 Matsushita Electric Industrial Co., Ltd. Bias circuit and method of fabricating semiconductor device
JP3775488B2 (ja) 2001-08-15 2006-05-17 日本電気株式会社 バイアス回路
US7288992B2 (en) * 2002-03-20 2007-10-30 Roke Manor Research Limited Bias circuit for a bipolar transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258949A (ja) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 高周波電力増幅器
CN101043202B (zh) * 2006-03-22 2011-07-13 松下电器产业株式会社 高频功率放大器
JP2007281930A (ja) * 2006-04-07 2007-10-25 Matsushita Electric Ind Co Ltd バイアス回路
JP2008017453A (ja) * 2006-06-07 2008-01-24 Matsushita Electric Ind Co Ltd 高周波増幅回路及びそれを用いた移動体通信端末

Also Published As

Publication number Publication date
US7038546B2 (en) 2006-05-02
US20050062528A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
US6992524B2 (en) Quiescent current control circuit for high-power amplifiers
US6323729B1 (en) Amplifier arrangement with voltage gain and reduced power consumption
DE60307492T2 (de) Kondensatorgekoppelte dynamische vorstrom-boost-schaltung für einen leistungsverstärker
US6043714A (en) Power amplifier incorporating heterojunction and silicon bipolar transistors
EP1143609B1 (en) High frequency power amplifier having a bipolar transistor
US6492874B1 (en) Active bias circuit
US6778016B2 (en) Simple self-biased cascode amplifier circuit
US7026876B1 (en) High linearity smart HBT power amplifiers for CDMA/WCDMA application
US6753734B2 (en) Multi-mode amplifier bias circuit
US6690237B2 (en) High frequency power amplifier, and communication apparatus
US7245189B2 (en) High linearity digital variable gain amplifier
US6806775B2 (en) Power amplifier circuit
TWI329980B (en) Rf amplifier circuit and method of operating thereof
US7109800B2 (en) Bias circuit for providing a constant bias current to a power amplifier
US20080180169A1 (en) Multimode amplifier for operation in linear and saturated modes
EP0203475B1 (en) Integrated circuit rf amplifier module
US6803822B2 (en) Power amplifier having a bias current control circuit
JP2009253728A (ja) 高周波電力増幅器
US6492875B2 (en) Self-boosting circuit for a power amplifier
US6331799B1 (en) Bias circuit for control input of power transistor
US6946911B2 (en) Temperature-insensitive bias circuit for high-power amplifiers
US7288992B2 (en) Bias circuit for a bipolar transistor
US20110187459A1 (en) Emitter-follower type bias circuit
US7522001B2 (en) Power amplifier
JP2005512376A (ja) 電流ミラー回路を使用するバイアス補償を有する増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617