JPH073646B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH073646B2 JPH073646B2 JP1202562A JP20256289A JPH073646B2 JP H073646 B2 JPH073646 B2 JP H073646B2 JP 1202562 A JP1202562 A JP 1202562A JP 20256289 A JP20256289 A JP 20256289A JP H073646 B2 JPH073646 B2 JP H073646B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- constant current
- transistor
- base
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は定電流回路、特にカレントミラー回路を用い耐
ノイズ特性に優れた定電流回路に関する。
ノイズ特性に優れた定電流回路に関する。
［従来の技術］ ベース間が接続された２個のトランジスタを用い基準電
流と比例関係にある電流（トランジスタの特性が均一で
あるときには等しい電流）を独立した電位にある負荷に
流すカレントミラー回路は、アナログIC等において定電
流回路として広く用いられている。
流と比例関係にある電流（トランジスタの特性が均一で
あるときには等しい電流）を独立した電位にある負荷に
流すカレントミラー回路は、アナログIC等において定電
流回路として広く用いられている。
第３図にカレントミラー回路を用いた従来の定電流回路
の回路図を示す。図において、エミッタ接地の入力トラ
ンジスタ10はベース・コレクタが接合されたいわゆるダ
イオードを接合なし、そのベース・エミッタ間には一定
のバイアス電圧VBEが抵抗12を介して、バイアス電圧源1
4により印加される。
の回路図を示す。図において、エミッタ接地の入力トラ
ンジスタ10はベース・コレクタが接合されたいわゆるダ
イオードを接合なし、そのベース・エミッタ間には一定
のバイアス電圧VBEが抵抗12を介して、バイアス電圧源1
4により印加される。
一方、入力トランジスタ10と同様にエミッタ接地された
出力トランジスタ16のコレクタには任意の電位にある回
路18が接続され、またベースは入力トランジスタ10のベ
ースに接続されて入力トランジスタ10と等しいバイアス
電圧VBEが印加される構成である。
出力トランジスタ16のコレクタには任意の電位にある回
路18が接続され、またベースは入力トランジスタ10のベ
ースに接続されて入力トランジスタ10と等しいバイアス
電圧VBEが印加される構成である。
このような回路構成において、バイアス電圧源14からの
基準電流をIref、入力及び出力トランジスタ10、16の電
流増幅率をhFE、コレクタ電流をそれぞれIci、Ico、ベ
ース電流をIbi、Iboとし、入力及び出力トランジスタ1
0、16の特性が均一であるとすると、 Ibi＝Ici/hFE Ibo＝Ico/hFE であり、両トランジスタのVBEが共通であるから、 Ico＝Ici が成立つ。従って、 Ico＝Iref−（Ibi＋Ibo） Iref（１−2/hFE） ……（１） となる。一般にhFE》２であるので、結局、 IcoIref となり、基準電圧にほぼ等しい一定の電流が出力トラン
ジスタ16のコレクタに流れることとなる。
基準電流をIref、入力及び出力トランジスタ10、16の電
流増幅率をhFE、コレクタ電流をそれぞれIci、Ico、ベ
ース電流をIbi、Iboとし、入力及び出力トランジスタ1
0、16の特性が均一であるとすると、 Ibi＝Ici/hFE Ibo＝Ico/hFE であり、両トランジスタのVBEが共通であるから、 Ico＝Ici が成立つ。従って、 Ico＝Iref−（Ibi＋Ibo） Iref（１−2/hFE） ……（１） となる。一般にhFE》２であるので、結局、 IcoIref となり、基準電圧にほぼ等しい一定の電流が出力トラン
ジスタ16のコレクタに流れることとなる。
このように、第３図の回路においては（１）式に示すよ
うな一定電流が流れるが、より精度を高めた定電流回路
も従来より考えられている。第４図はそのような回路の
一例であり、この回路では、入力トランジスタ10のコレ
クタ・ベース間がトランジスタ20を介して接続されてい
る点で第３図の回路と異なっている。このようにトラン
ジスタ20を介すると、出力トランジスタ16のコレクタ電
流Icoは、 Ico＝Iref（１−2/hFE 2） ……（２） となり、（１）式に比べより高精度で、 Ico＝Iref が成立ち、一定電流を供給することができるようにな
る。
うな一定電流が流れるが、より精度を高めた定電流回路
も従来より考えられている。第４図はそのような回路の
一例であり、この回路では、入力トランジスタ10のコレ
クタ・ベース間がトランジスタ20を介して接続されてい
る点で第３図の回路と異なっている。このようにトラン
ジスタ20を介すると、出力トランジスタ16のコレクタ電
流Icoは、 Ico＝Iref（１−2/hFE 2） ……（２） となり、（１）式に比べより高精度で、 Ico＝Iref が成立ち、一定電流を供給することができるようにな
る。
［発明が解決しようとする課題］ しかしながら、上記従来の定電流回路においては幾つか
の問題が生じていた。既に述べたように、出力トランジ
スタ16のコレクタには（１）式及び（２）式に示されて
いるように基準電流Irefにほぼ比例した電流が流れる。
ところが、この基準電流Iref自体がはらついてしまう、
言いかえればバイアス電圧源14からのバイアス電圧にノ
イズが混入してしまうと、このノイズの影響によってコ
レクタ電流Icoもばらついてしまい、一定の電流が得ら
れなくなってしまうのである。
の問題が生じていた。既に述べたように、出力トランジ
スタ16のコレクタには（１）式及び（２）式に示されて
いるように基準電流Irefにほぼ比例した電流が流れる。
ところが、この基準電流Iref自体がはらついてしまう、
言いかえればバイアス電圧源14からのバイアス電圧にノ
イズが混入してしまうと、このノイズの影響によってコ
レクタ電流Icoもばらついてしまい、一定の電流が得ら
れなくなってしまうのである。
さらには、この回路をアナログIC等に組み込んだ場合、
回り込みによって発振を起こしてしまう問題も生じてい
た。
回り込みによって発振を起こしてしまう問題も生じてい
た。
本発明は、上記従来の課題に鑑みなされたものであり、
その目的は耐ノイズ特性に優れ、極めて安定した定電流
源となり得る定電流回路を提供することにある。
その目的は耐ノイズ特性に優れ、極めて安定した定電流
源となり得る定電流回路を提供することにある。
［課題を解決するための手段］ 上記目的を達成させるために、本発明はエミッタ面積の
比が1:Nに設定された、カレントミラーを構成する入力
及び出力トランジスタと、入力トランジスタに基準電流
を供給するバイアス電圧源とを備え、前記入力トランジ
スタに入力する基準電流とほぼ比例関係にある一定の電
流が前記出力トランジスタに流れる定電流回路におい
て、前記バイアス電圧源と前記出力トランジスタのベー
スとの間に直列に第一の抵抗を接続し、かつ前記第一の
抵抗と前記出力トランジスタのベースとの間に一端が接
地されたコンデンサを接続し、かつ前記第一の抵抗と前
記入力トランジスタのベースとの間に、前記第一の抵抗
との抵抗比が前記エミッタ面積の比と実質的に同一比に
なる第二の抵抗を接続し、前記第一の抵抗とコンデンサ
によって前記バイアス電圧源の高周波ノイズを除去する
ことを特徴とする。
比が1:Nに設定された、カレントミラーを構成する入力
及び出力トランジスタと、入力トランジスタに基準電流
を供給するバイアス電圧源とを備え、前記入力トランジ
スタに入力する基準電流とほぼ比例関係にある一定の電
流が前記出力トランジスタに流れる定電流回路におい
て、前記バイアス電圧源と前記出力トランジスタのベー
スとの間に直列に第一の抵抗を接続し、かつ前記第一の
抵抗と前記出力トランジスタのベースとの間に一端が接
地されたコンデンサを接続し、かつ前記第一の抵抗と前
記入力トランジスタのベースとの間に、前記第一の抵抗
との抵抗比が前記エミッタ面積の比と実質的に同一比に
なる第二の抵抗を接続し、前記第一の抵抗とコンデンサ
によって前記バイアス電圧源の高周波ノイズを除去する
ことを特徴とする。
［作用］ 本発明の定電流回路は上述のような回路構成を有し、バ
イアス電圧源と出力トランジスタのベースとの間に接続
された抵抗と一端が接地されたコンデンサとで高周波成
分をカットするローバスフィルタを構成する。
イアス電圧源と出力トランジスタのベースとの間に接続
された抵抗と一端が接地されたコンデンサとで高周波成
分をカットするローバスフィルタを構成する。
従って、バイアス電圧源からのバイアス電圧にノイズ、
特に高周波ノイズが混入したとしても、出力トランジス
タにはノイズのない一定のベース・エミッタ電圧が印加
されることとなり、常に一定の電流が出力トランジスタ
に流れることになる。
特に高周波ノイズが混入したとしても、出力トランジス
タにはノイズのない一定のベース・エミッタ電圧が印加
されることとなり、常に一定の電流が出力トランジスタ
に流れることになる。
［実施例］ 以下、図面を用いながら本発明に係る定電流回路の好適
な実施例を説明する。第１図は一実施例の回路図であ
り、エミッタ接地のNPN形入力トランジスタ10はベース
・コレクタがNPN形トランジスタ20を介して接合された
いわゆるダイオード接合をなし、そのベース・エミッタ
間には一定のバイアス電圧VBEが抵抗12を介してバイア
ス電圧源14により印加される。
な実施例を説明する。第１図は一実施例の回路図であ
り、エミッタ接地のNPN形入力トランジスタ10はベース
・コレクタがNPN形トランジスタ20を介して接合された
いわゆるダイオード接合をなし、そのベース・エミッタ
間には一定のバイアス電圧VBEが抵抗12を介してバイア
ス電圧源14により印加される。
一方、入力トランジスタ10と同様にエミッタ接地された
NPN形出力トランジスタ16のコレクタには任意の電位に
ある負荷18が接続され、またベースは入力トランジスタ
10のベースに接続されている。なお、本実施例において
は入力トランジスタ10と出力トランジスタ16とはそのエ
ミッタ面積が1:Nの比率に設定されており、従ってそれ
ぞれのトランジスタのベース電流Ibi、Iboは、 Ibo＝Ｎ×Ibi なる関係にある。
NPN形出力トランジスタ16のコレクタには任意の電位に
ある負荷18が接続され、またベースは入力トランジスタ
10のベースに接続されている。なお、本実施例において
は入力トランジスタ10と出力トランジスタ16とはそのエ
ミッタ面積が1:Nの比率に設定されており、従ってそれ
ぞれのトランジスタのベース電流Ibi、Iboは、 Ibo＝Ｎ×Ibi なる関係にある。
ここで、本実施例において特徴的なことは、図中Ｐ点と
Ｑ点との間、すなわちバイアス電圧源14と出力トランジ
スタ16のベースとの間に抵抗22を直列に接続し、かつ図
中Ｑ点、すなわちこの抵抗22と出力トランジスタ16のベ
ースとの間に一端が接地されたコンデンサ24を接続した
ことである。このように抵抗22とコンデンサ24を接続す
ることにより、抵抗22の抵抗値Ｒとコンデンサ24の容量
Ｃで定まる遮断周波数を境にしてそれより広域の信号成
分をカットするローパスフィルタが構成され、バイアス
電圧に混入した高周波ノイズを効果的に除去することが
できる。
Ｑ点との間、すなわちバイアス電圧源14と出力トランジ
スタ16のベースとの間に抵抗22を直列に接続し、かつ図
中Ｑ点、すなわちこの抵抗22と出力トランジスタ16のベ
ースとの間に一端が接地されたコンデンサ24を接続した
ことである。このように抵抗22とコンデンサ24を接続す
ることにより、抵抗22の抵抗値Ｒとコンデンサ24の容量
Ｃで定まる遮断周波数を境にしてそれより広域の信号成
分をカットするローパスフィルタが構成され、バイアス
電圧に混入した高周波ノイズを効果的に除去することが
できる。
なお、本実施例においては、バイアス電圧源14と入力ト
ランジスタ10のベースとの間にも抵抗26を直列に接続し
ている。これは抵抗22を直列に接続することに伴ない、
入力及び出力トランジスタのベース・エミッタ電圧VBE
が異なる値となることを防ぐためであり、その抵抗値は
抵抗22のＮ倍に設定されている。
ランジスタ10のベースとの間にも抵抗26を直列に接続し
ている。これは抵抗22を直列に接続することに伴ない、
入力及び出力トランジスタのベース・エミッタ電圧VBE
が異なる値となることを防ぐためであり、その抵抗値は
抵抗22のＮ倍に設定されている。
第２図は本発明の他の実施例の回路図である。本実施例
においては、第１図の回路にさらに一端が接地されたコ
ンデンサ28を抵抗26と入力トランジスタ10のベースとの
間に接続したことを特徴としている。これにより、入力
トランジスタ10のベース・エミッタ電圧も高周波ノイズ
がカットされて一定となり、より高精度かつ安定な定電
流回路を得ることができる。
においては、第１図の回路にさらに一端が接地されたコ
ンデンサ28を抵抗26と入力トランジスタ10のベースとの
間に接続したことを特徴としている。これにより、入力
トランジスタ10のベース・エミッタ電圧も高周波ノイズ
がカットされて一定となり、より高精度かつ安定な定電
流回路を得ることができる。
なお、前記各実施例においては入力及び出力トランジス
タをNPN形としたが、本発明はこれに限定されるもので
はなく、PNP形トランジスタを用いても構成することが
できる。
タをNPN形としたが、本発明はこれに限定されるもので
はなく、PNP形トランジスタを用いても構成することが
できる。
また、本実施例では精度を高めるためにトランジスタ20
を用いた構成を示したが、必要に応じこのトランジスタ
20を除去しても良い。
を用いた構成を示したが、必要に応じこのトランジスタ
20を除去しても良い。
［発明の効果］ 以上説明したように、本発明はカレントミラー回路にロ
ーパスフィルタを巧みに組み合わせて定電流回路を構成
したものであり、耐ノイズ特性に優れ、安定した定電流
を供給することができる。
ーパスフィルタを巧みに組み合わせて定電流回路を構成
したものであり、耐ノイズ特性に優れ、安定した定電流
を供給することができる。
第１図は本発明に係る定電流回路の一実施例の回路図、 第２図は本発明に係る定電流回路の他の実施例の回路
図、 第３図、第４図は従来の定電流回路の回路図である。 10……入力トランジスタ 14……バイアス電圧源 16……出力トランジスタ 22……抵抗 24……コンデンサ
図、 第３図、第４図は従来の定電流回路の回路図である。 10……入力トランジスタ 14……バイアス電圧源 16……出力トランジスタ 22……抵抗 24……コンデンサ
Claims (1)
- 【請求項１】エミッタ面積の比が1:Nに設定された、カ
レントミラーを構成する入力及び出力トランジスタと、
入力トランジスタに基準電流を供給するバイアス電圧源
とを備え、前記入力トランジスタに入力する基準電流と
ほぼ比例関係にある一定の電流が前記出力トランジスタ
に流れる定電流回路において、 前記バイアス電圧源と前記出力トランジスタのベースと
の間に直列に第一の抵抗を接続し、かつ 前記第一の抵抗と前記出力トランジスタのベースとの間
に一端が接地されたコンデンサを接続し、かつ 前記第一の抵抗と前記入力トランジスタのベースとの間
に、前記第一の抵抗との抵抗比が前記エミッタ面積の比
と実質的に同一比になる第二の抵抗を接続し、 前記第一の抵抗とコンデンサによって前記バイアス電圧
源の高周波ノイズを除去することを特徴とする定電流回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1202562A JPH073646B2 (ja) | 1989-08-03 | 1989-08-03 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1202562A JPH073646B2 (ja) | 1989-08-03 | 1989-08-03 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0365715A JPH0365715A (ja) | 1991-03-20 |
| JPH073646B2 true JPH073646B2 (ja) | 1995-01-18 |
Family
ID=16459550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1202562A Expired - Lifetime JPH073646B2 (ja) | 1989-08-03 | 1989-08-03 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073646B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3289276B2 (ja) | 1999-05-27 | 2002-06-04 | 日本電気株式会社 | 半導体装置 |
| US6150885A (en) * | 1999-06-24 | 2000-11-21 | Lucent Technologies Inc. | Transconductance amplifier with wideband noise filtering |
| JP4167201B2 (ja) * | 2004-04-21 | 2008-10-15 | 株式会社日立製作所 | 周波数出力回路 |
| JP4634898B2 (ja) * | 2005-09-14 | 2011-02-16 | 新日本無線株式会社 | 定電圧回路 |
| DE102007017639B4 (de) * | 2007-04-13 | 2013-02-21 | Xignal Technologies Ag | Integrierte Schaltungsanordnung mit wenigstens einem Digital-Analog-Wandler |
| JP5040421B2 (ja) * | 2007-05-07 | 2012-10-03 | 富士通セミコンダクター株式会社 | 定電圧回路、定電圧供給システム、および定電圧供給方法 |
| JP5555600B2 (ja) * | 2010-10-19 | 2014-07-23 | 株式会社メガチップス | カレントミラー回路 |
| US8514023B2 (en) * | 2010-12-23 | 2013-08-20 | Marvell World Trade Ltd. | Accurate bias tracking for process variation and supply modulation |
| JP5958774B2 (ja) * | 2014-02-04 | 2016-08-02 | 株式会社村田製作所 | 電力増幅モジュール |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61206304A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | トランジスタ集積回路 |
-
1989
- 1989-08-03 JP JP1202562A patent/JPH073646B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365715A (ja) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JPH073646B2 (ja) | 定電流回路 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| EP0684537B1 (en) | A multiple output current mirror | |
| JP3125723B2 (ja) | エミッタ接地増幅回路用バイアス回路 | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| EP0611105A2 (en) | Current source | |
| KR0161364B1 (ko) | 고입력 임피던스 회로 및 반도체 장치 | |
| KR20010074941A (ko) | 전자 회로 | |
| KR100307834B1 (ko) | 전압전류변환회로 | |
| US4230980A (en) | Bias circuit | |
| JPH06260925A (ja) | レベルシフト回路 | |
| KR940002235Y1 (ko) | 고주파용 차동 증폭기 | |
| JPH0685536A (ja) | 電圧制御発振器 | |
| KR940003563Y1 (ko) | 앰프단의 노이즈 피크 발생제거용 정전류 회로 | |
| JPS5947817A (ja) | 高周波増幅器 | |
| JPH10247846A (ja) | 入力回路 | |
| JPH04223706A (ja) | 入力終端回路 | |
| JPH0624297B2 (ja) | 高入力インピーダンス回路 | |
| JPH0750847B2 (ja) | バイアス回路 | |
| JPH0646370B2 (ja) | 定電流回路 | |
| JPS6040737B2 (ja) | トランジスタ回路 | |
| JPH09260971A (ja) | 差動増幅器 | |
| JPS6217885B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 15 |