JPH0365715A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0365715A JPH0365715A JP1202562A JP20256289A JPH0365715A JP H0365715 A JPH0365715 A JP H0365715A JP 1202562 A JP1202562 A JP 1202562A JP 20256289 A JP20256289 A JP 20256289A JP H0365715 A JPH0365715 A JP H0365715A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- constant current
- bias voltage
- base
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は定電流回路、特にカレントミラー回路を用い耐
ノイズ特性に優れた定電流回路に関する。
ノイズ特性に優れた定電流回路に関する。
［従来の技術］
ベース間が接続された２個のトランジスタを用い基準電
流と比例関係にある電流（トランジスタの特性が均一で
あるときには等しい電流）を独立した電位にある負荷に
流すカレントミラー回路は、アナログＩＣ等において定
電流回路として広く用いられている。
流と比例関係にある電流（トランジスタの特性が均一で
あるときには等しい電流）を独立した電位にある負荷に
流すカレントミラー回路は、アナログＩＣ等において定
電流回路として広く用いられている。
第３図にカレントミラー回路を用いた従来の定電流回路
の回路図を示す。図において、エミッタ接地の入力トラ
ンジスタ１０はベース・コレクタが接合されたいわゆる
ダイオード接合をなし、そのベース・エミッタ間には一
定のバイアス電圧ｖＢＥが抵抗１２を介してバイアス電
圧源１４により印加される。
の回路図を示す。図において、エミッタ接地の入力トラ
ンジスタ１０はベース・コレクタが接合されたいわゆる
ダイオード接合をなし、そのベース・エミッタ間には一
定のバイアス電圧ｖＢＥが抵抗１２を介してバイアス電
圧源１４により印加される。
一方、入力トランジスタ１０と同様にエミッタ接地され
た出力トランジスタ１６のコレクタには任意の電位にあ
る回路１８が接続され、またベースは入力トランジスタ
１０のベースに接続されて入力トランジスタ１０と等し
いバイアス電圧ｖＢＥが印加される構成である。
た出力トランジスタ１６のコレクタには任意の電位にあ
る回路１８が接続され、またベースは入力トランジスタ
１０のベースに接続されて入力トランジスタ１０と等し
いバイアス電圧ｖＢＥが印加される構成である。
このような回路構成において、バイアス電圧源１４から
の基準電流をＩｒｅｆ、入力及び出力トランジスタ１０
．１６の電流増幅率をｈ １コＥ レクタ電流をそれぞれＩｃ１Ｓ Ｉｃｏ、ベース電流を
Ｉｂｉ、Ｉｂｏとし、入力及び出力トランジスタ１０．
１６の特性が均一であるとすると、Ｉｂ１−１ｃｉ／ｈ
ＦＥ Ｉｂｏ−１ｃｏ／ｈＦＥ であり、両トランジスタのｖＢＥが共通であるから、 Ｉｃｏ−Ｉｃ１ が成立つ。従って、 Ｉｃｏ−１ｒｅｆ−（Ｉｂｉ＋Ｉｂｏ）＝１ ｒ ｅ
ｆ （１−２／ｈＦＥ）（１） となる。一般にり、 Ｅ＞＞２であるので、結局、Ｉｃ
ｏ’ｌ：Ｉｒｅｆ となり、基準電圧にほぼ等しい一定の電流が出力トラン
ジスタ１６のコレクタに流れることとなる。
の基準電流をＩｒｅｆ、入力及び出力トランジスタ１０
．１６の電流増幅率をｈ １コＥ レクタ電流をそれぞれＩｃ１Ｓ Ｉｃｏ、ベース電流を
Ｉｂｉ、Ｉｂｏとし、入力及び出力トランジスタ１０．
１６の特性が均一であるとすると、Ｉｂ１−１ｃｉ／ｈ
ＦＥ Ｉｂｏ−１ｃｏ／ｈＦＥ であり、両トランジスタのｖＢＥが共通であるから、 Ｉｃｏ−Ｉｃ１ が成立つ。従って、 Ｉｃｏ−１ｒｅｆ−（Ｉｂｉ＋Ｉｂｏ）＝１ ｒ ｅ
ｆ （１−２／ｈＦＥ）（１） となる。一般にり、 Ｅ＞＞２であるので、結局、Ｉｃ
ｏ’ｌ：Ｉｒｅｆ となり、基準電圧にほぼ等しい一定の電流が出力トラン
ジスタ１６のコレクタに流れることとなる。
このように、第３図の回路においては（１）式に示すよ
うな一定電流が流れるが、より精度を高めた定電流回路
も従来より考えられている。第４図はそのような回路の
一例であり、この回路では、入力トランジスタ１０のコ
レクタ・ベース間がトランジスタ２０を介して接続され
ている点で第３図の回路と異なっている。このようにト
ランジスタ２０を介すると、出力トランジスタ１６のコ
レクタ電流１ｃｏは、 Ｉｃｏ−１ｒｅｆ （１−２／ｈ ２）Ｅ （２） となり、（１）式に比べより高精度で、Ｉｃｏ−１ｒｅ
ｆ が成立ち、一定電流を供給することができるようになる
。
うな一定電流が流れるが、より精度を高めた定電流回路
も従来より考えられている。第４図はそのような回路の
一例であり、この回路では、入力トランジスタ１０のコ
レクタ・ベース間がトランジスタ２０を介して接続され
ている点で第３図の回路と異なっている。このようにト
ランジスタ２０を介すると、出力トランジスタ１６のコ
レクタ電流１ｃｏは、 Ｉｃｏ−１ｒｅｆ （１−２／ｈ ２）Ｅ （２） となり、（１）式に比べより高精度で、Ｉｃｏ−１ｒｅ
ｆ が成立ち、一定電流を供給することができるようになる
。
［発明が解決しようとする課題］
しかしながら、上記従来の定電流回路においては幾つか
の問題が生じていた。既に述べたように、出力トランジ
スタ１６のコレクタには（１）式及び（２）式に示され
ているように基準電流Ｉｒｅｆにほぼ比例した電流が流
れる。ところが、この基準電流Ｉｒｅｆ自体がばらつい
てしまう、言いかえればバイアス電圧源１４からのバイ
アス電圧にノイズが混入してしまうと、このノイズの影
響によってコレクタ電流１ｃｏもばらついてしまい、一
定の電流が得られなくなってしまうのである。
の問題が生じていた。既に述べたように、出力トランジ
スタ１６のコレクタには（１）式及び（２）式に示され
ているように基準電流Ｉｒｅｆにほぼ比例した電流が流
れる。ところが、この基準電流Ｉｒｅｆ自体がばらつい
てしまう、言いかえればバイアス電圧源１４からのバイ
アス電圧にノイズが混入してしまうと、このノイズの影
響によってコレクタ電流１ｃｏもばらついてしまい、一
定の電流が得られなくなってしまうのである。
さらには、この回路をアナログＩＣ等に組み込んだ場合
、回り込みによって発振を起こしてしまう問題も生じて
いた。
、回り込みによって発振を起こしてしまう問題も生じて
いた。
本発明は、上記従来の課題に鑑みなされたものであり、
その目的は耐ノイズ特性に優れ、極めて安定した定電流
源となり得る定電流回路を提供することにある。
その目的は耐ノイズ特性に優れ、極めて安定した定電流
源となり得る定電流回路を提供することにある。
［課題を解決するための手段］
上記目的を達成するために、本発明はカレントミラーを
構成する入力及び出力トランジスタと、この入力トラン
ジスタに基準電流を供給するバイアス電圧源とを備え、
前記入力トランジスタに入力する基準電流とほぼ比例関
係にある一定の電流が前記出力トランジスタに流れる定
電流回路において、前記バイアス電圧源と前記出力トラ
ンジスタのベースとの間に直列に抵抗を接続し、かつ前
記抵抗と前記出力トランジスタのベースとの間に一端が
接地されたコンデンサを接続し、前記抵抗及びコンデン
サによって前記バイアス電圧源の高周波ノイズを除去す
ることを特徴としている。
構成する入力及び出力トランジスタと、この入力トラン
ジスタに基準電流を供給するバイアス電圧源とを備え、
前記入力トランジスタに入力する基準電流とほぼ比例関
係にある一定の電流が前記出力トランジスタに流れる定
電流回路において、前記バイアス電圧源と前記出力トラ
ンジスタのベースとの間に直列に抵抗を接続し、かつ前
記抵抗と前記出力トランジスタのベースとの間に一端が
接地されたコンデンサを接続し、前記抵抗及びコンデン
サによって前記バイアス電圧源の高周波ノイズを除去す
ることを特徴としている。
［作用］
本発明の定電流回路は上述のような回路構成を有し、バ
イアス電圧源と出力トランジスタのベースとの間に接続
された抵抗と一端が接地されたコンデンサとで高周波成
分をカットするローパスフィルタを構成する。
イアス電圧源と出力トランジスタのベースとの間に接続
された抵抗と一端が接地されたコンデンサとで高周波成
分をカットするローパスフィルタを構成する。
従って、バイアス電圧源からのバイアス電圧にノイズ、
特に高周波ノイズが混入したとしても、出力トランジス
タにはノイズのない一定のベース・エミッタ電圧が印加
されることとなり、常に一定の電流が出力トランジスタ
に流れることになる。
特に高周波ノイズが混入したとしても、出力トランジス
タにはノイズのない一定のベース・エミッタ電圧が印加
されることとなり、常に一定の電流が出力トランジスタ
に流れることになる。
［実施例］
以下、図面を用いながら本発明に係る定電流回路の好適
な実施例を説明する。第１図は一実施例の回路図であり
、エミッタ接地のＮＰＮ形入力トランジスタ１０はベー
ス・コレクタがＮＰＮ形トランジスタ２０を介して接合
されたいわゆるダイオード接合をなし、そのベース・エ
ミッタ間には一定のバイアス電圧ＶＢＥが抵抗１２を介
してバイアス電圧源１４により印加される。
な実施例を説明する。第１図は一実施例の回路図であり
、エミッタ接地のＮＰＮ形入力トランジスタ１０はベー
ス・コレクタがＮＰＮ形トランジスタ２０を介して接合
されたいわゆるダイオード接合をなし、そのベース・エ
ミッタ間には一定のバイアス電圧ＶＢＥが抵抗１２を介
してバイアス電圧源１４により印加される。
一方、入力トランジスタ１０と同様にエミッタ接地され
たＮＰＮ形出力出力トランジスタ１Ｇレクタには任意の
電位にある負荷１８が接続され、またベースは入力トラ
ンジスタ１０のベースに接続されている。なお、本実施
例においては入力トランジスタ１０と出力トランジスタ
１６とはそのエミッタ面積が１：Ｎの比率に設定されて
おり、従ってそれぞれのトランジスタのベース電流１ｂ
ｔｘｌｂｏは、 Ｉｂｏ−ＮＸＩｂ１ なる関係にある。
たＮＰＮ形出力出力トランジスタ１Ｇレクタには任意の
電位にある負荷１８が接続され、またベースは入力トラ
ンジスタ１０のベースに接続されている。なお、本実施
例においては入力トランジスタ１０と出力トランジスタ
１６とはそのエミッタ面積が１：Ｎの比率に設定されて
おり、従ってそれぞれのトランジスタのベース電流１ｂ
ｔｘｌｂｏは、 Ｉｂｏ−ＮＸＩｂ１ なる関係にある。
ここで、本実施例において特徴的なことは、図中Ｐ点と
Ｑ点との間、すなわちバイアス電圧源１４と出力トラン
ジスタ１６のベースとの間に抵抗２２を直列に接続し、
かつ図中Ｑ点、すなわちこの抵抗２２と出力トランジス
タ１６のベースとの間に一端が接地されたコンデンサ２
４を接続したことである。このように抵抗２２とコンデ
ンサ２４を接続することにより、抵抗２２の抵抗値Ｒと
コンデンサ２４の容量Ｃで定まる遮断周波数を境にして
それより広域の信号成分をカットするローパスフィルタ
が構成され、バイアス電圧に混入した高周波ノイズを効
果的に除去することができる。
Ｑ点との間、すなわちバイアス電圧源１４と出力トラン
ジスタ１６のベースとの間に抵抗２２を直列に接続し、
かつ図中Ｑ点、すなわちこの抵抗２２と出力トランジス
タ１６のベースとの間に一端が接地されたコンデンサ２
４を接続したことである。このように抵抗２２とコンデ
ンサ２４を接続することにより、抵抗２２の抵抗値Ｒと
コンデンサ２４の容量Ｃで定まる遮断周波数を境にして
それより広域の信号成分をカットするローパスフィルタ
が構成され、バイアス電圧に混入した高周波ノイズを効
果的に除去することができる。
なお、本実施例においては、バイアス電圧源１４と入力
トランジスタ１０のベースとの間にも抵抗２６を直列に
接続している。これは抵抗２２を直列に接続することに
伴ない、入力及び出力トランジスタのベース・エミッタ
電圧ｖＢＥが異なる値となることを防ぐためであり、そ
の抵抗値は抵抗２２のＮ倍に設定されている。
トランジスタ１０のベースとの間にも抵抗２６を直列に
接続している。これは抵抗２２を直列に接続することに
伴ない、入力及び出力トランジスタのベース・エミッタ
電圧ｖＢＥが異なる値となることを防ぐためであり、そ
の抵抗値は抵抗２２のＮ倍に設定されている。
第２図は本発明の他の実施例の回路図である。
本実施例においては、第１図の回路にさらに一端が接地
されたコンデンサ２８を抵抗２６と入力トランジスタ１
０のベースとの間に接続したことを特徴としている。こ
れにより、入力トランジスタ１０のベース・エミッタ電
圧も高周波ノイズがカットされて一定となり、より高精
度かつ安定な定電流回路を得ることができる。
されたコンデンサ２８を抵抗２６と入力トランジスタ１
０のベースとの間に接続したことを特徴としている。こ
れにより、入力トランジスタ１０のベース・エミッタ電
圧も高周波ノイズがカットされて一定となり、より高精
度かつ安定な定電流回路を得ることができる。
なお、前記各実施例においては入力及び出力トランジス
タをＮＰＮ形としたが、本発明はこれに限定されるもの
ではなく、ＰＮＰ形トランジスタを用いても構成するこ
とができる。
タをＮＰＮ形としたが、本発明はこれに限定されるもの
ではなく、ＰＮＰ形トランジスタを用いても構成するこ
とができる。
また、本実施例では精度を高めるためにトランジスタ２
０を用いた構成を示したが、必要に応じこのトランジス
タ２０を除去しても良い。
０を用いた構成を示したが、必要に応じこのトランジス
タ２０を除去しても良い。
［発明の効果］
以上説明したように、本発明はカレントミラー回路にロ
ーパスフィルタを巧みに組み合わせて定電流回路を構成
したものであり、耐ノイズ特性に優れ、安定した定電流
を供給することができる。
ーパスフィルタを巧みに組み合わせて定電流回路を構成
したものであり、耐ノイズ特性に優れ、安定した定電流
を供給することができる。
第１図は本発明に係る定電流回路の一実施例の回路図、
第２図は本発明に係る定電流回路の他の実施例の回路図
、 第３図、第４図は従来の定電流回路の回路図である。 １０ ・・・ 入力トランジスタ １４ ・・・ バイアス電圧源 １６ ・・・ 出力トランジスタ ２２ ・・・ 抵抗 ２４ ・・・ コンデンサ
、 第３図、第４図は従来の定電流回路の回路図である。 １０ ・・・ 入力トランジスタ １４ ・・・ バイアス電圧源 １６ ・・・ 出力トランジスタ ２２ ・・・ 抵抗 ２４ ・・・ コンデンサ
Claims (1)
- 【特許請求の範囲】 カレントミラーを構成する入力及び出力トランジスタと
、入力トランジスタに基準電流を供給するバイアス電圧
源とを備え、前記入力トランジスタに入力する基準電流
とほぼ比例関係にある一定の電流が前記出力トランジス
タに流れる定電流回路において、 前記バイアス電圧源と前記出力トランジスタのベースと
の間に直列に抵抗を接続し、かつ前記抵抗と前記出力ト
ランジスタのベースとの間に一端が接地されたコンデン
サを接続し、前記抵抗及びコンデンサによって前記バイ
アス電圧源の高周波ノイズを除去することを特徴とする
定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1202562A JPH073646B2 (ja) | 1989-08-03 | 1989-08-03 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1202562A JPH073646B2 (ja) | 1989-08-03 | 1989-08-03 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0365715A true JPH0365715A (ja) | 1991-03-20 |
| JPH073646B2 JPH073646B2 (ja) | 1995-01-18 |
Family
ID=16459550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1202562A Expired - Lifetime JPH073646B2 (ja) | 1989-08-03 | 1989-08-03 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073646B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1063769A2 (en) * | 1999-06-24 | 2000-12-27 | Lucent Technologies Inc. | Transconductance amplifier with wideband noise filtering |
| US6348835B1 (en) | 1999-05-27 | 2002-02-19 | Nec Corporation | Semiconductor device with constant current source circuit not influenced by noise |
| JP2007079884A (ja) * | 2005-09-14 | 2007-03-29 | New Japan Radio Co Ltd | 定電圧回路 |
| EP1589660A3 (en) * | 2004-04-21 | 2007-10-03 | Hitachi Ltd. | Frequency output circuit |
| JP2008276696A (ja) * | 2007-05-07 | 2008-11-13 | Fujitsu Microelectronics Ltd | 定電圧回路、定電圧供給システム、および定電圧供給方法 |
| JP2009044714A (ja) * | 2007-04-13 | 2009-02-26 | National Semiconductor Germany Ag | 少なくとも１個のデジタル・アナログ変換器を有する集積回路装置 |
| JP2012090056A (ja) * | 2010-10-19 | 2012-05-10 | Kawasaki Microelectronics Inc | カレントミラー回路 |
| JP2014502119A (ja) * | 2010-12-23 | 2014-01-23 | マーベル ワールド トレード リミテッド | プロセス変動および電源変調の正確なバイアス追跡 |
| JP2015149519A (ja) * | 2014-02-04 | 2015-08-20 | 株式会社村田製作所 | 電力増幅モジュール |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61206304A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | トランジスタ集積回路 |
-
1989
- 1989-08-03 JP JP1202562A patent/JPH073646B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61206304A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | トランジスタ集積回路 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348835B1 (en) | 1999-05-27 | 2002-02-19 | Nec Corporation | Semiconductor device with constant current source circuit not influenced by noise |
| EP1063769A3 (en) * | 1999-06-24 | 2005-09-28 | Lucent Technologies Inc. | Transconductance amplifier with wideband noise filtering |
| EP1063769A2 (en) * | 1999-06-24 | 2000-12-27 | Lucent Technologies Inc. | Transconductance amplifier with wideband noise filtering |
| US7675351B2 (en) | 2004-04-21 | 2010-03-09 | Hitachi, Ltd. | Frequency output circuit |
| EP1589660A3 (en) * | 2004-04-21 | 2007-10-03 | Hitachi Ltd. | Frequency output circuit |
| JP2007079884A (ja) * | 2005-09-14 | 2007-03-29 | New Japan Radio Co Ltd | 定電圧回路 |
| JP4634898B2 (ja) * | 2005-09-14 | 2011-02-16 | 新日本無線株式会社 | 定電圧回路 |
| JP2009044714A (ja) * | 2007-04-13 | 2009-02-26 | National Semiconductor Germany Ag | 少なくとも１個のデジタル・アナログ変換器を有する集積回路装置 |
| JP2008276696A (ja) * | 2007-05-07 | 2008-11-13 | Fujitsu Microelectronics Ltd | 定電圧回路、定電圧供給システム、および定電圧供給方法 |
| JP2012090056A (ja) * | 2010-10-19 | 2012-05-10 | Kawasaki Microelectronics Inc | カレントミラー回路 |
| JP2014502119A (ja) * | 2010-12-23 | 2014-01-23 | マーベル ワールド トレード リミテッド | プロセス変動および電源変調の正確なバイアス追跡 |
| JP2015149519A (ja) * | 2014-02-04 | 2015-08-20 | 株式会社村田製作所 | 電力増幅モジュール |
| US9461594B2 (en) | 2014-02-04 | 2016-10-04 | Murata Manufacturing Co., Ltd. | Power amplifier module |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH073646B2 (ja) | 1995-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JPH0365715A (ja) | 定電流回路 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JPS6155288B2 (ja) | ||
| US6191635B1 (en) | Level shifting circuit having a fixed output common mode level | |
| US20030107429A1 (en) | Current source circuit | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| KR0161364B1 (ko) | 고입력 임피던스 회로 및 반도체 장치 | |
| KR100307834B1 (ko) | 전압전류변환회로 | |
| CA2065635C (en) | Transistor direct-coupled amplifier | |
| JPH06120747A (ja) | 差動増幅器 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| KR940002235Y1 (ko) | 고주파용 차동 증폭기 | |
| KR960011406B1 (ko) | 연산트랜스콘덕턴스증폭기(ota) | |
| JP2503887B2 (ja) | 利得可変回路 | |
| JPH0526814Y2 (ja) | ||
| US5204638A (en) | Intrinsic offset recovery circuit particularly for amplifiers | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JP4483424B2 (ja) | フィルタ回路および増幅回路 | |
| KR940003081Y1 (ko) | 차동증폭기 | |
| JPH10247846A (ja) | 入力回路 | |
| JPH05152873A (ja) | レベルシフト回路 | |
| JPH01106608A (ja) | 利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 15 |