JPH0630425B2

JPH0630425B2 - 広帯域可変利得増幅回路

Info

Publication number: JPH0630425B2
Application number: JP28416687A
Authority: JP
Inventors: 勇司佐野; 通孝大沢
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-11-12
Filing date: 1987-11-12
Publication date: 1994-04-20
Anticipated expiration: 2009-04-20
Also published as: JPH01126816A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は可変利得増幅回路に係り、更に詳しくはＩＣ化
に適した広帯域可変利得増幅回路に関する。

〔従来の技術〕

一般に、差動対を構成する二つのトランジスタは、特性
の揃ったものでなくてはならないが、ＩＣ化すればこの
ようなことが容易に実現できるので、差動対を用いる回
路はＩＣ化に適した回路であると云える。このような意
味で、差動対を用い、ＩＣ化に適する可変利得増幅回路
としては第２図に示す回路が知られている。

第２図に示す回路においては、入力端子１に加えられた
入力信号電圧Ｖ_INをトランジスタ７と８より成る差動回
路によって信号電流に変換する。そして、この信号電流
をトランジスタ１４と１５，１８と１９より成る差動対
によって分流し、分流比を可変して合成することによ
り、利得を可変している。第２図の回路においては定電
流源１０と１２の発生する電流をすべて出力抵抗２２と
２３に流しているので、利得制御電圧Ｖ_Ｃを変化しても
（但しトランジスタ７と８，１４と１５，１８と１９が
飽和しない範囲において）、出力端子５と６より得られ
る（差動）出力電圧の動作点は変化しないという利点が
あり、低電源電圧動作や増幅回路の多段接続に対して有
利である。

また、トランジスタ１４と１５がベース接地として動作
していることによりトランジスタ７との接続がカスコー
ド接続となり、広帯域化にも適している。

なお、かかる従来の可変利得増幅回路は、「アナログ集
積回路」中沢等共訳；近代科学社，１９７５，ＰＰ．２
４０，図７．５，ＰＰ．２３６図７．３，特開昭６２−
１１０３０７号公報「可変利得回路」の第１図などに類
似の回路が開示されている。

〔発明が解決しようとする問題点〕

第２図に示す回路において利得を減少させる場合には、
制御端子３と４の電位差に相当する制御電圧Ｖ_Ｃの絶対
値を小さくし、トランジスタ１４と１５，１８と１９の
それぞれの差動対の電流分流比を１対１に近付ける。こ
のことによりトランジスタ７と８のコレクタ端子から得
られた差動の信号電流は、出力抵抗２２と２３において
相互に打消し合う方向に合成されて流れる。

しかし、入力信号電圧Ｖ_ＩＮを印加されている方のトラ
ンジスタ７のエミッタ端子側の寄生容量２５（主に定電
流源１０を構成するトランジスタの寄生容量）に流れる
信号電流２６の大部分はトランジスタ７のみに流れる。
また、差動回路を第４図のように抵抗９１と９２，定電
流源１０により構成した場合においても、寄生容量２５
を流れる信号電流２６はトランジスタ８よりも７の方に
多く分流する。この為、利得減少時における上記の信号
電流打消しの動作が充分に行なわれなくなることが解析
により明らかとなった。

第２図に示す回路の利得の周波数特性を第３図の実線２
７と破線２８に示す。制御電圧Ｖ_Ｃが大きく利得も最大
である時に実線２７のようであった周波数特性が、上記
の問題の為に、利得を減少させた場合には破線２８のよ
うに高域の利得が抑えられない特性となる。入力信号を
平衡形式として入力すれば上記問題点は解消されるが、
周波数帯域の劣化は避けられない。

本発明の目的は、低電源電圧動作や増幅器の多段接続に
も有利であり、利得の変化によりその周波数特性に悪影
響を生じない、広い利得可変範囲を有する広帯域可変利
得増幅回路を提供することにある。

〔問題点を解決するための手段〕

問題点解決のため、本発明では、対をなす二つのトラン
ジスタの各エミッタを相互接続して一つ或いは二つの定
電流源（以下、第１の定電流源という）を接続し、前記
二つのトランジスタの各コレクタには、共通の制御電圧
によりそれぞれの分流比が制御可能であるような二つの
差動トランジスタ対（以下、第１の差動対という）のう
ちの一方と他方をそれぞれ接続し、前記二つのトランジ
スタのベースとベースの間に入力信号を印加するように
した広帯域可変利得増幅回路において、前記二つの第１の差動対の各々に、前記共通の制御電圧
によりそれぞれ制御される二つの差動トランジスタ対
（以下、第２の差動対という）のうちの一方と他方をそ
れぞれコレクタ同士の接続により接続し、前記二つの第
２の差動対の各々のエミッタ接続点にはそれぞれ第２の
定電流源を接続し、前記第２の定電流源により得られる
電流の和が、前記第１の定電流源により得られる電流の
和に等しくなるように、前記定電流源の電流値を設定し
た。

〔作用〕

差動増幅回路（対をなす二つのトランジスタ）が入力信
号電圧を差動信号電流に変換し、第１の差動対によって
上記差動信号電流の出力抵抗への分流比を共通制御電圧
に応じて変化させることにより可変利得特性を得てい
る。利得を減少した際に、出力抵抗に流れる上記差動信
号電流と前記の寄生容量を通して流れる信号電流の比は
変化しないので、高域における利得の上昇は抑えられ
る。

また、第２の定電流源が接続され上記の共通制御電圧に
よって制御される第２の差動対を第１の差動対にコレク
タが共通となるように接続することにより、本発明の可
変利得増幅回路の（差動）出力電圧の動作点の変動を抑
えている。このことにより、低電源電圧下の動作や増幅
器の多段接続にも有利となる。

〔実施例〕

以下、本発明の実施例を図面により説明する。第１図は
本発明の一実施例としての広帯域可変利得増幅回路を示
す回路図である。

第１図において、トランジスタ７と８によって構成され
る差動増幅回路は、入力端子１と２の間に印加された入
力電圧Ｖ_INを（差動）信号電流に変換する作用を有す
る。その際に入力信号Ｖ_INは、第２図に示すように入力
端子１か２の一方を固定とする不平衡形式で入力されて
も良い。差動対を構成するトランジスタ１４と１５，１
６と１７，１８と１９，２０と２１の各対はいずれも、
エミッタを共通接続とする素子であってペアトランジス
タを構成するものである。

トランジスタ１４と１５，１８と１９から成る２組の差
動対は、それぞれトランジスタ７と８のコレクタのコレ
クタ端子より得られる（差動）信号電流を出力抵抗２２
と２３と電源Ｖ_CCに分流する作用を有する。その際の分
流比は制御端子３と４に印加される制御電圧Ｖ_Ｃにより
制御される。トランジスタ１４と１５のコレクタ電流を
それぞれＩ_C14とＩ_C15とした場合の分流比Ｉ_C15／（Ｉ
_C14＋Ｉ₁₅）は次の(1)式のように表わされる。

但し、Ｖ_Ｃは（入力端子３の電位）−（入力端子４の電
位）、ｑは電荷量、ｋはボルツマン定数、Ｔはベース・
エミッタ間の接合部の絶対温度、である。

しかし、トランジスタ１４と１５，１８と１９の差動対
のみを用いたのでは、上記(1)式を示す分流比によって
出力抵抗２２，２３に流れる電流の直流成分も変化し、
出力電圧の動作点も変化する。そこで、トランジスタ１
６と１７，２０と２１による差動対を第１図に示すよう
に接続し、定電流源１０と１１，１２と１３のそれぞれ
の組合せで電流値を相等しくなるように設定する。上記
のように接続することにより、出力抵抗２２と２３に流
れる電流の直流成分を一定に保持することができる。

以上のように第１図に示す回路により、利得を減少した
場合においても第３図の実線２９に示すように安定した
周波数特性が得られ、利得を変化しても出力電圧の動作
点は変化しない特徴を有する広帯域可変利得増幅回路が
得られる。

また、出力電圧として平衡形式（差動形式）は不要であ
る場合においては、第１図において２組の差動対が削除
できる。例えば、第１図においてトランジスタ１８から
２１により成る２組の差動対と出力抵抗２３，定電流源
１３を削除して、トランジスタ８のコレクタ端子を電源
電圧Ｖ_CC等の定電位点に接続し、出力端子６のみを用い
ても良い。

他の実施例を第５図に示す。第１図において入力信号電
圧を信号電流に変換する為の差動増幅回路の構成要素で
あった抵抗９と定電流源１０と１２は、第５図に示され
る抵抗９１と９２，定電流源を構成するトランジスタ１
０１にそれぞれ置き換えることが出来る。また、第１図
の定電流源１１と１３も、第５図に示されるような定電
流源を構成するトランジスタ１１１と１３１に置き換え
ることが出来るが、第５図の場合にはトランジスタ１１
１と１３１のコレクタ電流の和をトランジスタ１０１の
コレクタ電流と相等しくする必要がある。

ＩＣ化する場合には、トランジスタ１０１の、面積をト
ランジスタ１１１や１３１の面積の２倍にしたり、１０
１を１１１や１３１のペアトランジスタ２素子の並列接
続構成として、抵抗１０２を抵抗１１２や１３２のペア
抵抗２本の並列接続構成とすることは言うまでもない。

さらに精度向上する為には、トランジスタ１１３と１３
３を用いてトランジスタ１１１と１３１のコレクタ電位
を、トランジスタ１０１や第１図の定電流源１０や１２
を構成するトランジスタのコレクタ電位の動作点に相等
しくなるように設定する。これはトランジスタ１１１や
１３１のコレクタ電流がアーリー効果により設計値より
も増大することを防止する為の対策である。

上記対策は、本発明の回路をＩＣ化する場合、特に高周
波数素子を用いる際には有効である。

第６図には第１図をさらに簡略化した場合の実施例を示
す。出力電圧の動作点固定用にペアトランジスタ３１と
３２，３３と３４の２組と定電流源３０を用いている。
トランジスタ３３と３４によりトランジスタ３１のコレ
クタ電流は２分割されるので、定電流源３０の電流値は
定電流源１０か１２の２倍に等しく設定する（通常、定
電流源１０と１２の電流値は相等しい）。また、定電流
源１０と１２，抵抗９の構成を第５図に示す定電流源ト
ランジスタ１０１，抵抗９１と９２の構成とすることに
より、さらに回路を簡略化できる（その場合、定電流源
３０の電流値は定電流源トランジスタ１０１のコレクタ
電流値に相等しく設定する）。

以上、本発明の実施例をＮＰＮトランジスタ構成におい
て説明したが、ＰＮＰトランジスタやＦＥＴを用いても
本発明は構成できる。

〔発明の効果〕

本発明による可変利得増幅回路は、利得を大幅に変化さ
せても、その周波数特性や出力電圧の動作点を安定に維
持できるという利点がある。従って、本発明によれば、
低い電源電圧（例えば5.0Ｖ）においても動作し、多段
増幅回路の設計に有利であり、高周波用素子の使用によ
り広帯域可変利得増幅回路（例えば１００ＭHz以上）を
実現できるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図であり、第２図
は従来例を示す回路図、第３図は本発明と従来例の回路
の利得の周波数特性を示す特性図、第４図は他の従来例
を示す回路図、第５図、第６図はそれぞれ本発明の他の
実施例を示す回路図、である。符号の説明１，２……入力端子、３，４……利得制御端子、５，６
……出力端子、１４，１５……利得可変用トランジス
タ、１６，１７……動作点固定トランジスタ、１８，１
９……利得可変用トランジスタ、２２，２３……出力抵
抗

Claims

【特許請求の範囲】

【請求項１】対をなす二つのトランジスタの各エミッタ
を相互接続して一つ或いは二つの定電流源（以下、第１
の定電流源という）を接続し、前記二つのトランジスタ
の各コレクタには、共通の制御電圧によりそれぞれの分
流比が制御可能であるような二つの差動トランジスタ対
（以下、第１の差動対という）のうちの一方と他方をそ
れぞれ接続し、前記二つのトランジスタのベースとベー
スの間に入力信号を印加するようにした広帯域可変利得
増幅回路において、前記二つの第１の差動対の各々に、前記共通の制御電圧
によりそれぞれ制御される二つの差動トランジスタ対
（以下、第２の差動対という）のうちの一方と他方をそ
れぞれコレクタ同士の接続により接続し、前記二つの第
２の差動対の各々のエミッタ接続点にはそれぞれ第２の
定電流源を接続し、前記第２の定電流源により得られる
電流の和が、前記第１の定電流源により得られる電流の
和に等しくなるように、前記定電流源の電流値を設定し
たことを特徴とする広帯域可変利得増幅回路。
【請求項２】特許請求の範囲第１項記載の広帯域可変利
得増幅回路において、前記第１の差動対を１組とし出力
を不平衡形式で取り出すようにしたことを特徴とする広
帯域可変利得増幅回路。