JP5842512B2

JP5842512B2 - 利得可変増幅器

Info

Publication number: JP5842512B2
Application number: JP2011214575A
Authority: JP
Inventors: 暁翔陳; 隆史中村; 健二瀬戸; 義智近江
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2011-09-29
Filing date: 2011-09-29
Publication date: 2016-01-13
Anticipated expiration: 2031-09-29
Also published as: JP2013074607A

Description

本発明は、制御信号により利得を変えられる利得可変増幅器に関する。

利得可変増幅器ＶＧＡ（Variable Gain Amplifier）は、制御信号により利得を変えられる増幅器で、以前より広く利用されており、微小な入力信号を、増幅制御信号によって、出力信号を所望の出力レベルまで増幅できる。使用している電子装置としては、ＧＰＳ（Global Positioning System）受信機や、ＣＭＯＳ Image Sensorなどに、良く利用されている。その機能としては、入力信号強度が小さい時には増幅器の利得を高くすることによって高感度受信を可能にし、また、入力信号強度が大きい時には増幅器の利得を低くすることによって入力オーバーロードに対する耐性を高くする。その使用用途の例としてＧＰＳ受信機の場合を説明する。

ＧＰＳは、衛星を用いた測位システムの一つであって、今日、軍事用のみならず、民生用途にも、数多く使われ、われわれの生活には、身近な存在となっている。ＧＰＳの使用形態も、自動車に装着するカー・ナビから、携帯機器用まで、色々と発展しており、特に、携帯機器用のＧＰＳ受信機は、バッテリより電力供給するので、低消費電力化を実現するため、低い電源電圧、低消費電流で動作可能であることが、必須条件の一つとなっている。

図１１は、ＧＰＳ受信機の構成を説明する説明図で、（ａ）はＧＰＳ受信回路の構成例、（ｂ）は動作の説明図である。衛星より出射された電波をアンテナで受信し、高周波増幅部で受信した信号に対して初段の増幅を行う。発振器により内部で信号を発信し、初段で増幅した信号を周波数変換器により、周波数を減少した中間周波の信号とする。これを次段の中間周波数増幅部で増幅する。この増幅した信号は、まだ微小なアナログ信号である。このアナログ信号をＶＧＡ制御信号で制御し、ＶＧＡにより増幅する。すなわち、アナログ信号強度が小さい時には増幅器の利得を高くし、また、アナログ信号強度が大きい時には増幅器の利得を低くすることによって一定の大きさの出力を得ている。図（ｂ）は、アナログ信号が一定（ＶＧＡ入力値が一定）として、ＶＧＡ制御入力の可変範囲と、ＶＧＡ出力の変動範囲との関係を示している。このようにして、微小なアナログ信号をアナログ−ディジタル変換回路に入力できるレベルまで、増幅している。そして増幅された信号を、アナログ−ディジタル変換回路によりディジタル化し、ディジタル回路へ出力する。

図１２は、従来の利得可変増幅器ＶＧＡの例を示した説明図である。演算増幅器を用いた逆相増幅器であって、逆相入力端子に接続されているインピーダンスをＺ_１、入出力端子間に接続されているインピーダンスＺ_２をとすると、増幅率は、
Ａ＝−Ｚ_２／Ｚ_１
となる。ここで、図１２（ａ）では、インピーダンスとして抵抗素子を用い、図１２（ｂ）では、容量素子を用いている。共に、スイッチを備えた素子を、多数並列接続としている。ＶＧＡ制御信号によるスイッチのＯＮ、ＯＦＦにより、インピーダンスの値を変えることによって、増幅度を変える制御をしている（特許文献１、２）。

図１３は、従来の利得可変増幅器ＶＧＡの他の例を示した説明図である。差動増幅器を応用したギルバート回路であって、ＶＧＡ制御信号により、広範囲に利得を制御できるものである（特許文献３）。この回路は、電源と接地の間に定電流源用と、信号入力用と、ＶＧＡ制御信号入力用の３つのトランジスタと、負荷抵抗とが接続されている。

米国特許第７３５２２３８号明細書米国特許第７６９６８１９１３２号明細書米国特許第６２０１４４３号明細書

このような従来の利得可変増幅器では、携帯機器用に代表されるように、低消費電力が要求され、低電圧、低消費電流で使用される機器には適さない。図１３の回路では、電源と接地との間に抵抗素子とトランジスタ３個とが直列に接続されており、携帯機器で求められる低電源電圧では、対応が困難である。各トランジスタを動作させるためには、少なくとも閾値電圧Ｖｔｈ＝０．６〜０．７（Ｖ）以上の電圧を印加する必要がある。従って電源電圧は、１．８〜２．１（Ｖ）以上の電圧を必要とし、低電源で動作するのが困難である。図１２の回路では、スイッチのＯＮ、ＯＦＦで利得を変化させるので、離散値となり、利得を細かく、連続して変化したい場合、素子を増加させることになり、対応が困難である。

本発明の利得可変増幅器は、上記問題点に鑑みなされたもので、従来の増幅器に比べ低電圧、低消費電力で動作が可能であり、連続して利得を変えられ、入力が変動しても安定して一定の出力が得られる利得可変増幅器を提供することを課題とする。

図２は、基本的な増幅回路を示した説明図である。図で示すように増幅回路は、信号の入力される駆動素子Ｍと、負荷抵抗ＲＬとが電源Ｖｄｄと接地Ｖｓｓ間に接続され、駆動素子Ｍと負荷抵抗ＲＬとの間から出力される。駆動素子Ｍは、飽和状態になるようにバイアスが印加されている。入力電圧Ｖｉｎと出力電圧Ｖｏｕｔと負荷抵抗ＲＬに流れる電流Ｉとの関係は、
Ｖｏｕｔ＝Ｖｄｄ−Ｉ＊ＲＬ（１）
であり、駆動素子の飽和状態でのトランスコンダクタンスをｇｍとすれば、
Ｉ＝ｇｍ＊Ｖｉｎ（２）
したがって増幅器の利得Ａは、
Ａ＝−ｇｍ＊ＲＬ（３）
となる。利得を変えたい場合は、一般には、ｇｍやＲＬを変えることになる。しかし、変動する入力を増幅し、安定して一定の出力を得るために、ｇｍやＲＬの値を変えて制御することは出来ない。一方、式（１）に着目すると、電流Ｉを変えることによって、利得を変えることが出来る。本発明は、この点に着目し、電流Ｉを制御することによって利得を変え、電源Ｖｄｄと接地Ｖｓｓ間に接続される素子を減らし、利得を連続して変えられ、入力が変動しても増幅した出力を一定の大きさにすることができる、利得可変増幅回路を発明したものである。

本発明の請求項１の発明は、
制御信号によって利得を可変する利得可変増幅器において、ソースが接地され、飽和状態にバイアスされ信号を入力する入力用ＭＯＳトランジスタと、一端が電源に接続された第１の負荷抵抗と、入力用ＭＯＳトランジスタと第１の負荷抵抗との間に接続され、第１の制御信号が入力される第１の制御用ＭＯＳトランジスタと、一端が電源に接続された第２の負荷抵抗と、入力用ＭＯＳトランジスタと第２の負荷抵抗との間に接続され、第２の制御信号が入力される第２の制御用ＭＯＳトランジスタと、を備え、第１の負荷抵抗より増幅された信号を出力し、第１の制御用ＭＯＳトランジスタと第２の制御用ＭＯＳトランジスタとで第１の負荷抵抗の電流を制御して利得を可変とすることを特徴とする利得可変増幅器としたものである。

本発明の請求項２の発明は、
ソースが接地され、飽和状態にバイアスされる定電流源ＭＯＳトランジスタと、定電流
源ＭＯＳトランジスタと第１の負荷抵抗との間に接続され、第２の制御信号が入力される
第３の制御用ＭＯＳトランジスタと、定電流源ＭＯＳトランジスタと第２の負荷抵抗との
間に接続され、第１の制御信号が入力される第４の制御用ＭＯＳトランジスタと、を備え
、第３の制御用ＭＯＳトランジスタと、第４の制御用ＭＯＳトランジスタとで、第１の負
荷抵抗の直流電流を制御して定電流とし、第１の制御用ＭＯＳトランジスタと、第２の制
御用ＭＯＳトランジスタとで、第１の負荷抵抗の交流電流を制御して利得を可変とするこ
とを特徴とする請求項３に記載の利得可変増幅器としたものである。

本発明の請求項３の発明は、
請求項１〜２のいずれか１項に記載の利得可変増幅器を複数接続した多段利得可変増幅器であって、初段の信号入力用のＭＯＳトランジスタに信号を入力し、前段の増幅された信号を次段の信号入力用のＭＯＳトランジスタに入力し、制御用ＭＯＳトランジスタにそれぞれ制御用信号を入力したことを特徴とする多段利得可変増幅器としたものである。

本発明の利得可変増幅器は、駆動素子と、負荷抵抗とでなり、駆動素子と負荷抵抗の間に、負荷抵抗の電流を制御し、利得を可変する制御素子を備えているので、従来の増幅器に比べ低電圧、低消費電力で動作が可能であり、連続して利得を変えられ、入力が変動しても安定して増幅し、一定の大きさの出力が得られる利得可変増幅器とすることができる。

本発明の利得可変増幅器の第二の参考実施形態を示す説明図である。基本的な従来の増幅回路を示した説明図である。本発明の第一の実施形態を示す説明図である。本発明の第二の実施形態の例を示した説明図である。本発明の第二の実施形態と第一の実施形態の関係を示した説明図である。本発明の第二の実施形態で、利得に対する各電圧の変化を模式的に示した説明図である。本発明の第三の実施形態の説明図である。本発明の第三の実施形態のシミュレーション結果の一例で、制御電位−利得特性を示した説明図である。本実施形態の多段利得可変増幅器の交流シミュレーション結果の一例である。本発明の第三の実施形態の多段利得可変増幅器の各動作条件における消費電流のシミュレーション結果の一例である。ＧＰＳ受信機の構成を説明する説明図で、（ａ）はＧＰＳ受信回路の構成例、（ｂ）は動作の説明図である。従来の利得可変増幅器ＶＧＡの例を示した説明図である。従来の利得可変増幅器ＶＧＡの他の例を示した説明図である。

以下本発明を実施するための形態につき説明する。
本発明の利得可変増幅器の第一の参考実施形態は、制御信号によって利得を可変する利得可変増幅器であることを前提とし、信号を入力する駆動素子と、電源に接続された負荷抵抗とを有し、駆動素子と負荷抵抗の間に、負荷抵抗の電流を制御することによって、利得を可変する制御素子を備えている。

第一の参考実施形態を、各素子で回路を構成したのが、第二の参考実施形態である。図１は、本発明の利得可変増幅器の第二の参考実施形態を示す説明図である。本形態の利得可変増幅器は、制御信号によって利得を可変する利得可変増幅器を前提とする。ソースが接地Ｖｓｓに接続され、飽和状態にバイアスされ信号を入力する入力用ＭＯＳトランジスタＭ３と、一端が電源Ｖｄｄに接続された負荷抵抗ＲＬと、入力用ＭＯＳトランジスタＭ３と負荷抵抗ＲＬとの間に接続され、制御信号（ＶＧＡ制御）により負荷抵抗ＲＬに流れる電流を制御することによって増幅回路の利得を制御する制御素子Ｍ１と、を備えている。出力は、負荷抵抗ＲＬ端より得られる。入力用ＭＯＳトランジスタＭ３のゲートには、信号（ＶＧＡ入力）を、カップリングコンデンサＣｃを経由して入力する。さらに抵抗Ｒｂを経由して飽和状態にバイアスするための電圧Ｖｂｉａｓを入力する。また、一端が接地されたコンデンサＣｂを接続して、雑音等の交流成分をゲート入力から除去している。

第二の参考実施形態では、入力用ＭＯＳトランジスタＭ３のドレインにソースが接続され、ドレインが負荷抵抗ＲＬの他端に接続され、制御信号（ＶＧＡ制御）が入力される制御用ＭＯＳトランジスタＭ１を備えている。これにより、制御信号（ＶＧＡ制御）で、負荷抵抗ＲＬの電流を制御することができ、利得Ａを連続して変えられる。そして、電源と接地間には、負荷抵抗ＲＬと、制御用ＭＯＳトランジスタＭ１、入力用ＭＯＳトランジスタＭ３との２つの素子のみが接続されており、第一の実施形態と同様にして従来の増幅器に比べ低電圧、低消費電力で動作が可能であり、連続して利得を変えられ、入力が変動しても安定して一定の出力が得られる利得可変増幅器とすることができる。

しかし、第二の参考実施形態では、制御信号が入力される制御用ＭＯＳトランジスタＭ１での制御では、飽和状態で電流を制御する場合、制御信号によって負荷抵抗の電流を変化させる割合が少ない。したがって制御範囲が限られたものとなる。このような欠点を補うのが、第一の実施形態である。

図３は、本発明の第一の実施形態を示す説明図である。図３において、本利得可変増幅器は、制御信号によって利得を可変する利得可変増幅器を前提とする。ソースが接地Ｖｓｓに接続され、飽和状態にバイアスされ信号（ＶＧＡ入力）を入力する入力用ＭＯＳトランジスタＭ３と、一端が電源Ｖｄｄに接続された第１の負荷抵抗ＲＬと、入力用ＭＯＳトランジスタＭ３と第１の負荷抵抗ＲＬとの間に接続され、第１の制御信号（ＶＧＡ制御＋）が入力される第一の制御用ＭＯＳトランジスタＭ１と、一端が電源Ｖｄｄに接続された第２の負荷抵抗ＲＬ´と、入力用ＭＯＳトランジスタＭ３と第２の負荷抵抗ＲＬ´との間に接続され、第２の制御信号（ＶＧＡ制御−）が入力される第２の制御用ＭＯＳトランジスタＭ２と、を備えている。そして、第１の負荷抵抗ＲＬより、増幅された信号を出力し、第１の制御用ＭＯＳトランジスタＭ１と第２の制御用ＭＯＳトランジスタＭ２とで第１の負荷抵抗ＲＬの電流を制御して利得を可変としている。

図で、第１の制御用ＭＯＳトランジスタＭ１を流れる電流をＩ１、第２の制御用ＭＯＳトランジスタＭ２を流れる電流をＩ２、入力用ＭＯＳトランジスタＭ３を流れる電流をＩｂ、とすると、
Ｉｂ＝Ｉ１＋Ｉ２
となる。Ｉｂは、バイアス電圧とＶＧＡ入力とが合成され、入力用ＭＯＳトランジスタＭ３で増幅された電流である。第１、第２の制御用ＭＯＳトランジスタＭ１、制御用ＭＯＳトランジスタＭ２のゲート電圧に入力するＶＧＡ制御＋、ＶＧＡ制御−により、電流Ｉ１、Ｉ２を制御できる。したがって、第１の負荷抵抗に流れる電流を制御し、利得を可変することが出来る。

本実施形態では、第二の参考実施形態に比べ制御できる交流電流の範囲を大きくすることが出来る。しかし、ＶＧＡ制御によりＶＧＡ制御＋の電圧が低くなり電流Ｉ１が小さくなると、負荷抵抗ＲＬ端子の電圧が電源電圧Ｖｄｄに近づき、トランジスタＭ１の飽和状態が保てなくなる。そして、特性が非線形となり出力波形が歪んでくる。したがって本例では、ＶＧＡ入力の信号、制御信号の大きさを制限して実施する必要がある。

本発明の第二の実施形態は、これに対し、第一の実施形態の欠点を解消したものである。本実施形態では、負荷抵抗に流れる電流のうち、直流分は変化させず、交流分のみを変化させ、利得を可変とするものである。

図４は、第二の実施形態の例を示した説明図である。本実施形態では、第一の実施形態の利得可変増幅器に対し、ソースが接地され、飽和状態にバイアスされる定電流源ＭＯＳトランジスタＭ３ｂと、定電流源ＭＯＳトランジスタＭ３ｂと第１の負荷抵抗ＲＬとの間に接続され、第２の制御信号（ＶＧＡ制御−）が入力される第３の制御用ＭＯＳトランジスタＭ１ｂと、定電流源ＭＯＳトランジスタＭ３ｂと第２の負荷抵抗ＲＬ´との間に接続され、第１の制御信号（ＶＧＡ制御＋）が入力される第４の制御用ＭＯＳトランジスタＭ２ｂと、を追加したものである。そして、第３の制御用ＭＯＳトランジスタＭ１ｂと、第４の制御用ＭＯＳトランジスタＭ２ｂとで、第１の負荷抵抗ＲＬの直流電流を制御して定電流とし、第１の制御用ＭＯＳトランジスタＭ１と、第２の制御用ＭＯＳトランジスタＭ２とで、第１の負荷抵抗ＲＬの交流電流を制御して利得を可変とするものである。

本実施形態の回路は、図５に示すように、第一の実施形態の回路に、第３の制御用ＭＯＳトランジスタＭ１ｂと、第４の制御用ＭＯＳトランジスタＭ２ｂと、それに接続した定電流源を設けた回路を追加したものである。

第３の制御用ＭＯＳトランジスタＭ１ｂに流れる電流をＩ１ｂ、第４の制御用ＭＯＳトランジスタＭ２ｂに流れる電流をＩ２ｂ、定電流ＭＯＳトランジスタＭ３ｂに流れる電流をＩｂ２とする。

各負荷抵抗に流れる電流は、
ＲＬに流れる電流＝Ｉ１＋Ｉ１ｂ
ＲＬ´に流れる電流＝Ｉ２＋Ｉ２ｂ
となる。

また、各制御素子の制御信号は、それぞれ
Ｍ１の制御信号＝ＶＧＡ制御＋、
Ｍ１ｂの制御信号＝ＶＧＡ制御−、
Ｍ２の制御信号＝ＶＧＡ制御−、
Ｍ２ｂの制御信号＝ＶＧＡ制御＋
であるから、Ｉ１とＩ１ｂ、Ｉ２とＩ２ｂが、それぞれ制御信号の組み合わせが同じものとなる。

一方、各制御素子に流れる電流は、
Ｉ１＋Ｉ２＝Ｉｂ１
Ｉ１ｂ＋Ｉ２ｂ＝Ｉｂ２
となるので、Ｉｂ１＝Ｉｂ２＝Ｉｂのように設定した場合、
ＲＬに流れる電流＝Ｉ１＋Ｉ１ｂ＝Ｉｂ
ＲＬ´に流れる電流＝Ｉ２＋Ｉ２ｂ＝Ｉｂ
となる。したがってＶＧＡ制御に依らず、ＲＬ、ＲＬ´に流れる電流は常に一定となる。そして、ＶＧＡ入力の信号は入力用ＭＯＳトランジスタＭ３のみに入力され、増幅された交流電流が、第１の制御用ＭＯＳトランジスタＭ１と第２の制御用ＭＯＳトランジスタＭ２とに流れる。そして、定電流ＭＯＳトランジスタＭ３ｂに接続された、第３の制御用ＭＯＳトランジスタＭ１ｂと、第４の制御用ＭＯＳトランジスタＭ２ｂとでＲＬ、ＲＬ´に流れる直流電流は一定であって、この交流電流に対し、制御信号で制御された利得でＶＧＡ出力として出力される。このようにして、バイアスは変動せず、交流電流のみを制御することからひずみに対する耐性が向上し、ＶＧＡ入力の信号や制御信号の大きさを幅広くとれる。

このようにして、ＶＧＡ制御電位が変動した際、第二の実施形態の出力ＤＣ電位は、常に一定レベルとなる。図６は、本実施形態で、利得に対する各電圧の変化を模式的に示した説明図である。図で、電源ＶｄｄおよびＶＧＡ制御−は一定の電圧とし、ＶＧＡ制御＋を減少する変化としている。

図７は、本発明の第三の実施形態の説明図である。本実施形態の利得可変増幅器は、第一〜第二の実施形態のいずれかの利得可変増幅器を複数接続した多段利得可変増幅器であって、初段の信号入力用のＭＯＳトランジスタに信号を入力し、前段の増幅された信号を次段の信号入力用のＭＯＳトランジスタに入力し、制御用ＭＯＳトランジスタにそれぞれ制御用信号を入力した多段利得可変増幅器としたものである。

図７では、反転増幅器によるバッファを経由したＶＧＡ制御信号（ＶＧＡ制御＋）と、電源電圧の半分の値としたＶＧＡ制御信号（ＶＧＡ制御−）とを入力し、信号入力用のＭＯＳトランジスタのバイアスとしてＶｂｉａｓ＝ＭＯＳトランジスタの閾値電圧＋Δｖ（微小な、信号を入力しても飽和状態として利用できるような電圧）として、例示している。また、利得可変増幅器は、第二の実施形態で例示したものを用いた、５段利得可変増幅器としている。

図８は、この第三の実施形態のシミュレーション結果の一例の説明図で、シミュレーションした結果の制御電位−利得特性である。一般的な仕様の動作境界条件で、与えられたVGA制御電位の可変範囲内で、所望した電圧利得が得られることを示している。なお、最良条件（best条件）、最悪条件（worst条件）、センター条件（typ条件）をパラメタとしている。

図９は、本実施形態の多段利得可変増幅器の交流シミュレーション結果の一例である。図で、ＶＧＡ入力の交流電圧の大きさを、２、３８．５、７０、１００（ｍＶ）と変化し、それぞれのＶＧＡ入力に対し、ＶＧＡ制御の大きさを、４１０、５８０、６１０、６２５（ｍＶ）として、一定の直流電圧としている。この結果、ＶＧＡ出力として、大きさが２４０（ｍＶ）と、一定の交流電圧が得られている。すなわち、ＶＧＡ入力信号の変動範囲内で、所望のＶＧＡ出力振幅を得られる上に、出力信号のひずみが小さく、次段のＡＤＣ（アナログ−ディジタル変換）回路の要求を満足している。

図１０は、本実施形態の多段利得可変増幅器の各動作条件における消費電流を示し、最良条件（best条件）、最悪条件（worst条件）、センター条件（typ条件）をパラメタとしている。センター条件の場合、全体で、消費電流≒４００μＡで、第二の実施形態の利得可変増幅器一個当たり、消費電流≒６５μＡとなる。

以上実施形態で説明したように、本発明の利得可変増幅器は、電源と接地間には、負荷抵抗、制御用ＭＯＳトランジスタ、入力用ＭＯＳトランジスタＭ３とが接続されており、従来の回路に比べ、低電圧で動作でき、また連続して利得を変えられる利得可変増幅器とすることができる。

Claims

制御信号によって利得を可変する利得可変増幅器において、ソースが接地され、飽和状態にバイアスされ信号を入力する入力用ＭＯＳトランジスタと、一端が電源に接続された第１の負荷抵抗と、入力用ＭＯＳトランジスタと第１の負荷抵抗との間に接続され、第１の制御信号が入力される第１の制御用ＭＯＳトランジスタと、一端が電源に接続された第２の負荷抵抗と、入力用ＭＯＳトランジスタと第２の負荷抵抗との間に接続され、第２の制御信号が入力される第２の制御用ＭＯＳトランジスタと、を備え、第１の負荷抵抗より増幅された信号を出力し、第１の制御用ＭＯＳトランジスタと第２の制御用ＭＯＳトランジスタとで第１の負荷抵抗の電流を制御して利得を可変とすることを特徴とする利得可変増幅器。
ソースが接地され、飽和状態にバイアスされる定電流源ＭＯＳトランジスタと、定電流源ＭＯＳトランジスタと第１の負荷抵抗との間に接続され、第２の制御信号が入力される第３の制御用ＭＯＳトランジスタと、定電流源ＭＯＳトランジスタと第２の負荷抵抗との間に接続され、第１の制御信号が入力される第４の制御用ＭＯＳトランジスタと、を備え、第３の制御用ＭＯＳトランジスタと、第４の制御用ＭＯＳトランジスタとで、第１の負荷抵抗の直流電流を制御して定電流とし、第１の制御用ＭＯＳトランジスタと、第２の制御用ＭＯＳトランジスタとで、第１の負荷抵抗の交流電流を制御して利得を可変とすることを特徴とする請求項１に記載の利得可変増幅器。
請求項１〜２のいずれか１項に記載の利得可変増幅器を複数接続した多段利得可変増幅器であって、初段の信号入力用のＭＯＳトランジスタに信号を入力し、前段の増幅された信号を次段の信号入力用のＭＯＳトランジスタに入力し、制御用ＭＯＳトランジスタにそれぞれ制御用信号を入力したことを特徴とする多段利得可変増幅器。