CN117395113B - 信号解调电路、芯片和电子设备 - Google Patents

信号解调电路、芯片和电子设备 Download PDF

Info

Publication number
CN117395113B
CN117395113B CN202311711079.4A CN202311711079A CN117395113B CN 117395113 B CN117395113 B CN 117395113B CN 202311711079 A CN202311711079 A CN 202311711079A CN 117395113 B CN117395113 B CN 117395113B
Authority
CN
China
Prior art keywords
module
signal
mos tube
differential amplifier
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311711079.4A
Other languages
English (en)
Other versions
CN117395113A (zh
Inventor
罗庚
施宇迪
杨志斌
王晨皓
虞少平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Geoforcechip Technology Co Ltd
Original Assignee
Zhejiang Geoforcechip Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Geoforcechip Technology Co Ltd filed Critical Zhejiang Geoforcechip Technology Co Ltd
Priority to CN202311711079.4A priority Critical patent/CN117395113B/zh
Publication of CN117395113A publication Critical patent/CN117395113A/zh
Application granted granted Critical
Publication of CN117395113B publication Critical patent/CN117395113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本申请提供一种信号解调电路、芯片和电子设备，涉及电子电路技术领域。信号解调电路包括：信号转换模块、全差分放大模块和比较模块，所述全差分放大模块包括第一级全差分放大器和第二级全差分放大器；所述信号转换模块的输入端连接待解调信号，所述信号转换模块的输出端连接所述第一级全差分放大器的输入端；所述第一级全差分放大器的输出端连接所述第二级全差分放大器的输入端，所述第二级全差分放大器的输出端连接所述比较模块的输入端。本申请可以将单端信号转换为全差分信号，减少信号噪声和偶次谐波的影响，提高信号解调的成功率。

Description

信号解调电路、芯片和电子设备
技术领域
本申请涉及电子电路技术领域，特别是涉及一种信号解调电路、芯片和电子设备。
背景技术
在无线充电应用中，基波信号需要加载在载波信号中进行传输，再解调出基波信号，解调的方法包括幅移键控（frequency shift keying，ASK）方法，ASK解调可以去除调幅波的包络线，以实现解调的目的。
然而在对基波信号进行解调时，其中含有较高噪底成分，解调的精度与放大器的噪声容限息息相关，在运放中产生的噪声也将被加载到信号中，容易造成ASK解调的误翻转，另外，相关技术中的解调电路中采用单端放大器，未考虑偶次谐波对解调的影响，因此，亟需一种新的电路以解决放大器噪声和偶次谐波造成解调失败的问题。
发明内容
有鉴于此，本申请的目的在于提出一种信号解调电路、芯片和电子设备，本申请能够针对性的解决现有解调电路易出现解调失败的问题。
基于上述目的，第一方面，本申请提出了一种信号解调电路，包括：信号转换模块、全差分放大模块和比较模块，所述全差分放大模块包括第一级全差分放大器和第二级全差分放大器；
所述信号转换模块的输入端连接待解调信号，所述信号转换模块的输出端连接所述第一级全差分放大器的输入端；所述第一级全差分放大器的输出端连接所述第二级全差分放大器的输入端，所述第二级全差分放大器的输出端连接所述比较模块的输入端；
其中，所述信号转换模块用于为所述全差分放大模块提供差模信号和共模信号；所述全差分放大模块和所述比较模块用于对所述待解调信号进行放大和解调，通过所述比较模块的输出端输出解调后的信号。
可选地，所述信号转换模块包括电流源模块、开关管、第一电阻、第一可调电阻和第一MOS管；
所述开关管的第一端连接所述待解调信号，所述开关管的第二端连接使能信号，所述开关管的第三端连接所述第一电阻的一端，所述第一电阻的另一端连接所述第一可调电阻的一端；所述第一MOS管的栅极与漏极相连，所述第一可调电阻的另一端连接所述第一MOS管的漏极和所述电流源模块，所述第一MOS管的源极接地；
所述第一可调电阻的一端和所述第一MOS管的栅极分别连接所述第一级全差分放大器。
可选地，所述第一可调电阻的一端通过第一滤波模块连接至所述第一级全差分放大器，并输出第一信号；
所述第一MOS管的栅极通过第二滤波模块连接至所述第一级全差分放大器，并输出第二信号。
可选地，所述第一级全差分放大器包括：第一信号放大模块、第二信号放大模块、第一偏置模块和第一反馈模块；
所述第一信号放大模块的输入端连接第一滤波模块，所述第一信号放大模块的输出端连接所述第二级全差分放大器的第一输入端；
所述第二信号放大模块的输入端连接第二滤波模块，所述第二信号放大模块的输出端连接所述第二级全差分放大器的第二输入端；
所述第一偏置模块的输入端连接电流源模块，所述第一偏置模块用于为所述第一信号放大模块、第二信号放大模块和第一反馈模块提供偏置电压；
所述第一反馈模块连接所述第一信号放大模块和第二信号放大模块，用于调节所述第一信号放大模块和所述第二信号放大模块的电压增益。
可选地，所述第一信号放大模块包括第二MOS管，所述第二信号放大模块包括第三MOS管，所述第一反馈模块包括第四MOS管、第五MOS管、第一电容和第二电容；
所述第二MOS管的栅极连接第一信号放大模块的输入端，所述第二MOS管的漏极连接所述第四MOS管的栅极，所述第四MOS管的漏极连接所述第一偏置模块，所述第四MOS管的源极接地；
所述第三MOS管的栅极连接第二信号放大模块的输入端，所述第三MOS管的漏极连接所述第五MOS管的栅极，所述第五MOS管的漏极连接所述第一偏置模块，所述第五MOS管的源极接地；
所述第一电容的第一端连接所述第二MOS管的漏极，所述第二电容的第一端连接所述第三MOS管的漏极，所述第一电容的第二端和所述第二电容的第二端连接电流源模块。
可选地，所述第二级全差分放大器包括双输入MOS对管结构和第二可调电阻，所述双输入MOS对管结构包括第六MOS管和第七MOS管组成的第一输入对管，以及第八MOS管和第九MOS管组成的第二输入对管；
其中，所述第六MOS管的栅极连接所述第二级全差分放大器的第一输入端，所述第七MOS管的栅极连接第二级全差分放大器的第二输入端，所述第六MOS管的源极和所述第七MOS管的源极连接，所述第六MOS管的漏极连接所述第二级全差分放大器的第一输出端，所述第七MOS管的漏极连接所述第二级全差分放大器的第二输出端；
所述第八MOS管的栅极接地，所述第九MOS管的栅极连接所述第二可调电阻。
可选地，所述比较模块包括比较器和第二反馈模块，所述比较器的第一端连接第二级全差分放大器的第一输出端，所述比较器的第二端连接第二级全差分放大器的第二输出端；
所述比较器的输出端连接所述第二反馈模块，所述第二反馈模块通过反馈节点连接所述第二级全差分放大器。
可选地，所述第二级全差分放大器包括第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管；
所述第二反馈模块的第一反馈节点连接所述第十MOS管的栅极和第十一MOS管的栅极，所述第十MOS管的漏极连接第八MOS管的漏极，所述第十MOS管的源极连接所述第二级全差分放大器的第一输出端；所述第十一MOS管的漏极连接第九MOS管的漏极，所述第十一MOS管的源极连接所述第二级全差分放大器的第二输出端；
所述第二反馈模块的第二反馈节点连接所述第十二MOS管的栅极和第十三MOS管的栅极，所述第十二MOS管的源极连接所述第二级全差分放大器的第一输出端，所述第十二MOS管的漏极连接所述第九MOS管的漏极；所述第十三MOS管的源极连接所述第二级全差分放大器的第二输出端，所述第十三MOS管的漏极连接所述第八MOS管的漏极。
第二方面，还提供了一种芯片，所述芯片包括第一方面中任一项所述的信号解调电路。
第三方面，还提供了一种电子设备，包括第一方面中任一项所述的信号解调电路。
总的来说，本申请至少存在以下有益效果：
本实施例提供的信号解调电路，采用全差分运放的电路结构，信号解调电路包括信号转换模块、全差分放大模块和比较模块，全差分放大模块又包括第一级全差分放大器和第二级全差分放大器，通过信号转换模块将单端信号转换为全差分信号，具有抑制噪声的效果，通过第一级全差分放大器和第二级全差分放大器可有效减少偶次谐波带来的影响，进而提高电压电流信号解调场景中的信号解调成功率。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本申请公开的一些实施方式，而不应将其视为是对本申请范围的限制。
图1示出本申请实施例所提供的信号解调电路的结构示意图；
图2示出本申请实施例所提供的信号转换模块的结构示意图；
图3示出本申请实施例所提供的第一级全差分放大器的结构示意图；
图4示出本申请实施例所提供的第二级全差分放大器和比较模块的结构示意图；
图5示出本申请实施例所提供的一种芯片的结构示意图；
图6示出本申请实施例所提供的一种电子设备的结构示意图。
具体实施方式
下面将结合附图对本申请技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本申请的技术方案，因此只作为示例，而不能以此来限制本申请的保护范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同；本文中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。
在本申请实施例的描述中，技术术语“第一”“第二”等仅用于区别不同对象，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量、特定顺序或主次关系。在本申请实施例的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
在本申请实施例的描述中，术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
在本申请实施例的描述中，术语“多个”指的是两个以上（包括两个），同理，“多组”指的是两组以上（包括两组），“多片”指的是两片以上（包括两片）。
在本申请实施例的描述中，技术术语“中心”“纵向”“横向”“长度”“宽度”“厚度”“上”“下”“前”“后”“左”“右”“竖直”“水平”“顶”“底”“内”“外”“顺时针”“逆时针”“轴向”“径向”“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。
在本申请实施例的描述中，除非另有明确的规定和限定，技术术语“安装”“相连”“连接”“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；也可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例中的具体含义。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
实施例一
图1示出本申请实施例所提供的信号解调电路的结构示意图。如图1所示，本申请的实施例中，信号解调电路01包括：信号转换模块10、全差分放大模块20和比较模块30，所述全差分放大模块20包括第一级全差分放大器21和第二级全差分放大器22。
信号转换模块10的输入端连接待解调信号，信号转换模块10的输出端连接第一级全差分放大器21的输入端，第一级全差分放大器21的输出端连接，第二级全差分放大器22的输入端，第二级全差分放大器22的输出端连接比较模块30的输入端。其中，信号转换模块10用于为全差分放大模块20提供差模信号和共模信号，全差分放大模块20和比较模块30用于对待解调信号进行放大和解调，通过比较模块30的输出端输出解调后的信号。
本实施例中，信号转换模块为单端输入，待解调信为单端信号，信号转换模块可以将单端信号转换为全差分信号，再进行放大和解调，可以实现对单端信号的解调，且信号转换模块可以实现对信号的过滤，另外，本实施例采用全差分放大模块可以减少偶次谐波对解调的影响，提高解调成功率。
本实施例中全差分放大模块包括两级全差分大器可以实现电压电流解调，满足电压电流ASK信号解调需求。
图2示出本申请实施例所提供的信号转换模块的结构示意图。如图2所示，信号转换模块10包括电流源模块11、开关管NM5、第一电阻R2、第一可调电阻R3和第一MOS管NM4。
开关管NM5的第一端连接待解调信号VIN，开关管NM5的第二端连接使能信号ID_EN，开关管NM5的第三端连接第一电阻R2的一端，第一电阻R2的另一端连接第一可调电阻R3的一端，第一MOS管NM4的栅极与漏极相连，第一可调电阻R3的另一端连接第一MOS管NM4的漏极和电流源模块11，第一MOS管NM4的源极接地。第一可调电阻R3的一端和第一MOS管NM4的栅极分别连接第一级全差分放大器21。
使能信号ID_EN用于控制开关管NM5的导通与关断以使信号转换模块接入待解调信号VIN，第一电阻R2具有限流的作用，NM4管的Vgs可以为全差分放大模块提供共模信号，第一可调电阻R3的一端和第一MOS管NM4的栅极分别连接第一级全差分放大器21两个不同的端口，可为全差分放大模块20提供差模信号，如图2所示，信号转换模块通过两个端口分别向第一级全差分放大器21输出信号IDP和IDN。
本实施例中，通过对第一可调电阻R3阻值的修调可调节给入放大器差模信号的幅值，控制输入信号的摆幅，以使第一级全差分放大器21具有预设的线性度。
如图2所示，本实施例中的电流源模块11可基于输入的电压VDD产生电流源I0为全差分放大模块提供不同的偏置电压。例如，电流源模块11可提供偏置电压信号VBP、VBPC、VBN和VBNC。
如图2所示，电流源模块11包括电阻R0和R1，MOS管NM0、NM1、NM2、NM3、PM0、PM1、PM2、PM3，其中，NM0、NM1、NM2、NM3形成电流镜结构，PM0、PM1、PM2、PM3形成电流镜结构，NM0的栅极和NM3的栅极连接并连接R0的一端，进而提供偏置电压VBNC，NM1的栅极和NM2的栅极连接并连接R0的另一端，进而提供偏置电压VBN。NM3的漏极连接R1的一端，R1的一端连接PM2和PM3的栅极，以提供偏置电压VBPC，R1的另一端连接PM0和PM1的栅极，以提供偏置电压VBP。
本实施例的信号转换模块可以提供差模信号和共模信号，其中，共模信号可通过恒流源I0给NM4管供电，NM4管产生一个相对稳定的Vgs作为第一级全差分放大器的共模信号。差模信号加载在R3的两端，但是差模信号中含有较高的噪底成分，所以本申请实施例中，第一可调电阻的一端通过第一滤波模块连接至第一级全差分放大器，并输出第一信号IDP。第一MOS管的栅极通过第二滤波模块连接至第一级全差分放大器21，并输出第二信号IDN。如此，可以去除差模信号中的噪声。
本实施例中，第一滤波模块和第二滤波模块为低通滤波器，如图2所示，第一滤波模块包括R5、C0，滤除高频杂波后输出到IDP，第二滤波模块包括R4、C1，滤除高频杂波后输出到IDN。
图3示出本申请实施例所提供的第一级全差分放大器的结构示意图。如图3所示，第一级全差分放大器21包括：第一信号放大模块211、第二信号放大模块212、第一偏置模块213和第一反馈模块214。第一信号放大模块211的输入端连接第一滤波模块，即第一信号放大模块连接IDP，第一信号放大模块211的输出端连接第二级全差分放大器的第一输入端，输出信号ODN至第二级全差分放大器22。第二信号放大模块212的输入端连接第二滤波模块，即第二信号放大模块连接IDN，第二信号放大模块212的输出端连接第二级全差分放大器22的第二输入端。输出信号ODP至第二级全差分放大器22。如此，可以实现信号转换模块、第一级全差分放大器和第二级全差分放大器的依次连接，形成信号放大通路，第一级全差分放大器可实现电压放大，第二级全差分放大器可实现电流放大。
如图3所示，第一信号放大模块211包括MOS管PM4、PM5、PM6、PM7、PM16和NM6，PM16的栅极为第一信号放大模块211的输入端，PM16的源极连接第一偏置模块213，PM16的漏极连接NM6的栅极，NM6的漏极连接PM7的漏极，PM4的源极和PM5的源极连接电源VDD，PM4的漏极连接PM6的源极，PM4的栅极和PM5的栅极连接，PM6的栅极和PM7的栅极连接，PM5的漏极连接PM7的源极，PM6的漏极连接第一信号放大模块211的输出端，输出一级放大的信号ODN。
如图3所示，第二信号放大模块2121包括MOS管PM18、PM19、PM20、PM21、PM17和NM11，PM17的栅极为第二信号放大模块212的输入端，PM17的源极连接第一偏置模块213，PM17的漏极连接NM11的栅极，NM11的漏极连接PM20的漏极，PM20的源极连接PM18的漏极，PM19的源极和PM18的源极连接电源VDD，PM18的栅极和PM19的栅极连接，PM19的漏极连接PM21的源极，PM20的栅极和PM21的栅极连接， PM21的漏极连接第二信号放大模块212的输出端，输出一级放大的信号ODP。
本实施例中，第一偏置模块213的输入端连接电流源模块，第一偏置模块用于为第一信号放大模块、第二信号放大模块和第一反馈模块提供偏置电压。
如图3所示，第一偏置模块213包括尾电流镜管PM8、PM9、PM10、PM11和Cascode管PM13、PM14，其中，偏置电压VBP连接PM8的栅极和PM11的栅极，偏置电压VBPC连接PM13的栅极和PM14的栅极。
其中，第一反馈模块214连接第一偏置模块213，为了提高第一反馈模块214的稳定性，本实施例增加MOS补偿电容PM12和PM15。PM12的栅极连接PM8和PM9的栅极，PM15的栅极连接PM10和PM11的栅极，PM12的源极和漏极，以及PM15的源极和漏极均连接第一反馈模块214。
本实施例中，第一反馈模块214连接第一信号放大模块211和第二信号放大模块212，用于调节第一信号放大模块211和第二信号放大模块212的电压增益。
第一信号放大模块211包括第二MOS管PM16，第二信号放大模块212包括第三MOS管PM17，第一反馈模块包括第四MOS管NM8、第五MOS管NM9、第一电容C3和第二电容C4。
第二MOS管PM16的栅极连接第一信号放大模块的输入端，即连接信号IDP，第二MOS管PM16的漏极连接第四MOS管NM8的栅极，第四MOS管NM8的漏极连接第一偏置模块213，第四MOS管NM8的源极接地。如此，PM16和NM8形成反馈回路。
第三MOS管PM17的栅极连接第二信号放大模块的输入端，即连接信号IDN，第三MOS管PM17的漏极连接第五MOS管NM9的栅极，第五MOS管NM9的漏极连接第一偏置模块，第五MOS管NM9的源极接地，如此，PM17 和NM9形成反馈回路。
本实施例中，第一电容C3的第一端连接第二MOS管PM16的漏极，第二电容C4的第一端连接第三MOS管PM17的漏极，第一电容C3的第二端和第二电容C4的第二端连接电流源模块。如第一电容C3和第二电容C4连接电流源模块的VBNC电压点。
如图3所示，第四MOS管NM8的栅极与地之间还连接有MOS管NM7，第五MOS管NM9的栅极与地之间还连接有MOS管NM10，NM7 的栅极和NM10的栅极连接偏置电压VBN。
其中，为了使第一级全分放大器21输出的信号为电压信号，第一信号放大模块211的输出端与地之间设置有电阻R6，输出ODP信号。第二信号放大模块212的输出端与地之间设置有电阻R8，输出ODN信号。
本实施例中全差分放大器采用开环设计的形式，其增益不宜设计过高，故增加源级退化电阻R7,衰减放大器的开环增益。R7设置在PM13的漏极和PM14的漏极之间。
下面对本实施例提供的第一信号放大模块211的电路原理进行说明。
第一级全差分放大器的正向端（第一信号放大模块的输入端）信号IDP经过PM16、NM6、PM7、PM5、PM4、PM6管放大输出，负向端（第二信号放大模块的输入端）信号IDN经过PM17、NM11、PM20、PM18、PM19、PM21管放大输出，PM16、NM8构成负反馈环路，且流过PM16和NM8管的电流总和固定，若放大管PM16输出漏端电压升高，NM8管Vgs电压升高，电流增加，流过放大管PM16的电流减小，而IDP输入电压和PM16管源端共模电压不变，则放大管PM16输出漏端电压降低。进而可以调节第一信号放大模块的电压，使第一信号放大模块的电压稳定。PM17、NM9组成的反馈环路同理，PM17、NM9组成的反馈环路可调节第二信号放大模块的电压，使第二信号放大模块的电压稳定。PM16、NM8构成的负反馈环路，PM17、NM9构成的负反馈环路为差模反馈环路。
图4示出本申请实施例所提供的第二级全差分放大器和比较模块的结构示意图。如图4所示，第二级全差分放大器22包括双输入MOS对管结构和第二可调电阻R9，双输入MOS对管结构包括第六MOS管P10和第七MOS管P11组成的第一输入对管，以及第八MOS管P12和第九MOS管P13组成的第二输入对管。
其中，第六MOS管P10的栅极连接第二级全差分放大器的第一输入端，以连接ODN信号，第七MOS管P11的栅极连接第二级全差分放大器的第二输入端，所以连接ODP信号，第六MOS管P10的源极和第七MOS管P11的源极连接，第六MOS管P10的漏极连接第二级全差分放大器的第一输出端，第二级全差分放大器的第一输出端输出ODPO信号，第七MOS管P11的漏极连接第二级全差分放大器的第二输出端，第二级全差分放大器的第二输出端输出ODNO信号。第八MOS管P12的栅极接地，第九MOS管P13的栅极连接第二可调电阻R9。
本实施例中，P10、P11、P12和P13形成的双输入MOS对管结构，可以直接放大输入端的交流小信号。P13的栅极连接修调电阻R9的一端，可以在P13的栅极引入一个迟滞电压点，迟滞电压点的电压为修调电阻的电流I0与修调电阻阻值R9的乘积，即I0*R9。可通过修调R9的阻值来调节第二级全差分放大器的噪声容限。
本实施例中，比较模块30包括比较器31和第二反馈模块32，比较器31的第一端连接第二级全差分放大器22的第一输出端，以接收ODPO信号，比较器31的第二端连接第二级全差分放大器22的第二输出端，以接收ODNO信号。比较器31的输出端连接第二反馈模块32，第二反馈模块32通过反馈节点连接第二级全差分放大器22。
反馈节点包括第一反馈节点和第二反馈节点，第一反馈节点输出第一反馈信号FB，第二反馈节点输出第二反馈信号FBN。
本实施例的第二级全差分放大器包括第十MOS管N0、第十一MOS管N3、第十二MOS管N1、第十三MOS管N2。
第二反馈模块的第一反馈节点连接第十MOS管N0的栅极和第十一MOS管N3的栅极，第十MOS管N0的漏极连接第八MOS管P12的漏极，第十MOS管N0的源极连接第二级全差分放大器的第一输出端；第十一MOS管N3的漏极连接第九MOS管P13的漏极，第十一MOS管N3的源极连接第二级全差分放大器的第二输出端。
第二反馈模块的第二反馈节点连接第十二MOS管N1的栅极和第十三MOS管N2的栅极，第十二MOS管N1的源极连接第二级全差分放大器的第一输出端，第十二MOS管N1的漏极连接第九MOS管P13的漏极；第十三MOS管N2的源极连接第二级全差分放大器的第二输出端，第十三MOS管N2的漏极连接第八MOS管P12的漏极。
本实施例中，FB、FBN互为反向信号，FB、FBN反馈到第二级全差分放大器22中控制开关管N0、N3和N1、N2的导通。
参考图4，N0的栅极与N0的源极之间还设置有MOS管N4，N1的栅极与N1的源极之间还设置有MOS管N5，N2的栅极与第七MOS管N2的源极之间还设置有MOS管N6， N3的栅极与N3的源极之间还设置有MOS管N7，N4、N5、N6、N7为MOS电容，用于消除由反馈信号FB、FBN耦合引起的毛刺。
本实施例中，由于放大器模块为开环的全差分放大模块，其增益是需要控制在一定范围内，不宜过高，因此，本实施例的第二级全差分放大器的第一输出端与地线之间、第二级全差分放大器的第二输出端与地线之间分别设置有增益调节电阻R10和R11，用于控制放大器模块的开环增益。
本实施例中，ODPO信号和ODNO信号高于或低于迟滞电压的情况下，比较模块的输出端信号开始翻转，进而实现信号解调。
参考图4，比较器31包括：MOS管P14、P15、N10，P14的栅极连接信号VDNO， P15的栅极连接ODPO，P14的源极和P15的源极连接，P15的漏极连接N10的栅极，N10的漏极输出比较结果。
本实施例中，P14和P15为比较管，用于比较VDNO和ODPO的大小，并通过N10输出比较结果，比较结果可以是高电平信号，也可以是低电平信号。
其中，P14的漏极还连接有MOS管N8，P15的漏极还连接有MOS管N9，N8、N9为尾电流镜管。
在一个例子中，第二反馈模块包括施密特触发器I1、反相器I2、反相器I3和反相器I4，施密特触发器I1用于滤除信号中的毛刺噪声，反相器I2的输出端输出第一反馈信号FB，反相器I3的输出端输出第二反馈信号FBN，反相器I4的输出端输出解调后的信号VDO。
本实施例中，信号解调电路还包括第二偏置模块211，第二偏置模块211用于为第二级全差分放大器22和比较模块30提供偏置电压。
其中，第二反馈模块32通过MOS管P16连接第二偏置模块221，P16的栅极连接施密特触发器I1的输出端，P16的漏极连接施密特触发器I1的输入端，P16的源极连接第二偏置模块221。
由于施密特触发器I1内部的栅端存在寄生电容，会导致输出信号上升沿建立缓慢，本实施例的P16管主要作为开关管，当比较器31的N10的漏端输出为高电平时，N10管关闭，I1的输出端逐渐翻转为低电平，当P16管栅端和源端电压差绝对值高于开启阈值Vth时，P16管打开，此时，P3和P8的偏置电流支路或P4和P9的偏置电流支路对I1端的寄生电容进行充电，加速I1输出端信号建立过程。当比较器31的N10的漏端输出为低电平时，I1的输出端为逐渐翻转为高电平，当P16管栅端和源端电压差绝对值低于开启阈值Vth时，P16管关闭，此时，P4/P9偏置电流支路关闭，由于N10管打开，寄生电容电荷通过N10管快速对地泄放，I1输出高电平。故P16管在此处具有通过开断充电支路电流来改善输出信号建立时间的作用，可以加快施密特触发器I1输出信号的建立。
在一个例子中，如图4所示，第二偏置模块211包括尾电流镜管P0、P1、P2、P3、P4，以及Cascode管P5、P6、P7、P8、P9，通过偏置信号VBP为尾电流镜管P0、P1、P2、P3、P4提供偏置，通过偏置信号VBPC则为Cascode管P5、P6、P7、P8、P9提供电压偏置，进而产生第二级全差分放大器22和比较模块30工作所需的电流。
上述第二级信号全差分放大器可以通过修调电阻调节迟滞电压点的电压，即调节放大器模块的噪声容限值，进而可以实现解调精度的可调，实现解调精度的可控，减少外界环境变化的影响，从而提高ASK解调的成功率。比较模块30可以实现放大后的信号VDNO和ODPO与迟滞电压点电压的比较，进行信号解调，又可以生成反馈信号，通过反馈信号进一步控制第二级全差分放大器22的导通。
以上为本实施例提供的信号解调电路，采用全差分运放的电路结构，信号解调电路包括信号转换模块、全差分放大模块和比较模块，全差分放大模块又包括第一级全差分放大器和第二级全差分放大器，通过信号转换模块将单端信号转换为全差分信号，具有抑制噪声的效果，通过第一级全差分放大器和第二级全差分放大器来减少偶次谐波带来的影响，进而提高电压电流信号解调场景中的信号解调成功率。
实施例二
基于上述信号解调电路相同的构思，本实施例还提供一种芯片，如图5所示，该芯片02上集成有如上述任一实施方式的信号解调电路01，例如，信号解调电路01是图1所示的电路。
具体地，该芯片02可以是包括上述分立器件的专用芯片，也可以是MCU集成芯片，只要能够提高信号解调成功率即可。
本实施例提供的芯片，基于上述信号解调电路相同的构思，故至少能够实现上述信号解调电路能够实现的有益效果，且上述信号解调电路的任意实施方式均可应用于本实施例提供的芯片中，在此不再赘述。
实施例三
基于上述信号解调电路相同的构思，本实施例还提供一种电子设备，如图6所示，该电子设备03内集成有如上述任一实施方式的信号解调电路01，例如，信号解调电路01是图1所示的电路。
具体地，该电子设备也可以包括实施例二提供的一种芯片，只要能够实现信号解调电路的作用，只要能够提高信号解调成功率即可。
在一个例子中，该电子设备可以是无线充电设备。
本实施例提供的电子设备，基于上述信号解调电路相同的构思，故至少能够实现上述信号解调电路能够实现的有益效果，且上述信号解调电路的任意实施方式均可应用于本实施例提供的芯片中，在此不再赘述。
需要说明的是：
在上述文本中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
上面结合附图对本申请的实施例进行了描述，仅为本申请的具体实施方式，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (9)

1.一种信号解调电路，其特征在于，包括：信号转换模块、全差分放大模块和比较模块，所述全差分放大模块包括第一级全差分放大器和第二级全差分放大器，全差分放大器采用开环设计的形式；
所述信号转换模块的输入端连接待解调信号，所述待解调信为单端信号，信号转换模块为单端输入，所述信号转换模块的输出端连接所述第一级全差分放大器的输入端；所述第一级全差分放大器的输出端连接所述第二级全差分放大器的输入端，所述第二级全差分放大器的输出端连接所述比较模块的输入端，所述第二级全差分放大器包括双输入MOS对管结构和第二可调电阻；其中，所述信号转换模块用于为所述全差分放大模块提供差模信号和共模信号；所述全差分放大模块和所述比较模块用于对所述待解调信号进行放大和解调，通过所述比较模块的输出端输出解调后的信号；
其中，所述双输入MOS对管结构包括第六MOS管和第七MOS管组成的第一输入对管，以及第八MOS管和第九MOS管组成的第二输入对管；
其中，所述第六MOS管的栅极连接所述第二级全差分放大器的第一输入端，所述第七MOS管的栅极连接第二级全差分放大器的第二输入端，所述第六MOS管的源极和所述第七MOS管的源极连接，所述第六MOS管的漏极连接所述第二级全差分放大器的第一输出端，所述第七MOS管的漏极连接所述第二级全差分放大器的第二输出端；
所述第八MOS管的栅极接地，所述第九MOS管的栅极连接所述第二可调电阻。
2.根据权利要求1所述的信号解调电路，其特征在于，所述信号转换模块包括电流源模块、开关管、第一电阻、第一可调电阻和第一MOS管；
所述开关管的第一端连接所述待解调信号，所述开关管的第二端连接使能信号，所述开关管的第三端连接所述第一电阻的一端，所述第一电阻的另一端连接所述第一可调电阻的一端；
所述第一MOS管的栅极与漏极相连，所述第一可调电阻的另一端连接所述第一MOS管的漏极和所述电流源模块，所述第一MOS管的源极接地；
所述第一可调电阻的一端和所述第一MOS管的栅极分别连接所述第一级全差分放大器。
3.根据权利要求2所述的信号解调电路，其特征在于，所述第一可调电阻的一端通过第一滤波模块连接至所述第一级全差分放大器，并输出第一信号；
所述第一MOS管的栅极通过第二滤波模块连接至所述第一级全差分放大器，并输出第二信号。
4.根据权利要求1所述的信号解调电路，其特征在于，所述第一级全差分放大器包括：第一信号放大模块、第二信号放大模块、第一偏置模块和第一反馈模块；
所述第一信号放大模块的输入端连接第一滤波模块，所述第一信号放大模块的输出端连接所述第二级全差分放大器的第一输入端；
所述第二信号放大模块的输入端连接第二滤波模块，所述第二信号放大模块的输出端连接所述第二级全差分放大器的第二输入端；
所述第一偏置模块的输入端连接电流源模块，所述第一偏置模块用于为所述第一信号放大模块、第二信号放大模块和第一反馈模块提供偏置电压；
所述第一反馈模块连接所述第一信号放大模块和第二信号放大模块，用于调节所述第一信号放大模块和所述第二信号放大模块的电压增益。
5.根据权利要求4所述的信号解调电路，其特征在于，所述第一信号放大模块包括第二MOS管，所述第二信号放大模块包括第三MOS管，所述第一反馈模块包括第四MOS管、第五MOS管、第一电容和第二电容；
所述第二MOS管的栅极连接第一信号放大模块的输入端，所述第二MOS管的漏极连接所述第四MOS管的栅极，所述第四MOS管的漏极连接所述第一偏置模块，所述第四MOS管的源极接地；
所述第三MOS管的栅极连接第二信号放大模块的输入端，所述第三MOS管的漏极连接所述第五MOS管的栅极，所述第五MOS管的漏极连接所述第一偏置模块，所述第五MOS管的源极接地；
所述第一电容的第一端连接所述第二MOS管的漏极，所述第二电容的第一端连接所述第三MOS管的漏极，所述第一电容的第二端和所述第二电容的第二端连接电流源模块。
6.根据权利要求1所述的信号解调电路，其特征在于，所述比较模块包括比较器和第二反馈模块，所述比较器的第一端连接第二级全差分放大器的第一输出端，所述比较器的第二端连接第二级全差分放大器的第二输出端；
所述比较器的输出端连接所述第二反馈模块，所述第二反馈模块通过反馈节点连接所述第二级全差分放大器。
7.根据权利要求6所述的信号解调电路，其特征在于，所述第二级全差分放大器包括第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管；
所述第二反馈模块的第一反馈节点连接所述第十MOS管的栅极和第十一MOS管的栅极，所述第十MOS管的漏极连接第八MOS管的漏极，所述第十MOS管的源极连接所述第二级全差分放大器的第一输出端；所述第十一MOS管的漏极连接第九MOS管的漏极，所述第十一MOS管的源极连接所述第二级全差分放大器的第二输出端；
所述第二反馈模块的第二反馈节点连接所述第十二MOS管的栅极和第十三MOS管的栅极，所述第十二MOS管的源极连接所述第二级全差分放大器的第一输出端，所述第十二MOS管的漏极连接所述第九MOS管的漏极；所述第十三MOS管的源极连接所述第二级全差分放大器的第二输出端，所述第十三MOS管的漏极连接所述第八MOS管的漏极。
8.一种芯片，其特征在于，所述芯片包括权利要求1-7中任一项所述的信号解调电路。
9.一种电子设备，其特征在于，包括权利要求1-7中任一项所述的信号解调电路。
CN202311711079.4A 2023-12-13 2023-12-13 信号解调电路、芯片和电子设备 Active CN117395113B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311711079.4A CN117395113B (zh) 2023-12-13 2023-12-13 信号解调电路、芯片和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311711079.4A CN117395113B (zh) 2023-12-13 2023-12-13 信号解调电路、芯片和电子设备

Publications (2)

Publication Number Publication Date
CN117395113A CN117395113A (zh) 2024-01-12
CN117395113B true CN117395113B (zh) 2024-03-19

Family

ID=89470716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311711079.4A Active CN117395113B (zh) 2023-12-13 2023-12-13 信号解调电路、芯片和电子设备

Country Status (1)

Country Link
CN (1) CN117395113B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353361B1 (en) * 2000-08-11 2002-03-05 Globespan, Inc. Fully differential two-stage operational amplifier with gain boosting
CN103414442A (zh) * 2013-08-26 2013-11-27 电子科技大学 基于斩波技术的高精度全差分放大器
CN103428123A (zh) * 2012-11-13 2013-12-04 万高(杭州)科技有限公司 Rs-485接收器的接收电路
CN107918439A (zh) * 2017-11-08 2018-04-17 西安电子科技大学昆山创新研究院 Apd暗电流补偿模拟前端电路及apd暗电流补偿方法
CN109921756A (zh) * 2019-01-26 2019-06-21 桂林电子科技大学 一种全差分跨导运算放大器
CN110350873A (zh) * 2018-11-23 2019-10-18 西安电子科技大学 低失调高速全差分放大装置
CN110649900A (zh) * 2018-06-27 2020-01-03 重庆湃芯入微科技有限公司 一种高信噪比两级运算放大器
CN112313889A (zh) * 2018-06-22 2021-02-02 华为技术有限公司 一种降低混频器与滤波器交互产生的失真的接收器
CN112583408A (zh) * 2020-12-25 2021-03-30 上海贝岭股份有限公司 可变增益的逐次逼近型的模数转换器以及片上系统
CN116015256A (zh) * 2022-12-30 2023-04-25 小华半导体有限公司 自带失调消除的比较器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034611B2 (en) * 2004-02-09 2006-04-25 Texas Instruments Inc. Multistage common mode feedback for improved linearity line drivers
TWI477067B (zh) * 2010-12-24 2015-03-11 Hanergy Technologies Inc 差動放大器及其控制方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353361B1 (en) * 2000-08-11 2002-03-05 Globespan, Inc. Fully differential two-stage operational amplifier with gain boosting
CN103428123A (zh) * 2012-11-13 2013-12-04 万高(杭州)科技有限公司 Rs-485接收器的接收电路
CN103414442A (zh) * 2013-08-26 2013-11-27 电子科技大学 基于斩波技术的高精度全差分放大器
CN107918439A (zh) * 2017-11-08 2018-04-17 西安电子科技大学昆山创新研究院 Apd暗电流补偿模拟前端电路及apd暗电流补偿方法
CN112313889A (zh) * 2018-06-22 2021-02-02 华为技术有限公司 一种降低混频器与滤波器交互产生的失真的接收器
CN110649900A (zh) * 2018-06-27 2020-01-03 重庆湃芯入微科技有限公司 一种高信噪比两级运算放大器
CN110350873A (zh) * 2018-11-23 2019-10-18 西安电子科技大学 低失调高速全差分放大装置
CN109921756A (zh) * 2019-01-26 2019-06-21 桂林电子科技大学 一种全差分跨导运算放大器
CN112583408A (zh) * 2020-12-25 2021-03-30 上海贝岭股份有限公司 可变增益的逐次逼近型的模数转换器以及片上系统
CN116015256A (zh) * 2022-12-30 2023-04-25 小华半导体有限公司 自带失调消除的比较器

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
Tao He ; Manjunath Kareppagoudr EECS Department, Oregon State University, Corvallis, OR, USA *
Yi Zhang ; Emanuel Caceres ; Un-Ku Moon ; Gabor C. Temes.Noise Filtering and Linearization of Single-Ended Sampled-Data Circuits. IEEE Transactions on Circuits and Systems I: Regular Papers.2019,全文. *
一种高线性宽带CMOS全差分放大器;尹莉;恽廷华;唐守龙;吴建辉;;电子器件;20070330(01);全文 *
全差分低电压、高驱动能力运算放大器的实现;江金光;王耀南;;电子测量与仪器学报;20060630(第03期);全文 *
全差分运算放大器设计;岳松洁;中国优秀硕士学位论文全文数据库;20110415;第13-30页 *
唐宁 ; 杨秋玉 ; 翟江辉 ; .高性能全差分运算放大器设计.微电子学.(05),全文. *

Also Published As

Publication number Publication date
CN117395113A (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
CN101271344B (zh) 一种高电源噪声抑制的低压差电压调节器
US5854574A (en) Reference buffer with multiple gain stages for large, controlled effective transconductance
JP2000517146A (ja) ２段同相モード制御及び電流ブースト手段を具えるＧｍ―Ｃセル
CN106817099B (zh) 用于生理电势信号检测的放大器
CN111030610B (zh) 一种消除直流失调电压全差分运算放大器电路
US20170346456A1 (en) Active rc filters
CN117395113B (zh) 信号解调电路、芯片和电子设备
CN110649900A (zh) 一种高信噪比两级运算放大器
WO2018099655A1 (en) Mems sensor
US8624671B2 (en) Audio amplifying circuit with improved noise performance
CN116232241A (zh) 仪表放大电路及电流监测仪
CN110350880A (zh) 一种新型超宽带运算放大器
JP2006279599A (ja) 増幅回路
CN114337552B (zh) 自适应压摆率增强的运算放大电路
Lee Low-voltage op amp design and differential difference amplifier design using linear transconductor with resistor input
JP2009060376A (ja) 増幅回路、これを用いたサンプルホールド回路及びこれを用いたアナログ−デジタル変換器
CN101202537B (zh) 低功率可变增益放大器
CN111865243A (zh) 一种适用于生物医学信号采集模拟前端的可变增益放大器
CN117411449B (zh) 电流采样放大电路、芯片和电子设备
JP2005348239A (ja) 電力増幅装置
Panda et al. High Slew Rate op-amp design for low power applications
JP5842512B2 (ja) 利得可変増幅器
CN109120234B (zh) 一种新型功率放大电路
US6822509B2 (en) Differential circuit with a linearity correction loop
CN117675472A (zh) 信号解调电路、芯片和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant