CN109921756A

CN109921756A - 一种全差分跨导运算放大器

Info

Publication number: CN109921756A
Application number: CN201910076544.9A
Authority: CN
Inventors: 蔡超波; 古天龙; 宋树祥; 岑明灿; 李叶; 杨小燕; 胡文灿
Original assignee: Guilin University of Electronic Technology
Current assignee: Guilin University of Electronic Technology
Priority date: 2019-01-26
Filing date: 2019-01-26
Publication date: 2019-06-21
Anticipated expiration: 2039-01-26
Also published as: CN109921756B

Abstract

本发明公开了一种全差分跨导运算放大器，包括偏置产生电路、两级全差分放大器、连续时间共模反馈电路和开关电容共模反馈电路。偏置产生电路用于给两级全差分放大器提供偏置电压，连续时间共模反馈电路稳定第一级放大器的输出共模电压，开关电容共模反馈电路稳定第二级放大器的输出共模电压。本发明公开的全差分跨导运算放大器具有增益高，线性度好，输出摆幅大的特点。仿真结果显示放大器通带增益达67dB，相位裕度大于20度，单位增益带宽可达164M Hz。

Description

一种全差分跨导运算放大器

技术领域

本发明涉及运算放大器设计技术领域，具体涉及一种全差分跨导运算放大器。

背景技术

运算放大器为核心的模拟集成电路，广泛应用于模数转换器、数模转换器、滤波器、波形发生电路、电源管理等模拟集成电路中。而全差分运算放大器相比单端运算放大器具有更好的共模抑制特性以及更大的输出摆幅和更大的带宽，因此在高精度电路中受到重点应用。然而，全差分运算放大器的输出共模电平对器件的特性和失配相当敏感，必须采用共模反馈电路来稳定放大器的静态工作点。共模反馈电路决定了放大器的输出共模电平，使输出信号在共模电平附近达到平衡。

发明内容

本发明提供了一种全差分跨导运算放大器，该放大器主要包括偏置产生电路、两级全差分放大器、连续时间共模反馈电路和开关电容共模反馈电路。第一级放大器采用全差分套筒式放大器，第二级放大器采用全差分共源放大器。V_ip、 V_in为整个全差分跨导运算放大器的差分输入信号，V_op、V_on为整个全差分跨导运算放大器的差分输出信号，V_op1、V_on1为第一级放大器输出信号同时也作为第二级放大器的输入信号。第一级放大器的共模反馈电路的输入为V_op1、V_on1，输出为V_fb1。第二级放大器的共模反馈电路的输入为V_op、V_on，输出为V_fb。

第一级放大器的共模反馈电路优选采用一种连续时间共模反馈电路，所述连续时间共模反馈电路包括：PMOS管M_c3、M_c4、M_c5；NOMS管M_c1、M_c2、M_c6、M_c7。M_c1的栅极与输入信号V_on1连接；M_c2的栅极与输入信号V_op1连接；M_c7的栅极与偏置电压V_b1连接；M_c7的源极接地；M_c7的漏极和M_c1、M_c2、M_c6的源极相互连接。M_c1、M_c2、 M_c3、M_c3、M_c4、M_c4和M_c5的栅极相互连接；M_c5的漏极与M_c6的漏极、M_c6的栅极、输出共模反馈电压V_fb1相互连接；M_c3的源极、M_c4的源极、M_c5的源极与电源VDD相互连接。所述优选的连续时间共模反馈电路，结构简单，响应速度快，不会影响第一级放大器的输出摆幅。

第二级放大器的共模反馈电路优选采用一种开关电容共模反馈电路，所述开关电容共模反馈电路包括：PMOS管M_s2、M_s4、M_s6、M_s8、M_s10、M_s12、M_s14、M_s16、M_s18、 M_s20、M_s22、M_s24；NOMS管M_s1、M_s3、M_s5、M_s7、M_s9、M_s11、M_s13、M_s15、M_s17、M_s23；反相器 INV₁、INV₂。电容C_s1、C_s2、C_s3、C_s4；INV₁的输入端和M_s3、M_s7、M_s9、M_s13、M_s17、M_s23的栅极以及第一输入时钟φ₁相互连接；M_s4、M_s8、M_s10、M_s14、M_s18、M_s24的栅极和INV₁的输出端 ₁相互连接；INV₂的输入端和M_s1、M_s5、M_s11、M_s15、M_s19、M_s21的栅极以及第二输入时钟φ₂相互连接；M_s2、M_s6、M_s12、M_s16、M_s20、M_s22的栅极和INV₂的输出端 ₂相互连接。输入共模电压V_cm和M_s1、M_s2、M_s5、M_s6、M_s9、M_s10、M_s13、M_s14的源极相互连接；输入信号V_on和M_s3、M_s4、M_s11、M_s12的源极相互连接；输入信号V_op和M_s7、M_s8、 M_s15、M_s16的源极相互连接。C_s1的第一端子和M_s1、M_s2、M_s3、M_s4的漏极相互连接； C_s2的第一端子和M_s5、M_s6、M_s7、M_s8的漏极相互连接；C_s3的第一端子和M_s9、M_s10、 M_s11、M_s12的漏极相互连接；C_s4的第一端子和M_s13、M_s14、M_s15、M_s16的漏极相互连接。 C_s1的第二端子、C_s2的第二端子和M_s17、M_s18、M_s19、M_s20的源极相互连接；C_s3的第二端子、C_s4的第二端子和M_s21、M_s22、M_s23、M_s24的源极相互连接；M_s17、M_s18、M_s21、M_s22的漏极和输出共模反馈电压V_fb相互连接；M_s19、M_s20、M_s23、M_s24的漏极和偏置电压 V_b1相互连接。所述优选的开关电容共模反馈电路，线性度高，并且不会对整个差分运放的输出产生影响。

偏置产生电路包括PMOS管M_b4、M_b5、M_b6、M_b8、M_b9和NOMS管M_b1、M_b2、M_b3、M_b7。电流源I₁的第一端子、M_b4的源极、M_b8的源极、M_b8的漏极、M_b5的源极、M_b9的源极、 M_b9的漏极与电源VDD连接；电流源I₁的第二端子与M_b1的漏极、M_b1的栅极、M_b2的栅极、M_b3的栅极、M_b7的栅极相互连接构成第一输出偏置电压V_b1。M_b1的源极、 M_b2的源极、M_b3的源极、M_b7的源极、M_b7的漏极与地GND连接；M_b2的漏极与M_b4的栅极、M_b4的漏极、M_b8的栅极、M_b6的栅极相互连接构成第二输出偏置电压V_b2。M_b3的漏极与M_b5的栅极、M_b6的漏极相互连接；M_b6的源极与M_b5的漏极、M_b9的栅极相互连接构成第三输出偏置电压V_b3。

附图说明

图1为本发明总体电路图；

图2为本发明中的两级全差分放大器电路图；

图3为本发明中的偏置产生电路图；

图4为本发明中的连续时间共模反馈电路图；

图5为本发明中的开关电容共模反馈电路图；

图6为本发明中的开关电容共模反馈电路在φ₁为高电平期间等效电路；

图7为本发明中的开关电容共模反馈电路在φ₂为高电平期间等效电路。

具体实施方式

下面结合附图和实施例对本发明的技术方案进行详细地描述，便于获得更好的理解。

图1所示，是一种全差分跨导运算放大器，包括偏置产生电路、两级全差分放大器、优选采用的连续时间共模反馈电路和开关电容共模反馈电路。

本发明的主体结构为两级全差分放大器，如图2所示，两级全差分放大器的第一级放大器采用全差分套筒式放大器，第二级放大器采用全差分共源放大器。 V_ip、V_in为整个全差分跨导运算放大器的差分输入信号，V_op、V_on为整个全差分跨导运算放大器的差分输出信号，V_op1、V_on1为第一级放大器输出信号同时也作为第二级放大器的输入信号。连续时间共模反馈电路的输入为V_op1、V_on1，输出为V_fb1；开关电容共模反馈电路的输入为V_op、V_on，输出为V_fb；V_b1、V_b2、V_b3为偏置电压。

图2中M₁₃为第一级放大器的偏置管，为第一级放大器提供偏置电流，M₁与 M₃、M₂与M₄构成共源共栅输入结构，其输出阻抗为 R_on1＝[1+(g_m3,4+g_mb3,4)r_o3,4]r_o1,2+r_o3,4。M₅与M₇、M₆与M₈构成第一级放大器的共源共栅电流源负载，其输出电阻为R_op1＝[1+(g_m7,8+g_mb7,8)r_o7,8]r_o5,6+r_o7,8。因此第一级放大器总的输出阻抗为两个阻抗的并联R_out1＝R_op1//R_on1，第一级放大器的跨导 G_m1＝g_m1,2，第一级放大器的增益为|A_v1|＝G_m1R_out1＝g_m1,2(R_op1//R_on1) ＝g_m1,2{{[1+(g_m7,8+g_mb7,8)r_o7,8]r_o5,6+r_o7,8}//{[1+(g_m3,4+g_mb3,4)r_o3,4]r_o1,2+r_o3,4}} 第一级放大器的最大输出电压摆幅为

由于第一级套筒式放大器本身结构的限制，输出摆幅相对较低，为了提高整个全差分跨导放大器的输出摆幅，第二级放大器采用简单的共源放大器。M₉、M₁₀为第二级放大器的输入管，M₁₁、M₁₂为第二级放大器的电流源负载；第二级的增益为|A_v2|≈g_m9,10(r_o9,10//r_o11,12)，全差分跨导放大器总的增益A_v＝A_v1·A_v2。为了提高电路的带宽和稳定性，用电容C1、C2、C3、C4提供补偿；补偿电容分为两路，一路从输出(V_op、V_on)接到PMOS共栅管(M₇、M₈)的源极，另一路从输出 (V_op、V_on)接到NMOS共栅管(M₃、M₄)的源极，这样可以将第一非主极点与零点推远，从而达到改善带宽和相位裕度的目的。

图3所示为偏置产生电路，用于给全差分跨导放大器提供偏置电压V_b1、V_b2和V_b3。电流源I₁流入二极管连接方式的M_b1产生第一偏置电压V_b1，V_b1＝V_GS,b1， M_b2、M_b3与M_b1构成电流镜，流过M_b2的电流流过M_b3的电流I_b2流入二极管连接方式的M_b4产生第二偏置电压V_b2， V_b2＝V_DD-|V_GS,b4|。I_b3流入M_b5、M_b6产生第三偏置电压V_b3， V_b3＝V_DD-|V_GS,b4|+|V_GS,b6|。M_b7、M_b8、M_b9作为MOS电容，分别用来稳定偏置电压 V_b1、V_b2、V_b3，另外还可以降低偏置产生电路的输出噪声。本发明提供的偏置产生电路具有结构简单的特点，利用V_b2给NMOS管M3、M4提供偏置电压，可以减小一条给NMOS管M3、M4提供偏置电压的支路，从而降低电路功耗和面积。

图4所示为连续时间共模反馈电路，用于稳定第一级放大器的输出共模电压，第一级放大器的差分输出电压V_op1、V_on1作为连续时间共模反馈电路的输入，连续时间共模反馈电路的输出V_fb1接入第一级放大器中M₅与M₆的栅极。连续时间共模反馈电路的工作原理为：当第一级放大器的输出共模电压大于设定的共模电压V_cm1时，会使M_c3与M_c4的栅极电压减小，M_c3与M_c4的栅极电压减小会使V_fb1增大，V_fb1增大会使流过M₅与M₆的电流减小，从而使得V_op1、V_on1减小。同理，当第一级放大器的输出共模电压小于设定的共模电压V_cm1时，会使M_c3与M_c4的栅极电压增大，M_c3与M_c4的栅极电压增大会使V_fb1减小，V_fb1减小会使流过M₅与M₆的电流增大，从而使得V_op1、V_on1增大。因此连续时间共模反馈电路会使输出共模电压自动稳定到设定的共模电压V_cm1，V_cm1的值通常设定为通过设置M_c7、M_c1、M_c2、M_c3、M_c4、M_c5的宽长比来实现。一种典型的设置为即I_c7＝I₁，即V_cm1＝V_GSc1,c2+V_GSc7-V_thc7，再给M_c1、M_c2、M_c3、M_c4、 M_c5设置合适的宽长就可以使本发明提供的连续时间共模反馈电路结构简单，响应速度快，且不会影响第一级放大器的输出摆幅。

图5所示为开关电容共模反馈电路，用于稳定第二级放大器的输出共模电压，第二级放大器的差分输出电压V_op、V_on作为开关电容共模反馈电路的输入，开关电容共模反馈电路的输出V_fb接入第二级放大器中M₁₁与M₁₂的栅极，φ₁与φ₂为外部提供的两相非交叠时钟，V_cm为外部提供的电压，其值V_b1为偏置产生电路提供的第一偏置电压，C_s1、C_s2、C_s3、C_s4完全相同，C_s1＝C_s2＝C_s3＝C_s4＝C。开关电容共模反馈电路的工作原理为：φ₁与φ₂为外部提供的两相非交叠时钟，φ₁为高电平时，φ₂为低电平，φ₁为低电平时，φ₂为高电平；在φ₁为高电平期间，作开关用的MOS管M_s3、M_s4、M_s7、M_s8、M_s9、M_s10、M_s13、M_s14、M_s17、M_s18、M_s23、M_s24导通，作开关用的MOS管M_s1、M_s2、M_s5、M_s6、M_s11、M_s12、M_s15、M_s16、M_s19、M_s20、M_s21、M_s22截止，此时，V_on与C_s1上极板连接，V_op与C_s2上极板连接，C_s1下极板、C_s2下极板一起与V_fb连接，C_s3上极板、C_s4上极板一起与V_cm连接，C_s3下极板、C_s4下极板一起与V_b1连接，其等效电路如图6所示。在φ₂为高电平期间，作开关用的MOS管M_s3、 M_s4、M_s7、M_s8、M_s9、M_s10、M_s13、M_s14、M_s17、M_s18、M_s23、M_s24断开，作开关用的MOS管 M_s1、M_s2、M_s5、M_s6、M_s11、M_s12、M_s15、M_s16、M_s19、M_s20、M_s21、M_s22导通，此时，C_s1上极板、C_s2上极板一起与V_cm连接，C_s1下极板、C_s2下极板一起与V_b1连接，V_on与C_s3上极板连接，V_op与C_s4上极板连接，C_s3下极板、C_s4下极板一起与V_fb连接，其等效电路如图7所示。由图5与图6可以看出C_s1、C_s2与C_s3、C_s4交替工作，其工作原理完全相同，因此只需分析C_s1、C_s2在φ₁与φ₂作用下的工作情况即可。在φ₂为高电平期间，电容C_s1、C_s2上存储的总电荷 Q₂＝(V_cm-V_b1)C_s1+(V_cm-V_b1)C_s2＝2(V_cm-V_b1)C，在φ₁为高电平期间，电容C_s1、 C_s2上存储的总电荷Q₁＝(V_on-V_fb)C_s1+(V_op-V_fb)C_s2＝V_onC+V_opC-2V_fbC，根据电荷守恒原理Q₁＝Q₂，可以得出第二级静态工作点稳定时V_fb＝V_b1，当第二级放大器输出共模电压时，V_fb增大，V_fb增大会使V_op与V_on减小，因此开关电容反馈电路会使输出共模电压自动稳定到V_cm。本发明提供的开关电容共模反馈电路线性度高，并且不会对整个差分运放的输出产生影响。

本发明的幅频特性仿真结果显示，通带增益67dB，相位裕度大于20度，单位增益带宽可达164M Hz。

Claims

1.一种全差分跨导运算放大器，包括偏置产生电路、第一级全差分放大器、第二级全差分放大器和分别稳定两级全差分放大器的共模反馈电路，其特征在于所述偏置产生电路包括PMOS管M_b4、M_b5、M_b6、M_b8、M_b9和NOMS管M_b1、M_b2、M_b3、M_b7；电流源I₁的第一端子、M_b4的源极、M_b8的源极、M_b8的漏极、M_b5的源极、M_b9的源极、M_b9的漏极与电源VDD连接；电流源I₁的第二端子与M_b1的漏极、M_b1的栅极、M_b2的栅极、M_b3的栅极、M_b7的栅极相互连接构成第一输出偏置电压V_b1；M_b1的源极、M_b2的源极、M_b3的源极、M_b7的源极、M_b7的漏极与地GND连接；M_b2的漏极与M_b4的栅极、M_b4的漏极、M_b8的栅极、M_b6的栅极相互连接构成第二输出偏置电压V_b2；M_b3的漏极与M_b5的栅极、M_b6的漏极相互连接；M_b6的源极与M_b5的漏极、M_b9的栅极相互连接构成第三输出偏置电压V_b3；

稳定所述第一级全差分放大器输出共模电压的是一种连续时间共模反馈电路，所述连续时间共模反馈电路包括：PMOS管M_c3、M_c4、M_c5；NOMS管M_c1、M_c2、M_c6、M_c7；M_c1的栅极与输入信号V_on1连接；M_c2的栅极与输入信号V_op1连接；M_c7的栅极与偏置电压V_b1连接；M_c7的源极接地；M_c7的漏极和M_c1、M_c2、M_c6的源极相互连接；M_c1、M_c2、M_c3、M_c3、M_c4、M_c4和M_c5的栅极相互连接；M_c5的漏极与M_c6的漏极、M_c6的栅极、输出共模反馈电压V_fb1相互连接；M_c3的源极、M_c4的源极、M_c5的源极与电源VDD相互连接。

2.一种全差分跨导运算放大器，包括偏置产生电路、第一级全差分放大器、第二级全差分放大器和分别稳定两级全差分放大器的共模反馈电路，其特征在于所述偏置产生电路包括PMOS管M_b4、M_b5、M_b6、M_b8、M_b9和NOMS管M_b1、M_b2、M_b3、M_b7；电流源I₁的第一端子、M_b4的源极、M_b8的源极、M_b8的漏极、M_b5的源极、M_b9的源极、M_b9的漏极与电源VDD连接；电流源I₁的第二端子与M_b1的漏极、M_b1的栅极、M_b2的栅极、M_b3的栅极、M_b7的栅极相互连接构成第一输出偏置电压V_b1；M_b1的源极、M_b2的源极、M_b3的源极、M_b7的源极、M_b7的漏极与地GND连接；M_b2的漏极与M_b4的栅极、M_b4的漏极、M_b8的栅极、M_b6的栅极相互连接构成第二输出偏置电压V_b2；M_b3的漏极与M_b5的栅极、M_b6的漏极相互连接；M_b6的源极与M_b5的漏极、M_b9的栅极相互连接构成第三输出偏置电压V_b3；

稳定所述第二级全差分放大器输出共模电压的是一种开关电容共模反馈电路，所述开关电容共模反馈电路包括：PMOS管M_s2、M_s4、M_s6、M_s8、M_s10、M_s12、M_s14、M_s16、M_s18、M_s20、M_s22、M_s24；NOMS管M_s1、M_s3、M_s5、M_s7、M_s9、M_s11、M_s13、M_s15、M_s17、M_s23；反相器INV₁、INV₂；电容C_s1、C_s2、C_s3、C_s4；INV₁的输入端和M_s3、M_s7、M_s9、M_s13、M_s17、M_s23的栅极以及第一输入时钟φ₁相互连接；M_s4、M_s8、M_s10、M_s14、M_s18、M_s24的栅极和INV₁的输出端相互连接；INV₂的输入端和M_s1、M_s5、M_s11、M_s15、M_s19、M_s21的栅极以及第二输入时钟φ₂相互连接；M_s2、M_s6、M_s12、M_s16、M_s20、M_s22的栅极和INV₂的输出端相互连接；输入共模电压V_cm和M_s1、M_s2、M_s5、M_s6、M_s9、M_s10、M_s13、M_s14的源极相互连接；输入信号V_on和M_s3、M_s4、M_s11、M_s12的源极相互连接；输入信号V_op和M_s7、M_s8、M_s15、M_s16的源极相互连接；C_s1的第一端子和M_s1、M_s2、M_s3、M_s4的漏极相互连接；C_s2的第一端子和M_s5、M_s6、M_s7、M_s8的漏极相互连接；C_s3的第一端子和M_s9、M_s10、M_s11、M_s12的漏极相互连接；C_s4的第一端子和M_s13、M_s14、M_s15、M_s16的漏极相互连接；C_s1的第二端子、C_s2的第二端子和M_s17、M_s18、M_s19、M_s20的源极相互连接；C_s3的第二端子、C_s4的第二端子和M_s21、M_s22、M_s23、M_s24的源极相互连接；M_s17、M_s18、M_s21、M_s22的漏极和输出共模反馈电压V_fb相互连接；M_s19、M_s20、M_s23、M_s24的漏极和偏置电压V_b1相互连接。

3.根据权利要求1所述的全差分跨导运算放大器，其特征在于稳定所述第二级全差分放大器输出共模电压的是一种开关电容共模反馈电路，所述开关电容共模反馈电路包括：PMOS管M_s2、M_s4、M_s6、M_s8、M_s10、M_s12、M_s14、M_s16、M_s18、M_s20、M_s22、M_s24；NOMS管M_s1、M_s3、M_s5、M_s7、M_s9、M_s11、M_s13、M_s15、M_s17、M_s23；反相器INV₁、INV₂；电容C_s1、C_s2、C_s3、C_s4；INV₁的输入端和M_s3、M_s7、M_s9、M_s13、M_s17、M_s23的栅极以及第一输入时钟φ₁相互连接；M_s4、M_s8、M_s10、M_s14、M_s18、M_s24的栅极和INV₁的输出端相互连接；INV₂的输入端和M_s1、M_s5、M_s11、M_s15、M_s19、M_s21的栅极以及第二输入时钟φ₂相互连接；M_s2、M_s6、M_s12、M_s16、M_s20、M_s22的栅极和INV₂的输出端相互连接；输入共模电压V_cm和M_s1、M_s2、M_s5、M_s6、M_s9、M_s10、M_s13、M_s14的源极相互连接；输入信号V_on和M_s3、M_s4、M_s11、M_s12的源极相互连接；输入信号V_op和M_s7、M_s8、M_s15、M_s16的源极相互连接；C_s1的第一端子和M_s1、M_s2、M_s3、M_s4的漏极相互连接；C_s2的第一端子和M_s5、M_s6、M_s7、M_s8的漏极相互连接；C_s3的第一端子和M_s9、M_s10、M_s11、M_s12的漏极相互连接；C_s4的第一端子和M_s13、M_s14、M_s15、M_s16的漏极相互连接；C_s1的第二端子、C_s2的第二端子和M_s17、M_s18、M_s19、M_s20的源极相互连接；C_s3的第二端子、C_s4的第二端子和M_s21、M_s22、M_s23、M_s24的源极相互连接；M_s17、M_s18、M_s21、M_s22的漏极和输出共模反馈电压V_fb相互连接；M_s19、M_s20、M_s23、M_s24的漏极和偏置电压V_b1相互连接。