CN116094467A - 一种共模反馈电路、共模反馈方法及全差分运算放大器 - Google Patents

一种共模反馈电路、共模反馈方法及全差分运算放大器 Download PDF

Info

Publication number
CN116094467A
CN116094467A CN202310133101.5A CN202310133101A CN116094467A CN 116094467 A CN116094467 A CN 116094467A CN 202310133101 A CN202310133101 A CN 202310133101A CN 116094467 A CN116094467 A CN 116094467A
Authority
CN
China
Prior art keywords
common
circuit
mode feedback
sub
type transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310133101.5A
Other languages
English (en)
Other versions
CN116094467B (zh
Inventor
于泽洋
郭桂良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Yinxin Technology Co ltd
Original Assignee
Beijing Zhongke Yinxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke Yinxin Technology Co ltd filed Critical Beijing Zhongke Yinxin Technology Co ltd
Priority to CN202310133101.5A priority Critical patent/CN116094467B/zh
Publication of CN116094467A publication Critical patent/CN116094467A/zh
Application granted granted Critical
Publication of CN116094467B publication Critical patent/CN116094467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45062—Indexing scheme relating to differential amplifiers the common mode signal, e.g. voltage or current being added to the cascode stage of the cascode or folded cascode differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种共模反馈电路、共模反馈方法及全差分运算放大器，涉及集成电路技术领域，解决当采用高增益的误差检测放大器实现共模反馈时，会增加共模反馈电路的电流功耗、降低响应速度并增加电路设计的复杂度的问题。所述共模反馈电路包括输入子电路、第一共模反馈子电路、第二共模反馈子电路以及输出子电路。输入子电路在输入共模电压信号随着输出共模电压信号发生改变时，驱动第一共模反馈子电路和第二共模反馈子电路向输出子电路提供第一共模反馈信号和第二共模反馈信号；输出子电路基于第一共模反馈信号和第二共模反馈信号，对输出共模电压信号进行调节处理，确定输出共模电压信号的电压值保持稳定。

Description

一种共模反馈电路、共模反馈方法及全差分运算放大器
技术领域
本发明涉及集成电路技术领域，尤其涉及一种共模反馈电路、共模反馈方法及全差分运算放大器。
背景技术
在当前工艺的模拟集成电路设计中，高增益的全差分运算放大器均需要共模反馈电路，以抵抗由于器件的失配等非理想因素带来的电路扰动。
在现有的传统共模反馈电路的一般架构中，是通过误差检测放大器来检测运算放大器的差分输出共模电压和基准电压的差值，生成相应的检测电压，之后将检测电压反馈至运算放大器的NMOS电流源的栅极，从而通过检测电压来调整差分输出共模电压，以达到共模反馈的目的。
当包括误差检测放大器在内的共模反馈电路的环路增益足够大时，就能够实现差分输出共模电压和基准电压强制相等的结果。在一些特定的应用场景中，当采用高增益的误差检测放大器实现共模反馈时，会增加共模反馈电路的功耗、降低反馈环路的响应速度，并增加电路设计的复杂度。
发明内容
本发明的目的在于提供一种共模反馈电路、共模反馈方法及全差分运算放大器，用于解决在一些特定的应用场景中，当采用高增益的误差检测放大器实现共模反馈时，会增加共模反馈电路的电流功耗、降低反馈环路的响应速度，并增加电路设计的复杂度的问题。
第一方面，本发明提供一种共模反馈电路，应用于全差分运算放大器，所述共模反馈电路包括输入子电路、第一共模反馈子电路、第二共模反馈子电路以及输出子电路，其中：
输入子电路的漏极通过第一共模反馈子电路与输出子电路电连接，输入子电路的源极与第二共模反馈子电路电连接，第二共模反馈子电路通过第一共模反馈子电路与输出子电路电连接；
输入子电路受控于输入共模电压信号，输入子电路用于在输入共模电压信号随着输出共模电压信号发生改变时，驱动第一共模反馈子电路向输出子电路提供第一共模反馈信号，和/或，驱动第二共模反馈子电路向输出子电路提供第二共模反馈信号；
输出子电路用于基于第一共模反馈信号和/或第二共模反馈信号，对输出共模电压信号进行调节处理，确定输出共模电压信号的电压值保持稳定。
与现有技术相比，本发明提供的共模反馈电路中，在输入共模电压信号随着输出共模电压信号发生改变的情况下，受控于输入共模电压信号，输入子电路的漏极电压和源极电压也会发生相应的变化，输入子电路的漏极电压的变化会驱动第一共模反馈子电路向输出子电路提供第一共模反馈信号，与此同时，输入子电路的源极电压的变化能够驱动第二共模反馈子电路向输出子电路提供第二共模反馈信号，输出子电路基于第一共模反馈信号和/或第二共模反馈信号，对输出共模电压信号进行调节处理，使得输出共模电压信号的电压值保持稳定。相较于现有技术中的共模反馈电路，本发明提供的共模反馈电路无需误差检测放大器，就实现了对于全差分运算放大器的共模反馈的目的，降低了电流功耗，简化了电路结构。此外，由于共模反馈电路中存在两个共模反馈子电路，输入子电路能够直接驱动第一共模反馈子电路和第二共模反馈子电路，以对输出共模电压信号进行调节，也能够进一步提高反馈环路的响应速度。
基于此，在一些特定的应用场景中，本发明提供的共模反馈电路能够降低共模反馈电路的电流功耗、提升反馈环路的响应速度，并简化电路结构。
第二方面，本发明还提供一种共模反馈方法，应用于第一方面技术方案所述的共模反馈电路，所述共模反馈方法包括：
输入子电路受控于输入共模电压信号，在输入共模电压信号随着输出共模电压信号发生改变时，驱动第一共模反馈子电路向输出子电路提供第一共模反馈信号，和/或，驱动第二共模反馈子电路向输出子电路提供第二共模反馈信号；
输出子电路基于第一共模反馈信号和/或第二共模反馈信号，对输出共模电压信号进行调节处理，确定输出共模电压信号的电压值保持稳定。
与现有技术相比，本发明提供的共模反馈方法的有益效果与上述技术方案所述共模反馈电路的有益效果相同，此处不做赘述。
第三方面，本发明还提供一种全差分运算放大器，至少包括第一方面技术方案所述的共模反馈电路。
与现有技术相比，本发明提供的全差分运算放大器的有益效果与上述技术方案所述共模反馈电路的有益效果相同，此处不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为现有技术中的共模反馈电路的结构示意图；
图2为全差分运算放大器在积分器中的应用场景的结构示意图；
图3为本发明实施例提供的共模反馈电路的结构示意图。
附图标记：
1-输入子电路，                   2-第一共模反馈子电路；
3-第二共模反馈子电路，           4-输出子电路；
11-输入对管，                    12-第二尾电流源；
21-第一反馈模块，                22-第三尾电流源；
31-第二反馈模块，                32-第一尾电流源。
具体实施方式
为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
在当前工艺的模拟集成电路设计中，高增益的全差分运算放大器均需要共模反馈电路，以抵抗由于器件的失配等非理想因素带来的电路扰动。
图1示例出了现有的共模反馈电路的一般架构。该架构中还包括误差检测放大器A1，用于检测运算放大器的差分输出共模电压VOUT，CM和基准电压VREF之间的差值，并将检测结果VE反馈至运算放大器的NMOS电流源的栅极。当VOUT，CM升高时，检测结果VE也会增加，导致NMOS电流源中漏极的电流增加，相应的NMOS电流源中漏极电阻的压降会增加，从而使得NMOS电流源中漏极的电压降低，继而降低运算放大器的差分输出电压(VOUT1和VOUT2)，最终降低了差分输出共模电压VOUT，CM，实现了共模反馈的目的。反之亦然，当VOUT，CM降低时，检测结果VE也会随之减小，导致NMOS电流源中漏极的电流减小，相应的NMOS电流源中漏极电阻的压降会减小，从而使得NMOS电流源中漏极的电压升高，以升高运算放大器的差分输出电压(VOUT1和VOUT2)，最终升高了差分输出共模电压VOUT，CM。
当由误差检测放大器A1构成的反馈网络的环路增益足够大时，该共模反馈可使差分输出共模电压VOUT，CM和基准电压VREF强制相等。在实际应用中，在实现误差检测放大器的高增益时，会增加共模反馈电路的功耗、降低反馈环路的响应速度，并增加电路设计的复杂度。
图2示例出了一种全差分运算放大器(Operational Amplifier，OPAMP)在积分器中的应用场景。请参阅图2，在实际的应用场景中，整个电路的时间域由重复的采样相位Phase1和积分相位Phase2组成。
在采样相位Phase1中，时钟信号CLK控制开关S1闭合，控制开关S2断开，此时，全差分运算放大器的输入端和输出端通过闭合的开关S1短接，为全差分运算放大器提供直流输入电平，积分器通过采样电容CS对输入电压VIN进行采样。
在积分相位Phase2中，时钟信号CLK控制开关S1断开，控制开关S2闭合，积分器可以按照积分电容CI和采样电容CS提供的比例对输入电压VIN进行积分后输出。
鉴于此，针对该应用场景，如图3所示，本发明实施例提供一种共模反馈电路，应用于图2中的全差分运算放大器。所述共模反馈电路包括输入子电路1、第一共模反馈子电路2、第二共模反馈子电路3以及输出子电路4，其中：
输入子电路1的漏极通过第一共模反馈子电路2与输出子电路4电连接，输入子电路1的源极与第二共模反馈子电路3电连接，第二共模反馈子电路3通过第一共模反馈子电路2与输出子电路4电连接；
输入子电路1受控于输入共模电压信号VIN3，输入子电路1用于在输入共模电压信号VIN3随着输出共模电压信号VOUT3发生改变时，驱动第一共模反馈子电路2向输出子电路4提供第一共模反馈信号，和/或，驱动第二共模反馈子电路3向输出子电路4提供第二共模反馈信号；
输出子电路4用于基于第一共模反馈信号和/或第二共模反馈信号，对输出共模电压信号VOUT3进行调节处理，确定输出共模电压信号VOUT3的电压值保持稳定。
在实际工作中，当积分器处于采样相位Phase1时，全差分运算放大器的输入端和输出端通过开关S1短接，则全差分运算放大器的输入电压会随着输出电压的变化而变化，也即在本申请提供的共模反馈电路中，输入共模电压信号VIN3与输出共模电压信号VOUT3的变化是一致的，当输出共模电压信号VOUT3升高时，输入共模电压信号VIN3也随之升高，当输出共模电压信号VOUT3降低时，输入共模电压信号VIN3也随之降低。
在输入共模电压信号VIN3随着输出共模电压信号VOUT3发生改变的情况下，受控于输入共模电压信号VIN3，输入子电路1的漏极电压和源极电压也会发生相应的变化，输入子电路1的漏极电压的变化会驱动第一共模反馈子电路2向输出子电路4提供第一共模反馈信号，与此同时，输入子电路1的源极电压的变化能够驱动第二共模反馈子电路3向输出子电路4提供第二共模反馈信号，输出子电路4基于第一共模反馈信号和/或第二共模反馈信号，对输出共模电压信号VOUT3进行调节处理，使得输出共模电压信号VOUT3的电压值保持稳定。例如，当输出共模电压信号VOUT3升高时，输入共模电压信号VIN3也随之升高，输出子电路4基于第一共模反馈信号和/或第二共模反馈信号对输出共模电压信号VOUT3进行调节，从而使调节后的输出共模电压信号VOUT3降低，以达到共模反馈的目的。当输出共模电压信号VOUT3降低时，输入共模电压信号VIN3也随之降低，输出子电路4基于第一共模反馈信号和/或第二共模反馈信号对输出共模电压信号VOUT3进行调节，从而使调节后的输出共模电压信号VOUT3升高，达到共模反馈的目的。
通过上述共模反馈电路的结构以及具体实施过程可知，输入子电路1受控于输入共模电压信号VIN3，在输入共模电压信号VIN3随着输出共模电压信号VOUT3发生改变时输入子电路1能够驱动第一共模反馈子电路2向输出子电路4提供第一共模反馈信号，和/或，驱动第二共模反馈子电路3向输出子电路4提供第二共模反馈信号。输出子电路4能够基于第一共模反馈信号和/或第二共模反馈信号，对输出共模电压信号VOUT3进行调节处理，使得输出共模电压信号VOUT3的电压值能够保持稳定。与现有技术相比，无需误差检测放大器A1，就实现了对于全差分运算放大器的共模反馈的目的，降低了电流功耗，简化了电路结构。此外，由于共模反馈电路中存在两个共模反馈子电路，输入子电路1能够直接驱动第一共模反馈子电路2和第二共模反馈子电路3，以对输出共模电压信号VOUT3进行调节，也能够进一步提高反馈环路的响应速度。在如图2所示的特定的应用场景中，能够降低共模反馈电路的电流功耗、提升反馈环路的响应速度，并简化电路结构。
在一种可能的实现方式中，如图3所示，第二共模反馈子电路3包括第二反馈模块31和第一尾电流源32，第二反馈模块31包括两个第一P型晶体管PM1、第二P型晶体管PM2、第一N型晶体管NM1，两个第一P型晶体管PM1构成共栅共源晶体管对；
输入子电路1的源极与第一N型晶体管NM1的源极电连接，第一N型晶体管NM1的源极还与第一尾电流源32电连接，第一N型晶体管NM1的栅极用于接收基准电压，第一N型晶体管NM1的漏极分别与第二P型晶体管PM2的漏极以及栅极电连接，第二P型晶体管PM2的栅极与共栅共源晶体管对的栅极均用于接收第一偏置电压VB1，共栅共源晶体管对的源极与输入子电路1的漏极电连接，共栅共源晶体管对的漏极与第一共模反馈子电路2电连接。
具体实施时，在采样相位Phase1，由图2可知，此时全差分运算放大器的输入和输出是短接的，当全差分运算放大器的输出共模电压信号VOUT3发生改变时，其输入共模电压信号VIN3也随之发生改变。
示例性的，当全差分运算放大器的输出共模电压信号VOUT3增加时，输入共模电压信号VIN3也随之增加，即输入子电路1的栅极电压增加，从而使得输入子电路1的源极电压增加，由于输入子电路1的源极与第一N型晶体管NM1的源极相连，第一N型晶体管NM1的源极电压也增加，在基准电压的控制下，第一N型晶体管NM1的漏极电压也随之增加，从而导致共栅共源晶体管对和第二P型晶体管PM2的栅极也增加，即第一偏置电压VB1增加，则相对的共栅共源晶体管对的漏极电压会降低，继而降低第一共模反馈子电路2的输入电压，最终降低输出共模电压信号VOUT3，以实现共模反馈的目的。
反之亦然，上述共模反馈调节方式在输出共模电压信号VOUT3降低时也能够同样实现共模反馈作用。
在一些实施例中，如图3所示，第二共模反馈子电路3还包括第一开关S3和第二开关S4，输入子电路1的源极通过第一开关S3与第一N型晶体管NM1的源极电连接，第二P型晶体管PM2的漏极通过第二开关S4分别与共栅共源晶体管对的栅极以及输出子电路4电连接。
具体的，上述第一开关S3和第二开关S4应该与图2中的开关S1的通断是一致的，即在时钟信号CLK的控制下，在采样相位Phase1，开关S1处于导通状态，第一开关S3和第二开关S4也应该处于导通状态；在积分相位Phase2，开关S1处于断开状态，第一开关S3和第二开关S4也应该处于断开状态。
在一种可能的实现方式中，如图3所示，输出子电路4包括第一电容C1和第二电容C2，第一电容C1的第一端与第一共模反馈子电路2的第一输出端电连接，第一电容C1的第二端与第二电容C2的第一端电连接，第一电容C1的第二端还通过第二开关S4与第二P型晶体管PM2的栅极电连接。
基于此，输出子电路4中包括串联的第一电容C1和第二电容C2，与图1中的电阻器相比，能够进一步降低共模反馈电路中的电流功耗。且由于第一电容C1和第二电容C2存在，当积分器在积分相位Phase2时，全差分运算放大器输出端的电压会保持在采样相位Phase1时的第一偏置电压VB1，使得全差分云素昂放大器能够正常起到积分功能。
在一种可能的实现方式中，如图3所示，输入子电路1包括一组输入对管11以及和输入对管11电连接的第二尾电流源12，其中：输入对管11包括两个第四N型晶体管NM4，每个第四N型晶体管NM4的源极分别与第二共模反馈子电路3以及第二尾电流源12电连接，输入对管11的漏极与第一共模反馈子电路2电连接。
具体的，第二尾电流源12用于向输入对管11提供偏置电流。两个第四N型晶体管NM4的栅极用于接收输入共模电压信号VIN3，由于输入共模电压信号VIN3为差分信号对，因此两个第四N型晶体管NM4的栅极分别接收输出共模电压信号VOUT3中的其中一个差分信号。每个第四N型晶体管NM4的漏极分别与第一共模反馈子电路2中对应的晶体管的源极电连接，从而使得第一共模反馈子电路2的源极电压的变化趋势与输入对管11的漏极电压的变化趋势一致，与输入对管11的栅极电压的变化趋势相反。
在一种可能的实现方式中，如图3所示，第一共模反馈子电路2包括第一反馈模块21和第三尾电流源22，第一反馈模块21包括两个共栅的第三P型晶体管PM3的源极分别与输入对管11的漏极以及第二共模反馈子电路3电连接，第三P型晶体管PM3的漏极与输出子电路4电连接；第三P型晶体管PM3的漏极还与第三尾电流源22相应的漏极电连接。
示例性的，当全差分运算放大器的输出共模电压信号VOUT3增加时，输入共模电压信号VIN3也随之增加，即输入对管11的栅极电压增加，从而使得输入对管11的漏极电压降低，由于输入对管11的漏极与第三P型晶体管PM3的源极相连，第三P型晶体管PM3的源极电压也随之降低，最终降低输出共模电压信号VOUT3，以实现共模反馈的目的。
反之亦然，上述共模反馈调节方式在输出共模电压信号VOUT3降低时也能够同样实现共模反馈作用。
基于此，本发明实施例提供的共模反馈电路中，存在第一共模反馈子电路2和第二共模反馈子电路3共两条共模反馈环路，在输出共模电压信号VOUT3发生改变时，通过两条共模反馈环路能够对输出共模电压信号VOUT3进行共模反馈，能够在一定程度上提高共模反馈环路的响应速度。
在一些实施例中，如图3所示，第一尾电流源32包括第二N型晶体管NM2和第三N型晶体管NM3，第二N型晶体管NM2的源极与第三N型晶体管NM3的漏极电连接；第二N型晶体管NM2的栅极用于接收第二偏置电压VB2，第三N型晶体管NM3的栅极用于接收第三偏置电压VB3；
第二尾电流源12包括第五N型晶体管NM5和第六N型晶体管NM6，第五N型晶体管NM5的源极与第六N型晶体管NM6的漏极电连接；第五N型晶体管NM5的栅极用于接收第二偏置电压VB2，第六N型晶体管NM6的栅极用于接收第三偏置电压VB3；
第三尾电流源22包括两个第七N型晶体管NM7和两个第八N型晶体管NM8，每个第七N型晶体管NM7的源极与相应的第八N型晶体管NM8的漏极电连接，每个第七N型晶体管NM7的栅极用于接收第二偏置电压VB2，每个第八N型晶体管NM8的栅极用于接收第三偏置电压VB3。
具体的，第二N型晶体管NM2的漏极与第一N型晶体管NM1的源极电连接，第三N型晶体管NM3的源极接地，第二N型晶体管NM2和第三N型晶体管NM3用于在第二偏置电压VB2和第三偏置电压VB3的作用下，向第二共模反馈模块提供偏置电流。
第五N型晶体管NM5的漏极与第四N型晶体管NM4的源极电连接，第六N型晶体管NM6的源极接地，第五N型晶体管NM5和第六N型晶体管NM6用于在第二偏置电压VB2和第三偏置电压VB3的作用下，向输入对管11提供偏置电流。
两个第七N型晶体管NM7的漏极与对应的第三P型晶体管PM3的漏极电连接，两个个第七N型晶体管NM7的栅极电连接，两个第八N型晶体管NM8的源极均接地，两个第八N型晶体管NM8的栅极也电连接，两个第七N型晶体管NM7和两个第八N型晶体管NM8用于在第二偏置电压VB2和第三偏置电压VB3的作用下，向第一共模反馈模块提供偏置电流。
进一步的，第五N型晶体管NM5的宽长比的比例系数的二分之一与第七N型晶体管NM7的宽长比的比例系数之和，与第一P型晶体管PM1的宽长比的比例系数相等；
第五N型晶体管NM5的宽长比的比例系数、第七N型晶体管NM7的宽长比的比例系数以及第二N型晶体管NM2的宽长比的比例系数之间的对应关系，与第六N型晶体管NM6的宽长比的比例系数、第八N型晶体管NM8的宽长比的比例系数以及第三N型晶体管NM3的宽长比的比例系数之间的对应关系一致。
应注意，第四N型晶体管NM4的宽长比和第一N型晶体管NM1的宽长比相等，即第一N型晶体管NM1的宽长比满足W/L1，则第四N型晶体管NM4的宽长比也应该满足W/L1。
示例性的，以第二共模反馈子电路3中的第二P型晶体管PM2的宽长比满足W/L2，第二N型晶体管NM2的宽长比满足W/L3，第三N型晶体管NM3的宽长比满足W/L4为例，当第一P型晶体管PM1的宽长比与第二P型晶体管PM2的宽长比的比值为2倍时，比例系数为2，即设置第一P型晶体管PM1的宽长比为2W/L2，那么第五N型晶体管NM5的宽长比的比例系数、第七N型晶体管NM7的宽长比的比例系数以及第二N型晶体管NM2的宽长比的比例系数可以为2:1:1，即第五N型晶体管NM5的宽长比为2W/L3，第七N型晶体管NM7的宽长比为W/L3，同样的，第六N型晶体管NM6的宽长比可以为2W/L4，第八N型晶体管NM8的宽长比为W/L4。当第一P型晶体管PM1的宽长比与第二P型晶体管PM2的宽长比的比值为3倍时，比例系数为3，即设置第一P型晶体管PM1的宽长比为3W/L2，那么第五N型晶体管NM5的宽长比的比例系数、第七N型晶体管NM7的宽长比的比例系数以及第二N型晶体管NM2的宽长比的比例系数可以为4:1:1，即第五N型晶体管NM5的宽长比为4W/L3，第七N型晶体管NM7的宽长比为W/L3，同样的，第六N型晶体管NM6的宽长比可以为4W/L4，第八N型晶体管NM8的宽长比为W/L4。本发明实施例对此不做具体限定。
本发明实施例还提供一种共模反馈方法，应用于第一方面技术方案所述的共模反馈电路，所述共模反馈方法包括：
输入子电路1受控于输入共模电压信号VIN3，在输入共模电压信号VIN3随着输出共模电压信号VOUT3发生改变时，驱动第一共模反馈子电路2向输出子电路4提供第一共模反馈信号，和/或，驱动第二共模反馈子电路3向输出子电路4提供第二共模反馈信号；
输出子电路4基于第一共模反馈信号和/或第二共模反馈信号，对输出共模电压信号VOUT3进行调节处理，确定输出共模电压信号VOUT3的电压值保持稳定。
与现有技术相比，本发明实施例提供的共模反馈方法中，在输入共模电压信号VIN3随着输出共模电压信号VOUT3发生改变的情况下，受控于输入共模电压信号VIN3，输入子电路1的漏极电压和源极电压也会发生相应的变化，输入子电路1的漏极电压的变化会驱动第一共模反馈子电路2向输出子电路4提供第一共模反馈信号，与此同时，输入子电路1的源极电压的变化能够驱动第二共模反馈子电路3向输出子电路4提供第二共模反馈信号，输出子电路4基于第一共模反馈信号和/或第二共模反馈信号，对输出共模电压信号VOUT3进行调节处理，从而使得输出共模电压信号VOUT3的电压值保持稳定。无需误差检测放大器A1，就实现了对于全差分运算放大器的共模反馈的目的，在一定程度上降低了电流功耗，简化了电路结构，并通过输入子电路1直接驱动第一共模反馈子电路2和第二共模反馈子电路3，以对输出共模电压信号VOUT3进行调节，也能够进一步提高反馈环路的响应速度。
本发明还提供一种全差分运算放大器，至少包括上述实施中所述的共模反馈电路。
与现有技术相比，本发明实施例提供的全差分运算放大器的有益效果与上述实施中所述共模反馈电路的有益效果相同，此处不做赘述。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种共模反馈电路，其特征在于，应用于全差分运算放大器，所述共模反馈电路包括输入子电路、第一共模反馈子电路、第二共模反馈子电路以及输出子电路，其中：
所述输入子电路的漏极通过所述第一共模反馈子电路与所述输出子电路电连接，所述输入子电路的源极与所述第二共模反馈子电路电连接，所述第二共模反馈子电路通过所述第一共模反馈子电路与所述输出子电路电连接；
所述输入子电路受控于输入共模电压信号，所述输入子电路用于在所述输入共模电压信号随着输出共模电压信号发生改变时，驱动所述第一共模反馈子电路向所述输出子电路提供第一共模反馈信号，和/或，驱动所述第二共模反馈子电路向所述输出子电路提供第二共模反馈信号；
所述输出子电路用于基于所述第一共模反馈信号和/或所述第二共模反馈信号，对所述输出共模电压信号进行调节处理，确定所述输出共模电压信号的电压值保持稳定。
2.根据权利要求1所述的共模反馈电路，其特征在于，所述第二共模反馈子电路包括第二反馈模块和第一尾电流源，所述第二反馈模块包括两个第一P型晶体管、第二P型晶体管、第一N型晶体管，所述两个第一P型晶体管构成共栅共源晶体管对；
所述输入子电路的源极与所述第一N型晶体管的源极电连接，所述第一N型晶体管的源极还与所述第一尾电流源电连接，所述第一N型晶体管的栅极用于接收基准电压，所述第一N型晶体管的漏极分别与所述第二P型晶体管的漏极以及栅极电连接，所述第二P型晶体管的栅极与所述共栅共源晶体管对的栅极均用于接收第一偏置电压，所述共栅共源晶体管对的源极与所述输入子电路的漏极电连接，所述共栅共源晶体管对的漏极与所述第一共模反馈子电路电连接。
3.根据权利要求2所述的共模反馈电路，其特征在于，所述第二共模反馈子电路还包括第一开关和第二开关，所述输入子电路的源极通过所述第一开关与所述第一N型晶体管的源极电连接，所述第二P型晶体管的漏极通过所述第二开关分别与所述共栅共源晶体管对的栅极以及所述输出子电路电连接。
4.根据权利要求3所述的共模反馈电路，其特征在于，所述输出子电路包括第一电容和第二电容，所述第一电容的第一端与所述第一共模反馈子电路的第一输出端电连接，所述第一电容的第二端与所述第二电容的第一端电连接，所述第一电容的第二端还通过所述第二开关与所述第二P型晶体管的栅极电连接。
5.根据权利要求2所述的共模反馈电路，其特征在于，所述输入子电路包括一组输入对管以及和所述输入对管电连接的第二尾电流源，其中：
所述输入对管包括两个第四N型晶体管，每个所述第四N型晶体管的源极分别与所述第二共模反馈子电路以及所述第二尾电流源电连接，所述输入对管的漏极与所述第一共模反馈子电路电连接。
6.根据权利要求5所述的共模反馈电路，其特征在于，所述第一共模反馈子电路包括第一反馈模块和第三尾电流源；所述第一反馈模块包括两个共栅的第三P型晶体管，所述第三P型晶体管的源极分别与所述输入对管的漏极以及所述第二共模反馈子电路电连接，所述第三P型晶体管的漏极与所述输出子电路电连接；
所述第三P型晶体管的漏极还与所述第三尾电流源相应的漏极电连接。
7.根据权利要求6所述的共模反馈电路，其特征在于，所述第一尾电流源包括第二N型晶体管和第三N型晶体管，所述第二N型晶体管的源极与所述第三N型晶体管的漏极电连接；所述第二N型晶体管的栅极用于接收第二偏置电压，所述第三N型晶体管的栅极用于接收第三偏置电压；
所述第二尾电流源包括第五N型晶体管和第六N型晶体管，所述第五N型晶体管的源极与所述第六N型晶体管的漏极电连接；所述第五N型晶体管的栅极用于接收所述第二偏置电压，所述第六N型晶体管的栅极用于接收所述第三偏置电压；
所述第三尾电流源包括两个第七N型晶体管和两个第八N型晶体管，每个所述第七N型晶体管的源极与相应的所述第八N型晶体管的漏极电连接，每个所述第七N型晶体管的栅极用于接收所述第二偏置电压，每个所述第八N型晶体管的栅极用于接收所述第三偏置电压。
8.根据权利要求7所述的共模反馈电路，其特征在于，所述第五N型晶体管的宽长比的比例系数的二分之一与所述第七N型晶体管的宽长比的比例系数之和，与所述第一P型晶体管的宽长比的比例系数相等；
所述第五N型晶体管的宽长比的比例系数、所述第七N型晶体管的宽长比的比例系数以及所述第二N型晶体管的宽长比的比例系数之间的对应关系，与所述第六N型晶体管的宽长比的比例系数、所述第八N型晶体管的宽长比的比例系数以及所述第三N型晶体管的宽长比的比例系数之间的对应关系一致。
9.一种共模反馈方法，其特征在于，应用于权利要求1至8任一项所述的共模反馈电路，所述共模反馈方法包括：
所述输入子电路受控于输入共模电压信号，在所述输入共模电压信号随着输出共模电压信号发生改变时，驱动所述第一共模反馈子电路向所述输出子电路提供第一共模反馈信号，和/或，驱动所述第二共模反馈子电路向所述输出子电路提供第二共模反馈信号；
所述输出子电路基于所述第一共模反馈信号和/或所述第二共模反馈信号，对所述输出共模电压信号进行调节处理，确定所述输出共模电压信号的电压值保持稳定。
10.一种全差分运算放大器，其特征在于，至少包括权利要求1至8任一项所述的共模反馈电路。
CN202310133101.5A 2023-02-09 2023-02-09 一种共模反馈电路、共模反馈方法及全差分运算放大器 Active CN116094467B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310133101.5A CN116094467B (zh) 2023-02-09 2023-02-09 一种共模反馈电路、共模反馈方法及全差分运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310133101.5A CN116094467B (zh) 2023-02-09 2023-02-09 一种共模反馈电路、共模反馈方法及全差分运算放大器

Publications (2)

Publication Number Publication Date
CN116094467A true CN116094467A (zh) 2023-05-09
CN116094467B CN116094467B (zh) 2024-02-09

Family

ID=86211971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310133101.5A Active CN116094467B (zh) 2023-02-09 2023-02-09 一种共模反馈电路、共模反馈方法及全差分运算放大器

Country Status (1)

Country Link
CN (1) CN116094467B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116827276A (zh) * 2023-08-30 2023-09-29 江苏润石科技有限公司 一种运算放大器输入级电路及共模状态检测方法
CN118100834A (zh) * 2024-02-27 2024-05-28 上海川土微电子有限公司 一种共模反馈电路和运算放大器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807893A (zh) * 2010-04-14 2010-08-18 天津大学 大带宽连续时间共模反馈电路的设计方法及其电路
CN109921756A (zh) * 2019-01-26 2019-06-21 桂林电子科技大学 一种全差分跨导运算放大器
CN111464139A (zh) * 2020-04-24 2020-07-28 电子科技大学 一种适用于宽摆幅全差分运算放大器的共模反馈电路
CN114900139A (zh) * 2022-07-14 2022-08-12 华南理工大学 一种全差分运算放大器的共模反馈电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807893A (zh) * 2010-04-14 2010-08-18 天津大学 大带宽连续时间共模反馈电路的设计方法及其电路
CN109921756A (zh) * 2019-01-26 2019-06-21 桂林电子科技大学 一种全差分跨导运算放大器
CN111464139A (zh) * 2020-04-24 2020-07-28 电子科技大学 一种适用于宽摆幅全差分运算放大器的共模反馈电路
CN114900139A (zh) * 2022-07-14 2022-08-12 华南理工大学 一种全差分运算放大器的共模反馈电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116827276A (zh) * 2023-08-30 2023-09-29 江苏润石科技有限公司 一种运算放大器输入级电路及共模状态检测方法
CN116827276B (zh) * 2023-08-30 2023-11-14 江苏润石科技有限公司 一种运算放大器输入级电路及共模状态检测方法
CN118100834A (zh) * 2024-02-27 2024-05-28 上海川土微电子有限公司 一种共模反馈电路和运算放大器

Also Published As

Publication number Publication date
CN116094467B (zh) 2024-02-09

Similar Documents

Publication Publication Date Title
CN116094467B (zh) 一种共模反馈电路、共模反馈方法及全差分运算放大器
CN101860327B (zh) 级联放大器和用于控制级联放大器的电流的方法
US6437645B1 (en) Slew rate boost circuitry and method
US8102211B2 (en) Rail-to-rail input stage circuit with dynamic bias control
CN105406824A (zh) 共模反馈电路、对应信号处理电路和方法
US20120001605A1 (en) Differential amplifier circuit and series regulator
CN105991094B (zh) 加法放大器及其方法
US10747251B2 (en) Voltage regulator
US9203381B2 (en) Current mode logic latch
WO2006125063A2 (en) Increasing the linearity of a transconductance cell
US7652535B2 (en) Continuous time common mode feedback circuit, system, and method
US8149056B2 (en) Amplifying circuit
US8212617B2 (en) Fast class AB output stage
US7453104B2 (en) Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit
KR101362474B1 (ko) Cmos 서브밴드갭 기준발생기
JP2023505464A (ja) マルチチャネルマルチプレクサ
US9473122B1 (en) Rail-to-rail input stage circuit with constant transconductance
US7800447B2 (en) Operational amplifier with improved current monitoring and scalable output
CN108075739B (zh) 可变增益放大器
Nagulapalli et al. A low voltage Opamp based on current mirror technique for bio-medical applications
WO2021124450A1 (ja) 差動増幅回路、受信回路及び半導体集積回路
JP4087540B2 (ja) プッシュプル型増幅回路
Shahroury et al. The design and optimization of low-voltage pseudo differential pair operational transconductance amplifier in 130 nm cmos technology
JP6124290B2 (ja) 演算増幅器
US6137361A (en) Low power class A amplifier circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant