CN116827276A - 一种运算放大器输入级电路及共模状态检测方法 - Google Patents

一种运算放大器输入级电路及共模状态检测方法 Download PDF

Info

Publication number
CN116827276A
CN116827276A CN202311099607.5A CN202311099607A CN116827276A CN 116827276 A CN116827276 A CN 116827276A CN 202311099607 A CN202311099607 A CN 202311099607A CN 116827276 A CN116827276 A CN 116827276A
Authority
CN
China
Prior art keywords
tube
nmos tube
pmos tube
pmos
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311099607.5A
Other languages
English (en)
Other versions
CN116827276B (zh
Inventor
李肖飞
漆星宇
张明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Runic Technology Co ltd
Original Assignee
Jiangsu Runic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Runic Technology Co ltd filed Critical Jiangsu Runic Technology Co ltd
Priority to CN202311099607.5A priority Critical patent/CN116827276B/zh
Publication of CN116827276A publication Critical patent/CN116827276A/zh
Application granted granted Critical
Publication of CN116827276B publication Critical patent/CN116827276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45032—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are multiple paralleled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45051—Two or more differential amplifiers cascade coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种运算放大器输入级电路及共模状态检测方法，输入级电路设有电压比较器，能够对N型/P型输入对管的尾电流偏置电压与特定的偏置电压进行比较，输出逻辑再经施密特反相器整形，从而将切换区间压缩至1mV量级以内，减少后级数字控制信号处于中间电位而产生异常的可能性。此种技术方案检测共模状态响应速度快，过渡区间较窄，配合修调电路能够很好地避免失调电压在整个输入共模范围内出现较大的变化，对输入偏置电流和修调电流实现相适应的切换，提高运放的工作性能。

Description

一种运算放大器输入级电路及共模状态检测方法
技术领域
本发明属于电路电子技术领域，特别涉及一种运算放大器输入级电路及共模状态检测方法。
背景技术
轨到轨输入运算放大器通常包括轨至轨输入级、Class-AB输入控制电路、P型负载管、N型负载管和Class-AB输出级等部分，其中，输入级通常采用P输入对管与N输入对管组合的结构，其中，P输入对管包括P型差分管和对应的尾电流源，N输入对管包括N型差分管和对应的尾电流源。工作时，运放的输入级具有三种工作状态，即仅N输入对管工作、仅P输入对管工作、N输入对管和P输入对管同时工作，放大器工作时内部的偏置电流控制、修调电路控制等电路均需要获取输入对管工作状态以实现相适应的状态切换，因此需要一个过渡区间尽可能窄、响应速度足够快的共模状态检测电路。
图1示出了共模状态检测电路的原理图，其中，检测P型差分管工作状态的电路如实线方向所示，其输入信号为P型差分管与P型差分管尾电流的连接处电压；检测N型差分管工作状态的电路则如虚线方向所示，其输入信号为N型差分管与N型差分管尾电流的连接处电压。
中国专利申请号202111289591.5公开一种轨到轨输入比较器用失调电压修调电路，其中提供了针对N输入对管和P输入对管的共模检测电路，如图2所示，是用于对P型差分管的共模状态进行检测，包括PMOS管MP9～MP13和NMOS管MN14～MN17，其中，MP11的栅极与输入级内P型差分管中的一个PMOS管的栅极连接（也即连接反相输入端IN-），MP12的栅极与输入级内P型差分管中的另一个PMOS管的栅极连接（也即连接正向输入端IN+），从而实现MP11、MP12与输入级内P输入对管的适配连接；PMOS管MP10的栅极接偏置电压VB2，PMOS管MP9的栅极以及PMOS管MP13的栅极均接偏置电压VB1，共模检测电路的输出端STATE_P与修调模块连接。
工作时，NMOS管MN14、NMOS管MN16构成的电流镜能实现对流过PMOS管MP11电流的镜像，NMOS管MN15、NMOS管MN17构成的电流镜能实现对PMOS管MP12电流的镜像。当加载到输入级内的共模输入电压较低时，则P输入对管处于导通工作状态，此时，至少存在通过PMOS管MP11和/或PMOS管MP12的电流，此时，通过NMOS管MN14与NMOS管MN16构成的电流镜和/或通过NMOS管MN15与NMOS管MN17构成的电流镜的作用，能使得输出端STATE_P为低电平。
当加载到输入级的共模输入电压大到接近VDD-|VTP|时，则P输入对管、PMOS管MP11以及PMOS管MP12均处于关断状态，输出端STATE_P未有电流通过。通过偏置电压VB1以及偏置电压VB2，能使得PMOS管MP10、PMOS管MP9以及PMOS管MP13导通，此时，能使得STATE_P为高电平。
然而现有的共模检测电路在工作时，P型差分管在工作状态与关断状态之间会存在一段过渡区间，当输入共模电压处于该过渡区间时，由于MP11、MP12、MN14、MN15构成的放大器增益比较小，通常需要几百mV范围过渡区间，过渡区间时会存在MN16和MN17弱导通的情况，此时输出节点电压STATE_P会处于中间电位，导致后续数字逻辑出现功能异常。
N型差分管的共模状态检测也会出现前述问题，有待解决。
发明内容
本发明的目的，在于提供一种运算放大器输入级电路及共模状态检测方法，提供的运放输入级跨导稳定，带宽稳定，并且能够通过共模状态的准确检测，对输入偏置电流和修调电流实现相适应的切换。
为了达成上述目的，本发明的解决方案是：
一种运算放大器输入级电路，包括PMOS管MP1、PMOS管MP2、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、P型尾电流源I0、PMOS管MP3、电压比较器CMP1、施密特触发器SINV1和反相器INV1，其中，PMOS管MP1的源极和PMOS管MP2的源极相连接后，共同连接至P型尾电流源I0的输出端，P型尾电流源I0的输入端接VDD；P型尾电流源I0的输出端还连接PMOS管MP3的源极，PMOS管MP3的栅极连接VBP，PMOS管MP3的漏极分别连接NMOS管MN3的漏极和NMOS管MN3的栅极，NMOS管MN3的源极接地；NMOS管MN1的栅极与PMOS管MP1的栅极均连接INP，NMOS管MN2的栅极与PMOS管MP2的栅极均连接INN；NMOS管MN1的源极与NMOS管MN2的源极相连接后，共同连接至NMOS管MN4的漏极，NMOS管MN4的源极接地；NMOS管MN4的栅极与NMOS管MN3的栅极相连接后，共同连接至电压比较器CMP1的正输入端，电压比较器CMP1的负输入端连接VBN；电压比较器CMP1的输出端经施密特触发器SINV1后连接至反相器INV1的输入端，反相器INV1的输出端用于输出N型输入对管工作标志位CMOUT，为低电平代表N型输入对管不工作，为高电平代表N型输入对管工作；
上述PMOS管MP1、PMOS管MP2、P型尾电流源I0构成输入级的P型输入对管，NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4构成输入级的N型输入对管，PMOS管MP1的漏极、PMOS管MP2的漏极、NMOS管MN1的漏极、NMOS管MN2的漏极作为输入级的输出端。
上述PMOS管MP1与PMOS管MP2组成P型差分管，NMOS管MN1与NMOS管MN2组成N型差分管，NMOS管MN3与NMOS管MN4组成电流镜。
上述PMOS管MP3作为共模状态检测开关，通过其开通或关断状态控制是否进行N型输入对管共模状态的检测。
一种共模状态检测方法，用于检测如前所述的一种运算放大器输入级电路的共模状态；设置PMOS管MP3的栅极偏置电位，使得当输入共模电压低于VDD预设值时（该预设值可以是1.5V），PMOS管MP3处于关断状态，此时NMOS管MN3没有电流流过，NMOS管MN4也没有电流通过；设置VBN为NMOS管MN3正常工作时的栅极电压，此时电压比较器CMP1输出逻辑低电平，经施密特触发器SINV1整形后，再经过反相器INV1，输出CMOUT为低电平；
随着输入共模电压的升高，PMOS管MP3处于弱导通状态，有少量电流流经NMOS管MN3，并镜像至NMOS管MN4，此时NMOS管MN4的栅极电压仍小于VBN，输出CMOUT为低电平；随着输入共模电压的继续升高，流经NMOS管MN3的电流不断增大，直至NMOS管MN4的栅极电压高于VBN某一数值时，电压比较器CMP1输出翻转为逻辑高电平，经施密特触发器SINV1整形后，再经过反相器INV1，输出CMOUT为高电平。
一种运算放大器输入级电路，包括PMOS管MP21、PMOS管MP22、NMOS管MN21、NMOS管MN22、PMOS管MP24、PMOS管MP25、N型尾电流源I21、NMOS管MN25、电压比较器CMP21、施密特触发器SINV21和反相器INV21，其中，NMOS管MN21的源极和NMOS管MN22的源极相连接后，共同连接至N型尾电流源I21的输入端，N型尾电流源I21的输出端接地；I21的输入端还连接NMOS管MN25的源极，NMOS管MN25的栅极连接VBN2，NMOS管MN25的漏极分别连接PMOS管MP24的栅极和漏极，PMOS管MP24的源极连接VDD；MP21的栅极与NMOS管MN21的栅极均连接INP，PMOS管MP22的栅极与NMOS管MN22的栅极均连接INN；PMOS管MP21的源极与PMOS管MP22的源极相连接后，共同连接至PMOS管MP25的漏极，PMOS管MP25的源极接VDD；PMOS管MP25的栅极与PMOS管MP24的栅极相连接后，共同连接至电压比较器CMP21的正输入端，电压比较器CMP21的负输入端连接VBP2；电压比较器CMP21的输出端经施密特触发器SINV21后连接至反相器INV21的输入端，反相器INV21的输出端用于输出P型输入对管工作标志位CMOUT，为低电平代表P型输入对管不工作，为高电平代表P型输入对管工作；
上述NMOS管MN21、NMOS管MN22、N型尾电流源I21构成输入级的N型输入对管，PMOS管MP21、PMOS管MP22、PMOS管MP24、PMOS管MP25构成输入级的P型输入对管，PMOS管MP21的漏极、PMOS管MP22的漏极、NMOS管MN21的漏极、NMOS管MN22的漏极作为输入级的输出端。
上述PMOS管MP21与PMOS管MP22组成P型差分管，NMOS管MN21与NMOS管MN22组成N型差分管，PMOS管MP24与PMOS管MP25组成电流镜。
上述NMOS管MN25作为共模状态检测开关，通过其开通或关断状态控制是否进行P型输入对管共模状态的检测。
一种共模状态检测方法，用于检测如前所述的一种运算放大器输入级电路的共模状态；设置NMOS管MN25的栅极偏置电位，使得当输入共模电压高于GND预设值时（该预设值可以是1.5V），NMOS管MN25处于关断状态，此时PMOS管MP24没有电流流过，PMOS管MP25也没有电流通过；设置VBN2为PMOS管MP24正常工作时的栅极电压，此时电压比较器CMP21输出逻辑高电平，经施密特触发器SINV21整形后，再经过反相器INV21，输出CMOUT为高电平；
随着输入共模电压的降低，NMOS管MN25处于弱导通状态，有少量电流流经PMOS管MP24，并镜像至PMOS管MP25，此时PMOS管MP25的栅极电压大于VBP2，输出CMOUT为高电平；随着输入共模电压的继续降低，流经PMOS管MP24的电流不断增大，直至PMOS管MP25的栅极电压低于VBP2某一数值时，电压比较器CMP21输出翻转为逻辑低电平，经施密特触发器SINV21整形后，再经过反相器INV21，输出CMOUT为低电平。
采用上述方案后，本发明对输入级电路结构进行重新设计，采用电压比较器对N型/P型输入对管的尾电流偏置电压与特定的偏置电压进行比较，并对电压比较器输出逻辑通过施密特反相器进行整形，可以极大压缩输入共模检测模块切换区间至1mV量级以内，减少后级数字控制信号处于中间电位而产生异常的可能性，且输入级电路跨导稳定，带宽稳定；本发明检测共模状态响应速度快，过渡区间较窄，配合修调电路能够很好地避免失调电压在整个输入共模范围内出现较大的变化，提高运放的工作性能。
附图说明
图1是现有的共模状态检测电路原理框图；
图2是现有的共模状态检测电路图；
图3是本发明包含N型输入对管工作状态检测的输入级电路图；
图4是图3所示电路的电压波形示意图；
图5是本发明包含P型输入对管工作状态检测的输入级电路图；
图6是图5所示电路的电压波形示意图。
具体实施方式
以下将结合附图，对本发明的技术方案及有益效果进行详细说明。
如图3所示，本发明提供一种运算放大器输入级电路，包括PMOS管MP1、MP2组成的P型差分管，NMOS管MN1、MN2组成的N型差分管，NMOS管MN3、MN4组成的电流镜，P型尾电流源I0，PMOS管MP3，电压比较器CMP1，施密特触发器SINV1和反相器INV1，其可同时实现对电路中N型输入对管共模状态的检测；其中，MP1的源极和MP2的源极相连接后，共同连接至I0的输出端，I0的输入端接VDD；I0的输出端还连接MP3的源极，MP3的栅极连接VBP，MP3的漏极分别连接MN3的漏极和MN3的栅极，MN3的源极接地；MN1的栅极与MP1的栅极均连接INP，MN2的栅极与MP2的栅极均连接INN；MN1的源极与MN2的源极相连接后，共同连接至MN4的漏极，MN4的源极接地；MN4的栅极与MN3的栅极相连接后，共同连接至CMP1的正输入端，CMP1的负输入端连接VBN；CMP1的输出端经SINV1后连接至INV1的输入端，INV1的输出端用于输出N型输入对管工作标志位CMOUT，为低电平代表N型输入对管不工作，为高电平代表N型输入对管工作。其中，MP1、MP2、I0构成输入级的P型输入对管，MN1、MN2、MN3、MN4构成输入级的N型输入对管，MP1的漏极、MP2的漏极、MN1的漏极、MN2的漏极作为输入级的输出端，连接至运算放大器的P型负载管、N型负载管；MP3作为共模状态检测开关，可通过其开通或关断状态控制是否进行N型输入对管共模状态的检测。
基于图3所示的电路，本发明还提供一种共模状态检测方法，当输入共模电压比较低的时候（通常当输入共模电压低于VDD 1.5V左右，可根据工艺和电流源的结构具体确定），P型输入对管的源端电压VA等于VCM(输入共模电压)+VGS（MP1/MP2），事先通过合理设置MP3的栅极偏置电位，能够使得此时MP3处于关断状态，MN3没有电流流过，VB为一个较低电位，MN4也没有电流，所以N型输入对管不工作，通过设置合理的VBN，一般和MN3正常工作时的栅极电压相等，此时电压比较器的正输入端为VB处于较低电平，低于电压比较器的负输入端电压VBN，所以电压比较器输出逻辑低电平，经过施密特触发器整形，再经过反相器，得到CMOUT为0，表征N型输入对管不工作。
而随着输入共模电压的升高，在一段VA接近于VBP+VGS(MP3)到VA小于VBP+VGS(MP3)的区间内，MP3处于弱导通状态，有少量电流流经MN3，镜像至MN4，N型输入对管处于微弱工作状态，此时的VB仍小于VBN，输出结果CMOUT为逻辑低电平，随着共模电压的不断升高，MN3的电流不断增大，直至VB节点电压高于VBN 1mV左右时，输出结果CMOUT立刻翻转为高电平。因为电压比较器CMP1的开环增益比较大，只需要1mV左右的小差模信号便可得出正确的逻辑电平，该电平可送入修调电路，从而完成对输入级的修调，避免失调电压在整个输入共模范围内出现较大的变化。输出结果及VA、VB随共模输入变化的变化趋势如图4所示。
如图5所示，本发明提供一种运算放大器输入级电路，包括PMOS管MP21、MP22组成的P型差分管，NMOS管MN21、MN22组成的N型差分管，PMOS管MP24、MP25组成的电流镜，N型尾电流源I21，NMOS管MN25，电压比较器CMP21，施密特触发器SINV21和反相器INV21，其可同时实现对电路中P型输入对管共模状态的检测；其中，MN21的源极和MN22的源极相连接后，共同连接至I21的输入端，I21的输出端接地；I21的输入端还连接MN25的源极，MN25的栅极连接VBN2，MN25的漏极分别连接MP24的栅极和漏极，MP24的源极连接VDD；MP21的栅极与MN21的栅极均连接INP，MP22的栅极与MN22的栅极均连接INN；MP21的源极与MP22的源极相连接后，共同连接至MP25的漏极，MP25的源极接VDD；MP25的栅极与MP24的栅极相连接后，共同连接至CMP21的正输入端，CMP21的负输入端连接VBP2；CMP21的输出端经SINV21后连接至INV21的输入端，INV21的输出端用于输出P型输入对管工作标志位CMOUT，为低电平代表P型输入对管不工作，为高电平代表P型输入对管工作。其中，MN21、MN22、I21构成输入级的N型输入对管，MP21、MP22、MP24、MP25构成输入级的P型输入对管，MP21的漏极、MP22的漏极、MN21的漏极、MN22的漏极作为输入级的输出端，连接至运算放大器的P型负载管、N型负载管；MN25作为共模状态检测开关，可通过其开通或关断状态控制是否进行P型输入对管共模状态的检测。
基于图5所示的电路，本发明还提供一种共模状态检测方法，当输入共模电压比较高的时候（通常当输入共模电压高于GND 1.5V左右，可根据工艺和电流源的结构具体确定），N型输入对管的源端电压VA2等于VCM(输入共模电压)-VGS（MN1/MN2），事先通过合理设置MN25的栅极偏置电位，能够使得此时MN25处于关断状态，MP24没有电流流过，VB2为一个较高电位，MP25也没有电流，所以P型输入对管不工作，通过设置合理的VBP2，一般和MP24正常工作时的栅极电压相等，此时电压比较器的正输入端为VB2处于较高电平，高于电压比较器的负输入端电压VBP2，所以电压比较器输出逻辑高电平，经过施密特触发器整形，再经过反相器，得到CMOUT为高电平，表征P型输入对管不工作。
而随着输入共模电压的降低，在一段VA2接近于VBN2-VGS(MN25)到VA小于VBN2-VGS(MN25)的区间内，MN25处于弱导通状态，有少量电流流经MP24，镜像至MP25，P型输入对管处于微弱工作状态，此时的VB2仍大于VBP2，输出结果CMOUT为逻辑高电平，随着共模电压的不断降低，MP24的电流不断增大，直至VB2节点电压低于VBP2 1mV左右时，输出结果CMOUT立刻翻转为低电平。因为电压比较器CMP21的开环增益比较大，只需要1mV左右的小差模信号便可得出正确的逻辑电平，该电平可送入修调电路，从而完成对输入级的修调，避免失调电压在整个输入共模范围内出现较大的变化。输出结果及VA2、VB2随共模输入变化的变化趋势如图6所示。
以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (8)

1.一种运算放大器输入级电路，其特征在于：包括PMOS管MP1、PMOS管MP2、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、P型尾电流源I0、PMOS管MP3、电压比较器CMP1、施密特触发器SINV1和反相器INV1，其中，PMOS管MP1的源极和PMOS管MP2的源极相连接后，共同连接至P型尾电流源I0的输出端，P型尾电流源I0的输入端接VDD；P型尾电流源I0的输出端还连接PMOS管MP3的源极，PMOS管MP3的栅极连接VBP，PMOS管MP3的漏极分别连接NMOS管MN3的漏极和NMOS管MN3的栅极，NMOS管MN3的源极接地；NMOS管MN1的栅极与PMOS管MP1的栅极均连接INP，NMOS管MN2的栅极与PMOS管MP2的栅极均连接INN；NMOS管MN1的源极与NMOS管MN2的源极相连接后，共同连接至NMOS管MN4的漏极，NMOS管MN4的源极接地；NMOS管MN4的栅极与NMOS管MN3的栅极相连接后，共同连接至电压比较器CMP1的正输入端，电压比较器CMP1的负输入端连接VBN；电压比较器CMP1的输出端经施密特触发器SINV1后连接至反相器INV1的输入端，反相器INV1的输出端用于输出N型输入对管工作标志位CMOUT，为低电平代表N型输入对管不工作，为高电平代表N型输入对管工作；
所述PMOS管MP1、PMOS管MP2、P型尾电流源I0构成输入级的P型输入对管，NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4构成输入级的N型输入对管，PMOS管MP1的漏极、PMOS管MP2的漏极、NMOS管MN1的漏极、NMOS管MN2的漏极作为输入级的输出端。
2.如权利要求1所述的运算放大器输入级电路，其特征在于：所述PMOS管MP1与PMOS管MP2组成P型差分管，NMOS管MN1与NMOS管MN2组成N型差分管，NMOS管MN3与NMOS管MN4组成电流镜。
3.如权利要求1所述的运算放大器输入级电路，其特征在于：所述PMOS管MP3作为共模状态检测开关，通过其开通或关断状态控制是否进行N型输入对管共模状态的检测。
4.一种共模状态检测方法，用于检测如权利要求1所述的一种运算放大器输入级电路的共模状态，其特征在于：设置PMOS管MP3的栅极偏置电位，使得当输入共模电压低于VDD预设值时，PMOS管MP3处于关断状态，此时NMOS管MN3没有电流流过，NMOS管MN4也没有电流通过；设置VBN为NMOS管MN3正常工作时的栅极电压，此时电压比较器CMP1输出逻辑低电平，经施密特触发器SINV1整形后，再经过反相器INV1，输出CMOUT为低电平；
随着输入共模电压的升高，PMOS管MP3处于弱导通状态，有少量电流流经NMOS管MN3，并镜像至NMOS管MN4，此时NMOS管MN4的栅极电压仍小于VBN，输出CMOUT为低电平；随着输入共模电压的继续升高，流经NMOS管MN3的电流不断增大，直至NMOS管MN4的栅极电压高于VBN某一数值时，电压比较器CMP1输出翻转为逻辑高电平，经施密特触发器SINV1整形后，再经过反相器INV1，输出CMOUT为高电平。
5.一种运算放大器输入级电路，其特征在于：包括PMOS管MP21、PMOS管MP22、NMOS管MN21、NMOS管MN22、PMOS管MP24、PMOS管MP25、N型尾电流源I21、NMOS管MN25、电压比较器CMP21、施密特触发器SINV21和反相器INV21，其中，NMOS管MN21的源极和NMOS管MN22的源极相连接后，共同连接至N型尾电流源I21的输入端，N型尾电流源I21的输出端接地；I21的输入端还连接NMOS管MN25的源极，NMOS管MN25的栅极连接VBN2，NMOS管MN25的漏极分别连接PMOS管MP24的栅极和漏极，PMOS管MP24的源极连接VDD；MP21的栅极与NMOS管MN21的栅极均连接INP，PMOS管MP22的栅极与NMOS管MN22的栅极均连接INN；PMOS管MP21的源极与PMOS管MP22的源极相连接后，共同连接至PMOS管MP25的漏极，PMOS管MP25的源极接VDD；PMOS管MP25的栅极与PMOS管MP24的栅极相连接后，共同连接至电压比较器CMP21的正输入端，电压比较器CMP21的负输入端连接VBP2；电压比较器CMP21的输出端经施密特触发器SINV21后连接至反相器INV21的输入端，反相器INV21的输出端用于输出P型输入对管工作标志位CMOUT，为低电平代表P型输入对管不工作，为高电平代表P型输入对管工作；
所述NMOS管MN21、NMOS管MN22、N型尾电流源I21构成输入级的N型输入对管，PMOS管MP21、PMOS管MP22、PMOS管MP24、PMOS管MP25构成输入级的P型输入对管，PMOS管MP21的漏极、PMOS管MP22的漏极、NMOS管MN21的漏极、NMOS管MN22的漏极作为输入级的输出端。
6.如权利要求5所述的运算放大器输入级电路，其特征在于：所述PMOS管MP21与PMOS管MP22组成P型差分管，NMOS管MN21与NMOS管MN22组成N型差分管，PMOS管MP24与PMOS管MP25组成电流镜。
7.如权利要求5所述的运算放大器输入级电路，其特征在于：所述NMOS管MN25作为共模状态检测开关，通过其开通或关断状态控制是否进行P型输入对管共模状态的检测。
8.一种共模状态检测方法，用于检测如权利要求5所述的一种运算放大器输入级电路的共模状态，其特征在于：设置NMOS管MN25的栅极偏置电位，使得当输入共模电压高于GND预设值时，NMOS管MN25处于关断状态，此时PMOS管MP24没有电流流过，PMOS管MP25也没有电流通过；设置VBN2为PMOS管MP24正常工作时的栅极电压，此时电压比较器CMP21输出逻辑高电平，经施密特触发器SINV21整形后，再经过反相器INV21，输出CMOUT为高电平；
随着输入共模电压的降低，NMOS管MN25处于弱导通状态，有少量电流流经PMOS管MP24，并镜像至PMOS管MP25，此时PMOS管MP25的栅极电压大于VBP2，输出CMOUT为高电平；随着输入共模电压的继续降低，流经PMOS管MP24的电流不断增大，直至PMOS管MP25的栅极电压低于VBP2某一数值时，电压比较器CMP21输出翻转为逻辑低电平，经施密特触发器SINV21整形后，再经过反相器INV21，输出CMOUT为低电平。
CN202311099607.5A 2023-08-30 2023-08-30 一种运算放大器输入级电路及共模状态检测方法 Active CN116827276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311099607.5A CN116827276B (zh) 2023-08-30 2023-08-30 一种运算放大器输入级电路及共模状态检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311099607.5A CN116827276B (zh) 2023-08-30 2023-08-30 一种运算放大器输入级电路及共模状态检测方法

Publications (2)

Publication Number Publication Date
CN116827276A true CN116827276A (zh) 2023-09-29
CN116827276B CN116827276B (zh) 2023-11-14

Family

ID=88120733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311099607.5A Active CN116827276B (zh) 2023-08-30 2023-08-30 一种运算放大器输入级电路及共模状态检测方法

Country Status (1)

Country Link
CN (1) CN116827276B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614880A (zh) * 2003-11-09 2005-05-11 珠海炬力集成电路设计有限公司 运放设计的电流平衡方法
CN102611451A (zh) * 2012-03-15 2012-07-25 西安交通大学 轨对轨输入范围的分布式采样保持电路
CN202395725U (zh) * 2011-12-23 2012-08-22 东南大学 一种电流复用高线性度折叠电流镜混频器
CN202503479U (zh) * 2012-03-16 2012-10-24 聚辰半导体(上海)有限公司 高增益高电源抑制比ab类运算放大器
JP2013153288A (ja) * 2012-01-24 2013-08-08 Rohm Co Ltd コンパレータ、それを用いたオシレータ、ｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ、電子機器
US20140015509A1 (en) * 2012-07-12 2014-01-16 Freescale Semiconductor, Inc Bandgap reference circuit and regulator circuit with common amplifier
CN207182280U (zh) * 2017-08-15 2018-04-03 苏州锴威特半导体有限公司 一种恒跨导全摆幅运算放大器
CN113098456A (zh) * 2021-03-31 2021-07-09 无锡英诺赛思科技有限公司 用于高压集成电路的高性能芯片状态监测保护电路
CN113098458A (zh) * 2021-03-31 2021-07-09 黄山学院 用于高压栅驱动芯片的高共模瞬态抑制差分信号接收电路
CN115001462A (zh) * 2022-05-13 2022-09-02 深圳市国微电子有限公司 轨到轨迟滞比较电路及电子设备
CN217741697U (zh) * 2022-05-13 2022-11-04 深圳市国微电子有限公司 轨到轨迟滞比较电路及电子设备
CN115580235A (zh) * 2022-10-09 2023-01-06 电子科技大学 一种使轨到轨运算放大器输入级跨导恒定的电路
CN115913187A (zh) * 2022-12-08 2023-04-04 上海先积集成电路有限公司 一种宽输入电压范围的电压比较器电路
CN116094467A (zh) * 2023-02-09 2023-05-09 北京中科银河芯科技有限公司 一种共模反馈电路、共模反馈方法及全差分运算放大器

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614880A (zh) * 2003-11-09 2005-05-11 珠海炬力集成电路设计有限公司 运放设计的电流平衡方法
CN202395725U (zh) * 2011-12-23 2012-08-22 东南大学 一种电流复用高线性度折叠电流镜混频器
JP2013153288A (ja) * 2012-01-24 2013-08-08 Rohm Co Ltd コンパレータ、それを用いたオシレータ、ｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ、電子機器
CN102611451A (zh) * 2012-03-15 2012-07-25 西安交通大学 轨对轨输入范围的分布式采样保持电路
CN202503479U (zh) * 2012-03-16 2012-10-24 聚辰半导体(上海)有限公司 高增益高电源抑制比ab类运算放大器
US20140015509A1 (en) * 2012-07-12 2014-01-16 Freescale Semiconductor, Inc Bandgap reference circuit and regulator circuit with common amplifier
CN207182280U (zh) * 2017-08-15 2018-04-03 苏州锴威特半导体有限公司 一种恒跨导全摆幅运算放大器
CN113098456A (zh) * 2021-03-31 2021-07-09 无锡英诺赛思科技有限公司 用于高压集成电路的高性能芯片状态监测保护电路
CN113098458A (zh) * 2021-03-31 2021-07-09 黄山学院 用于高压栅驱动芯片的高共模瞬态抑制差分信号接收电路
CN115001462A (zh) * 2022-05-13 2022-09-02 深圳市国微电子有限公司 轨到轨迟滞比较电路及电子设备
CN217741697U (zh) * 2022-05-13 2022-11-04 深圳市国微电子有限公司 轨到轨迟滞比较电路及电子设备
CN115580235A (zh) * 2022-10-09 2023-01-06 电子科技大学 一种使轨到轨运算放大器输入级跨导恒定的电路
CN115913187A (zh) * 2022-12-08 2023-04-04 上海先积集成电路有限公司 一种宽输入电压范围的电压比较器电路
CN116094467A (zh) * 2023-02-09 2023-05-09 北京中科银河芯科技有限公司 一种共模反馈电路、共模反馈方法及全差分运算放大器

Also Published As

Publication number Publication date
CN116827276B (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
KR100957062B1 (ko) 정전압 회로
CN109379064B (zh) 一种电流比较器
US7403045B2 (en) Comparator circuit with reduced switching noise
CN108762363A (zh) 一种推挽输出级的ldo电路
CN106549639B (zh) 一种增益自适应误差放大器
CN114441842A (zh) 一种用于峰值电流模控制Buck变换器的过零检测电路
CN116827320B (zh) 一种快速响应的自适应电源转换电路
CN116827276B (zh) 一种运算放大器输入级电路及共模状态检测方法
US8482317B2 (en) Comparator and method with adjustable speed and power consumption
CN115729304B (zh) Ldo高温漏电消除电路
US10418952B1 (en) Amplifier with hysteresis
CN114337619B (zh) 一种消除误翻转的反流比较器
CN114337552B (zh) 自适应压摆率增强的运算放大电路
US20130082778A1 (en) Differential amplifier
CN113644901B (zh) 一种高速比较器电路
CN201018463Y (zh) 单边迟滞比较器
CN210157150U (zh) 能提高运算放大器性能的差分输入结构
CN210405234U (zh) 一种具有负载动态检测的自适应电压跟随放大电路
CN113485518A (zh) 一种通用型ldo瞬态响应增强电路
CN112816767A (zh) 一种电感电流过零检测电路和方法
CN114696802A (zh) 比较器电路及包含其的芯片
CN102064777B (zh) 放大电路
CN112947660B (zh) 一种电源电压的预处理电路及预处理方法
CN110635790A (zh) 一种电压型迟滞比较器
CN112436812A (zh) 一种用于运算放大器的动态尾电流源偏置电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant