CN115913187A - 一种宽输入电压范围的电压比较器电路 - Google Patents
一种宽输入电压范围的电压比较器电路 Download PDFInfo
- Publication number
- CN115913187A CN115913187A CN202211579019.7A CN202211579019A CN115913187A CN 115913187 A CN115913187 A CN 115913187A CN 202211579019 A CN202211579019 A CN 202211579019A CN 115913187 A CN115913187 A CN 115913187A
- Authority
- CN
- China
- Prior art keywords
- mos tube
- mos
- drain
- mos transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 claims abstract description 4
- 101150110971 CIN7 gene Proteins 0.000 claims 1
- 101150110298 INV1 gene Proteins 0.000 claims 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明提供了一种宽输入电压范围的电压比较器电路，包括：比较器电路，用于输入电压信号与电源电压的比较，输出逻辑电平，所述的宽输入电压范围的电压比较器电路包括共栅差分输入电路，用于接收宽电压范围内的输入信号，所述的比较器电路输出连接有缓冲电路，所述输出缓冲电路由两级反相器组成，用于输出整形，所述宽输入电压范围的电压比较器电路还包括迟滞产生电路，用于比较时产生迟滞的功能。本发明宽输入电压范围的电压比较器具有在宽输入电压范围内的信号检测的能力，实现输入电压与电源电压迟滞比较的功能，其内部结构简单，大大节省了比较器电路的面积。
Description
技术领域
本申请涉及到集成电路领域，特别涉及一种宽输入电压范围的电压比较器电路。
背景技术
比较器是集成电路中基本模块之一，它被广泛应用于各类数模转换器、模数转换器等电路中。比较器检测输入信号，并将其转换成逻辑电平输出。常规的共源级差分运放比较器，如图1所示，其最大共模输入电压会比电源电压低一个MOS管的源漏电压VDS，该比较器的共模输入范围限制了输入信号的有效范围。
一般情况下，可以采用轨到轨输入的方式来拓展共源级差分运放比较器的共模输入范围，如图2所示，可以保证比较器从电源电压到地端的范围内能正常进行检测输入信号和比较的功能。采用NMOS输入对管和PMOS输入对管并联作为轨到轨比较器输入级电路。在工作时，所述的输入级电路存在三种工作状态，分别是：共模输入信号较低时P输入对管对工作、共模输入信号较高时只有N输入对管工作、共模输入信号处于中间电位时N输入对管和P输入对管同时工作。三种工作状态实现比较器在轨到轨范围内正常工作。但是，对于输入信号电平远高于比较器的电源电压的情况时，即使是轨到轨输入的比较器也不适用，其应用场景仍然受到电源电压的限制。此时可以对输入信号进行电平移位、按比例衰减等预处理，再将处理过的信号输入比较器。
现有的一种宽输入电压范围的电压比较器设计原理图如图3所示，该宽输入范围的电压比较器通过在比较器输入端引入电阻分压网络，将差分输入信号按比例衰减后再输入比较器，从而拓宽了比较器的信号输入范围，可以实现高于电源电压的信号进行比较；并且在比较器的输入端引入固定失调，使该比较器具有迟滞比较的功能，从而避免了输入信号中噪声等干扰因素引起的错误逻辑输出。
所述的现有宽输入电压范围的电压比较器的输入范围通过电阻分压网络的引入可以按比例衰减输入信号，再输入比较器，可以让信号输入范围达到一个很宽的范围。其缺点是电阻分压网络是按固定比例衰减的，衰减能力有限，对于更大电压的输入信号，衰减过后的信号存在仍然超过比较器的共模输入范围的可能；并且，电阻分压网络的引入使电路复杂度大大增大，会明显增大芯片面积，不能满足现代低功耗、低成本的要求。为解决上述问题，本发明提供一种新型的宽输入电压范围的电压比较器，以一种简单的结构实现了宽范围输入电压接收并比较，节省芯片的面积。
发明内容
本发明提供了一种新型的简单的宽输入电压范围的电压比较器电路，其目的是为了解决在标准CMOS工艺中，差分比较器电路信号检测范围较小，结构复杂的问题。该比较器包括：共栅差分输入电路、比较器电路、输出缓冲电路、迟滞产生电路。
所述共栅差分输入电路包括第一电阻、第一MOS管、第二MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第二十MOS管、第二十一MOS管、第一电流源、信号输入端(VIN)。其中，
所述第一电阻的第一端与信号输入端(VIN)连接，所述第一电阻的第二端与第一MOS管源端、第二MOS管源端连接；所述第一MOS管栅漏短接，并且与第二MOS管栅端、第八MOS管漏端连接；所述第八MOS管栅端与第二十MOS管栅端和漏端、第十MOS管栅端连接，所述第八MOS管源端与第九MOS管漏端连接；所述第九MOS管栅端与第二十一MOS管栅端和漏端、第十一MOS管栅端连接，所述第九MOS管源端与第十一MOS管源端、第二十一MOS管源端均连接地端(GND)；所述第一电流源第一端与电源电压端(VDD)连接，第二端与第二十MOS管源端连接；所述第二MOS管漏端与第五MOS管源端、第十六MOS管源端连接；所述第十MOS管漏端于第五MOS管漏端、第一反相器输入端连接；所述第十MOS管源端与第十一MOS漏端连接。
所述比较器电路包括第二电阻、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管；其中，
所述第二电阻第一端、第十七MOS管源端、第三电阻第一端与电源电压端(VDD)连接，所述第二电阻第二端与第三MOS管源端、第四MOS管源端连接；所述第三MOS管栅端与第四MOS管栅端和漏端、第十四MOS管漏端连接，所述第三MOS管漏端与第六MOS管源端、第四电阻第二端连接；所述第六MOS管栅漏短接且栅漏端于第五MOS管栅端、第十二MOS管漏端连接；所述第十二MOS管栅端与第十四MOS管栅端、第二十MOS管栅端和漏端连接，所述第十二MOS管源端与第十三MOS管漏端连接；所述第十三MOS管源端与第十五MOS管源端、第十九MOS管源端、第十六MOS管都与地端连接，所述第十三MOS管栅端与第二十一MOS管栅端和漏端、第十五MOS管栅端、第十九MOS管栅端连接；所述第十四MOS管源端与第十五MOS漏端连接；所述第十六MOS管栅端与第十七MOS管栅端和漏端、第十八MOS管漏端连接；所述第十八MOS管源端与第十九MOS管漏端连接。
所述输出缓冲电路包括第一反相器INV1和第二反相器INV2；其中，
所述第一反相器INV1输出端与第二反相器输入端连接，所述第二反相器输出端与比较器输出端(VOUT)、第七MOS管栅端连接。
所述迟滞产生电路包括第三电阻、第四电阻和第七MOS管；其中，
所述第三电阻第一端与电源电压端(VDD)、第七MOS管源端连接，所述第三电阻第二端与第四电阻第一端、第七MOS管漏端连接。
本发明的上述实施例所述的宽输入电压比较器通过共栅差分输入级拓展输入电压范围，在不发生器件高压饱和或者击穿的情况下，其输入信号的上限不受限制，共栅级输入的下限也不受限制，可以实现低于地端(GND)电压的输入信号与电源电源的比较。对于应用不同输入电压的场景，可以替换电路中器件所能承受的最大电压，以适应不同应用场景，灵活应用。这种结构拓宽了在标准CMOS工艺中差分接收器电路的输入电压范围，使得其可以应用于高压场合。迟滞产生电路的使用，引入了固定失调，使电路具有迟滞比较功能，从而避免了输入信号中的噪声等干扰因素引起的错误逻辑输出。本发明通过简单的结构实现宽范围输入电压迟滞比较，不需要对输入信号进行预处理，简化了电路，节省芯片面积，并且可以在任何CMOS工艺中实现。
附图说明
图1为共源级差分运放比较器
图2为一种轨到轨输入运放比较器
图3为目前一种对输入信号进行预处理的宽输入电压范围的电压比较器的电路原理图。
图4为本发明提供的一种宽电压输入范围的电压比较器电路原理图。
图4【附图标记说明】
M1-第一MOS管；M2-第二MOS管；M3-第三MOS管；M4-第四MOS管；M5-第五MOS管；M6-第六MOS管；M7-第七MOS管；M8-第八MOS管；M9-第九MOS管；M10-第十MOS管；M11-第十一MOS管；M12-第十二MOS管；M13-第十三MOS管；M14-第十四MOS管；M15-第十五MOS管；M16-第十六MOS管；M17-第十七MOS管；M18-第十八MOS管；M19-第十九MOS管；M20-第二十MOS管；M21-第二十一MOS管；R1-第一电阻；R2-第二电阻；INV1-第一反相器；INV2-第二反相器；I1-第一电流源。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面结合附图对本发明一种宽输入电压范围的电压比较器进行说明。
请参阅图2，其是本发明一种宽输入电压范围的电压比较器原理图。
本发明针对现有的宽输入电压比较器电路中，在标准CMOS工艺下，为解决拓宽信号检测范围而引入信号预处理电路而带来的结构复杂、面积增加等问题，提供了一种新型的宽输入电压范围的电压比较器。
如图2所示，本发明的实施提供了一种宽输入电压的电压比较器电路，包括：共栅差分输入电路、比较器电路、输出缓冲电路、迟滞产生电路。
所述的共栅差分输入电路包括第一电阻、第一MOS管、第二MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第二十MOS管、第二十一MOS管、第一电流源、信号输入端；其中，所述第一电阻的第一端与信号输入端(VIN)连接，所述第一电阻的第二端与第一MOS管源端、第二MOS管源端连接；所述第一MOS管栅漏短接，并且与第二MOS管栅端、第八MOS管漏端连接；所述第八MOS管栅端与第二十MOS管栅端和漏端、第十MOS管栅端连接，所述第八MOS管源端与第九MOS管漏端连接；所述第九MOS管栅端与第二十一MOS管栅端和漏端、第十一MOS管栅端连接，所述第九MOS管源端与第十一MOS管源端、第二十一MOS管源端均连接地端(GND)；所述第一电流源第一端与电源电压端(VDD)连接，第二端与第二十MOS管源端连接；所述第二MOS管漏端与第五MOS管源端、第十六MOS管源端连接；所述第十MOS管漏端于第五MOS管漏端、第一反相器输入端连接；所述第十MOS管源端与第十一MOS漏端连接。
所述比较器电路包括第二电阻、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管；其中，所述第二电阻第一端、第十七MOS管源端、第三电阻第一端与电源电压端(VDD)连接，所述第二电阻第二端与第三MOS管源端、第四MOS管源端连接；所述第三MOS管栅端与第四MOS管栅端和漏端、第十四MOS管漏端连接，所述第三MOS管漏端与第六MOS管源端、第四电阻第二端连接；所述第六MOS管栅漏短接且栅漏端于第五MOS管栅端、第十二MOS管漏端连接；所述第十二MOS管栅端与第十四MOS管栅端、第二十MOS管栅端和漏端连接，所述第十二MOS管源端与第十三MOS管漏端连接；所述第十三MOS管源端与第十五MOS管源端、第十九MOS管源端、第十六MOS管都与地端连接，所述第十三MOS管栅端与第二十一MOS管栅端和漏端、第十五MOS管栅端、第十九MOS管栅端连接；所述第十四MOS管源端与第十五MOS漏端连接；所述第十六MOS管栅端与第十七MOS管栅端和漏端、第十八MOS管漏端连接；所述第十八MOS管源端与第十九MOS管漏端连接。
所述输出缓冲电路包括第一反相器INV1和第二反相器INV2；其中，所述第一反相器INV1输出端与第二反相器输入端连接，所述第二反相器输出端与比较器输出端(VOUT)、第七MOS管栅端连接。
所述迟滞产生电路包括第三电阻、第四电阻和第七MOS管；其中，所述第三电阻第一端与电源端(VDD)、第七MOS管源端连接，所述第三电阻第二端与第四电阻第一端、第七MOS管漏端连接。
下面对比较器原理进行阐述：
宽输入电压比较器的共栅差分输入级电路如图4所示，第一电阻R1用于检测输入的共模信号，输入的共模电压信号从PMOS管的源端输入比较器。信号从MOS管的源端输入，摆脱了信号从MOS管栅端输入的共模范围限制，在不发生器件高压饱和的限制或者击穿的条件下，其输入信号的上限范围不受限制。共栅级输入的下限也不受限制，可以输入低于地端电压(GND)的信号。对于应用于不同输入电压的情况，可以替换共栅级输入电路中的耐高压器件，以适应不同的应用场景，可以实现输入信号为负压到一个很大输入电压与电源电压比较，应用灵活。
第十四MOS管和第十五MOS管构成20uA电流源，为第四MOS管提供20uA电流，该电流按2：1的比例复制给第三MOS管，第三MOS管和第六MOS管电流被第十二MOS管和第十三MOS管构成10uA电流源钳制在10uA。恒流源第六MOS管栅漏短接，为第五MOS管提供固定栅压VG6，并且提供一个固定的Y点电压VY。
当VIN从低压增大且大于电源电压时，共栅输入差分级第一MOS管、第二MOS管正常导通接收输入信号。第八MOS管、第九MOS管构成的15uA电流源为第一MOS管提供15uA电流，该电流等比例复制给第二MOS管。随VIN增大，第一MOS管、第二MOS管源端电压增大，由于电流大小被固定，根据MOS管电流平方律公式可知，栅漏短接的第一MOS管栅压跟随VIN增大而增大，第二MOS管漏端X节点电压VX也增大。此时，VX>VY。第五MOS管栅压被栅漏短接的第六MOS管钳制在一个固定值，第五MOS管源漏电流IDS5被第十MOS管、第十一MOS管构成的电流源钳制在10uA，第二MOS管流下来的多余电流流向第十六MOS管。第十六MOS管动态调整吸收第二MOS管流下去的多余电流。根据MOS管的电流平方律公式：
可知，λ作为一个很小的值，VX的增大引起VGS5的增大。即便是VGS5的微弱增大，VDS5也需要急剧减小才能抵消VGS5增大对电流IDS5带来的影响，即VZ急剧增大，VZ＝VX-VDS5。VZ经过输出缓冲级整形，输出为VDD的高电平逻辑。
当VIN开始从高电平减小时且小于电源电源VDD时，栅漏短接的第六MOS管流过固定10uA电流，为第五MOS管提供固定栅压VG6。Y点电压VY不改变。随输入信号VIN的不断减小，第一MOS管、第二MOS管源端电压减小，栅漏短接的第一MOS管栅压自适应减小，为第二MOS管提供的栅压减小。根据MOS管电流平方律公式可知X点电压VX也不断减小，使VX<VY，将第二MOS管压入线性区，流经第二MOS管电流随VIN减小而逐渐减小。当流经第二MOS管电流减小至10uA以下，第二MOS管所有电流都向第五MOS管，第十六MOS管自动调整至关断。第十MOS管、第十一MOS管构成的电流源提供了10uA电流，第五MOS管提供电流小于10uA，Z点电压VZ被拉低，使第十MOS管、第十一MOS管构成的电流源进入线性区，电流减小至与上方电流源电流相同。电压VZ经输出缓冲级整形，输出为0的低电平逻辑。
反相器INV1和INV2构成输出缓冲电路，对电压VZ进行整形输出。
反相器INV1、INV2、第七MOS管、第三电阻和第四电阻构成正反馈环路，实现迟滞的功能。
当输入VIN高于VDD时，输出节点VOUT为高电平，使第七MOS管关断，此时流过第四电阻的电流:
第六MOS管电流被第十二和第十三MOS管构成的10uA电流源钳制在10uA。此时，流过第三MOS管电流:
由上式(2)(3)可解出VY1的值。
当输入VIN低于VDD时，输出节点VOUT为低电平，第七MOS导通，将第三电阻短路，为简化分析忽略第三MOS管的导通电阻，此时流过第四电阻电流:
此时，流过第三MOS管电流:
由上式(4)(5)可解出VY2的值。
第七MOS管在VIN输入低压时开启，在VIN输入高压时关断，改变了第三MOS管上电流IDS3在VIN从低压向高压转变、高压向低压转变时的值，即改变了Y点电压VY的值，引入了迟滞量VY1-VY2，形成了迟滞效果，具有抗干扰的能力。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的技术人员来说，在不脱离本发明的所述原理的前提下，还可以作出不同变更与改进，这些变更与改进也应视为本发明的保护范围。
Claims (5)
1.一种宽输入电压范围的电压比较器，其特征在于，包括：
共栅差分输入电路(1)，用于接收输入信号，拓展输入电压范围；比较器电路(2)，用于实现输入信号比较；输出缓冲电路(3)，用于输出信号整形；迟滞产生电路(4)，用于实现迟滞比较的功能。
2.根据权利要求1所述的宽输入电压范围的电压比较器，其特征在于所述的共栅差分输入电路(1)包括第一电阻、第一MOS管、第二MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第一电流源、第二十MOS管、第二十一MOS管、信号输入端(VIN)；其中，
所述第一电阻的第一端与信号输入端(VIN)连接，所述第一电阻的第二端与第一MOS管源端、第二MOS管源端连接；
所述第一MOS管栅漏短接，并且与第二MOS管栅端、第八MOS管漏端连接；
所述第八MOS管栅端与第二十MOS管栅端和漏端、第十MOS管栅端连接，所述第八MOS管源端与第九MOS管漏端连接；
所述第九MOS管栅端与第二十一MOS管栅端和漏端、第十一MOS管栅端连接，所述第九MOS管源端与第十一MOS管源端、第二十一MOS管源端均连接地端(GND)；
所述第一电流源第一端与电源电压端(VDD)连接，第二端与第二十MOS管源端连接；
所述第二MOS管漏端与第五MOS管源端、第十六MOS管源端连接；
所述第十MOS管漏端于第五MOS管漏端、第一反相器输入端连接；
所述第十MOS管源端与第十一MOS漏端连接。
3.根据权利要求1所述宽输入电压范围的电压比较器，其特征在于所述比较器电路(2)包括第二电阻、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管；其中，
所述第二电阻第一端、第十七MOS管源端、第三电阻第一端与电源电压端(VDD)连接，所述第二电阻第二端与第三MOS管源端、第四MOS管源端连接；
所述第三MOS管栅端与第四MOS管栅端和漏端、第十四MOS管漏端连接，所述第三MOS管漏端与第六MOS管源端、第四电阻第二端连接；
所述第六MOS管栅漏短接且栅漏端于第五MOS管栅端、第十二MOS管漏端连接；
所述第十二MOS管栅端与第十四MOS管栅端、第二十MOS管栅端和漏端连接，所述第十二MOS管源端与第十三MOS管漏端连接；
所述第十三MOS管源端与第十五MOS管源端、第十九MOS管源端、第十六MOS管都与地端连接，所述第十三MOS管栅端与第二十一MOS管栅端和漏端、第十五MOS管栅端、第十九MOS管栅端连接；
所述第十四MOS管源端与第十五MOS漏端连接；
所述第十六MOS管栅端与第十七MOS管栅端和漏端、第十八MOS管漏端连接；
所述第十八MOS管源端与第十九MOS管漏端连接。
4.根据权要求1所述宽输入电压范围的电压比较器，其特征在于，所述输出缓冲电路(4)包括第一反相器INV1和第二反相器INV2；其中，
所述第一反相器INV1输出端与第二反相器输入端连接，所述第二反相器输出端与比较器输出端(VOUT)、第七MOS管栅端连接。
5.根据权利要求1所述宽输入电压范围的电压比较器，其特征在于，迟滞产生电路(3)包括第三电阻、第四电阻和第七MOS管；其中，
所述第三电阻第一端与电源端(VDD)、第七MOS管源端连接，所述第三电阻第二端与第四电阻第一端、第七MOS管漏端连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211579019.7A CN115913187A (zh) | 2022-12-08 | 2022-12-08 | 一种宽输入电压范围的电压比较器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211579019.7A CN115913187A (zh) | 2022-12-08 | 2022-12-08 | 一种宽输入电压范围的电压比较器电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115913187A true CN115913187A (zh) | 2023-04-04 |
Family
ID=86474679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211579019.7A Pending CN115913187A (zh) | 2022-12-08 | 2022-12-08 | 一种宽输入电压范围的电压比较器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115913187A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116827276A (zh) * | 2023-08-30 | 2023-09-29 | 江苏润石科技有限公司 | 一种运算放大器输入级电路及共模状态检测方法 |
| CN117614423A (zh) * | 2024-01-23 | 2024-02-27 | 杭州芯正微电子有限公司 | 一种高压输入高速电压比较器 |
-
2022
- 2022-12-08 CN CN202211579019.7A patent/CN115913187A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116827276A (zh) * | 2023-08-30 | 2023-09-29 | 江苏润石科技有限公司 | 一种运算放大器输入级电路及共模状态检测方法 |
| CN116827276B (zh) * | 2023-08-30 | 2023-11-14 | 江苏润石科技有限公司 | 一种运算放大器输入级电路及共模状态检测方法 |
| CN117614423A (zh) * | 2024-01-23 | 2024-02-27 | 杭州芯正微电子有限公司 | 一种高压输入高速电压比较器 |
| CN117614423B (zh) * | 2024-01-23 | 2024-03-29 | 杭州芯正微电子有限公司 | 一种高压输入高速电压比较器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115913187A (zh) | 一种宽输入电压范围的电压比较器电路 | |
| US6819142B2 (en) | Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption | |
| US8027131B2 (en) | Method and circuit arrangement for protection against electrostatic discharges | |
| US20070210838A1 (en) | High voltage tolerant input buffer | |
| CN101557215B (zh) | 一种电压比较器 | |
| US20070229157A1 (en) | Circuit having enhanced input signal range | |
| US20080218244A1 (en) | Analog switch | |
| US20050270079A1 (en) | Input buffer structure with single gate oxide | |
| US20050275444A1 (en) | HIgh voltage level converter using low voltage devices | |
| US7119600B2 (en) | Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology | |
| WO2000070765A1 (en) | Cascode signal driver with low harmonic content | |
| US20100085080A1 (en) | Electronic device with a high voltage tolerant unit | |
| JP5400894B2 (ja) | Ｃｍｌ信号の論理ファミリ間の変換を行うシステムおよび方法 | |
| JP4610854B2 (ja) | 集積回路 | |
| US6396326B1 (en) | High voltage driver having overshoot/undershoot protection circuitry | |
| US10659040B2 (en) | Clock voltage step-up circuit | |
| CN110138368A (zh) | 切换电路和控制切换的方法 | |
| CN113676172A (zh) | 一种防电流回流的io架构 | |
| US9564857B2 (en) | Low noise amplifier and chip | |
| CN100358240C (zh) | 防故障方法和电路 | |
| CN107528580B (zh) | 电平转换电路 | |
| CN210168022U (zh) | 多输入的开漏输出电路 | |
| CN202889292U (zh) | 一种运算放大器电路 | |
| CN110445482A (zh) | 一种低功耗高摆率的比较器 | |
| CN108540123B (zh) | 电平转换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |