CN110138368A - 切换电路和控制切换的方法 - Google Patents

Abstract

本发明涉及切换电路和控制切换的方法，其中公开了一种音频切换电路，所述音频切换电路包括负反馈路径和用作切换元件的晶体管。负反馈路径打开以在音频切换电路打开时将晶体管的源极电压和漏极电压耦合至晶体管的栅极。所述负反馈路径降低了所述晶体管的栅源电压的转换速率，从而减慢了所述音频切换电路的打开，以防止或最小化不期望的可听噪声。可在所述音频切换电路打开后的一段时间之后关闭所述负反馈路径，改善总谐波失真。

Description

切换电路和控制切换的方法

相关申请的交叉引用

本申请要求提交于2014年12月17日的美国临时申请No.62/093,040的权益，该临时申请全文以引用方式并入本文。

技术领域

本发明整体涉及切换电路和控制切换的方法，并且更具体地但不限于涉及音频切换电路。

背景技术

音频切换电路将音频信号从一种节点切换至另一种节点。音频切换电路应用在多种设备中，诸如微通用串行总线切换(MUS)设备。例如，在MUS设备中，音频切换电路可用于在音频源和通用串行总线(USB)端口之间切换音频信号。切换音频信号的一个问题是在音频切换电路打开时会产生不期望的可听噪声，诸如砰砰声和咔哒声。

发明内容

在一个实施例中，音频切换电路包括负反馈路径和用作切换元件的晶体管。负反馈路径打开以在音频切换电路打开时将晶体管的源极电压和漏极电压耦合至晶体管的栅极。负反馈路径降低了晶体管的栅源电压的转换速率，从而减慢了音频切换电路的打开，可防止或最小化不期望的可听噪声。可在音频切换电路打开后的一段时间之后关闭负反馈路径，改善总谐波失真。

本发明一种切换电路，包括：晶体管，所述晶体管具有栅极、源极和漏极；第一负反馈路径，所述第一负反馈路径打开以在所述切换电路打开时将所述晶体管的源极上的源极电压耦合至所述晶体管的栅极；和第二负反馈路径，所述第二负反馈路径打开以在所述切换电路打开时将所述晶体管的漏极上的漏极电压耦合至所述晶体管的栅极，其中在所述切换电路打开时，所述晶体管通过所述晶体管的源极和漏极耦合信号。

本发明还公开了一种控制切换的方法，所述方法包括：生成转换速率电流；在所述转换速率电流指示的转换速率下生成第一栅源电压；在晶体管的栅极和源极两端施加所述第一栅源电压；在打开所述晶体管后的一段时间之后，在所述晶体管的栅极和源极两端施加第二栅源电压代替所述第一栅源电压；并且通过所述晶体管的源极和漏极发送信号。

本发明进一步公开了一种切换电路，包括：第一晶体管，所述第一晶体管具有栅极、源极和漏极；第一负反馈路径，所述第一负反馈路径将所述第一晶体管的源极耦合至所述第一晶体管的栅极；和偏压电路，所述偏压电路生成转换速率电流，所述转换速率电流在所述第一晶体管的栅极和源极两端形成第一栅源电压，所述第一栅源电压具有基于所述切换电路打开时的所述转换速率电流的转换速率。

在阅读本发明(包括附图和权利要求书)全文后，本发明的这些特征和其他特征对于本领域的普通技术人员将显而易见。

附图说明

图1显示了根据本发明一个实施例的慢打开模式下的音频切换电路的示意图。

图2显示了根据本发明一个实施例的正常模式下的音频切换电路的示意图。

图3显示了根据本发明一个实施例的音频切换电路的示意图。

图4显示了图3的音频切换电路的仿真结果。

图5显示了根据本发明一个实施例的音频切换电路的示意图。

图6显示了图5的音频切换电路的仿真结果。

不同附图中使用的相同参考标签指示相同或类似的元件。

具体实施方式

在本发明中提供了许多具体细节，诸如电路、元件和方法的例子，以便透彻理解本发明的实施例。然而，本领域的普通技术人员将认识到，在没有这些具体细节中的一者或多者的情况下也可实践本发明。在其他情况下，为了避免对本发明的各方面造成混淆，没有示出或描述公知的细节。

在本发明中，标记有“N”(例如，NSW、N1、N2等)的晶体管为N型金属氧化物半导体(NMOS)晶体管，标记有“P”(例如P1、P2等)的晶体管为P型金属氧化物半导体(PMOS)晶体管。应当理解，所提供的晶体管类型仅用于示例性目的。根据音频切换电路的细节而定，也可采用其他晶体管。

图1显示了根据本发明一个实施例的音频切换电路100的示意图。在图1的示例中，音频切换电路100仅在慢打开模式下工作，其中NMOS晶体管NSW形式的切换元件缓慢打开，以去除或最小化在音频切换电路100打开时出现的不期望的可听砰砰声和咔哒声。在图1的示例中，晶体管NSW用于将耦合到晶体管NSW源极的音频信号切换至耦合到晶体管NSW漏极的负载。应当理解，也可在需要慢打开切换的其他应用中使用本发明的实施例。

在图1的示例中，负载用负载电阻器RL(例如，50Ω)表示。可在节点S0处接收音频信号。当音频切换电路100打开时，晶体管NSW打开，允许音频信号从晶体管NSW的源极流向其漏极，从而允许音频信号到达负载。当音频切换电路100关闭时，晶体管NSW关闭，以阻止音频信号到达负载。为了便于说明，图1中省略了晶体管NSW基板连接；晶体管NSW的基板连接可以是其源极和漏极上的最小电压。另外，二极管连接式NMOS晶体管可以连接至电容器CEXT，以钳位电容器电压VC。也可使用其他钳位电路来限制电容器电压VC的峰值。

在图1的示例中，电荷泵电路或另一个电压源在晶体管P1和P2的源极上提供电荷泵电压。电荷泵电压用于生成在电阻器R2上形成电压降的电流I2。在图1的示例中，晶体管NSW的栅源电压VGS来自电阻器R2上的电压降和晶体管N3的栅源电压VGS。

音频信号在用负载电阻器RL表示的负载上形成输出电压信号V1。在图1的示例中，输出电压信号V1的转换速率可被控制为约10V/S，此时的噪声人耳是听不到的。晶体管N1用于将晶体管N3预充电至阈值电压Vth，以便可以减少延迟时间。在图1的示例中，流过晶体管N2的电流约等于

其中VC为电容器CEXT上的电压，I1为由电流源101生成的电流，T为电容器CEXT的充电时间。晶体管N3和电阻器R2用于生成晶体管NSW的栅源电压VGS，即

其中VGS(N3)为晶体管N3的栅源电压VGS。因此，在图1的示例中，可通过正确选择音频切换电路100的参数来控制晶体管NSW的导通电阻Ron。电阻器R2的节点S0可连接至晶体管NSW的源极和漏极，具体取决于源极和漏极中哪一个的电压较小。即，电阻器R2的节点S0可连接至晶体管NSW的源极电压和漏极电压中的最小者(min(S，D))。例如，在晶体管NSW的漏极电压小于晶体管NSW的源极电压时可将晶体管NSW的漏极连接至电阻器R2，在这种情况下，将晶体管NSW的源极连接至负载电阻器RL。可通过例如交叉耦合电路(未示出)来执行到最小电压的连接。如图1所示，在晶体管NSW的源极电压小于晶体管NSW的漏极电压时可将晶体管NSW的源极连接至电阻器R2。

图2显示了根据本发明一个实施例的音频切换电路110的示意图。在一个实施例中，音频切换电路100仅在正常模式下工作。一般来讲，与在慢打开模式下工作的音频切换电路相比，在正常模式下工作的音频切换电路具有较低的总谐波失真(THD)。

在图2的示例中，晶体管P3和P4形成电流镜，该电流镜从由电流源103生成的电流I3生成电流I4。在图2的示例中，晶体管NSW的栅源电压VGS来自由阻抗Z1上的电流I4生成的电压降，阻抗Z1可为齐纳二极管、电阻器或一些其他阻抗。如在音频切换电路100中一样，可将音频信号从晶体管NSW的源极切换至连接到晶体管NSW漏极的负载电阻器RL。然而，需注意，与音频切换电路100不同，在音频切换电路110打开时，音频切换电路110没有可减慢晶体管NSW打开的功能。这可能会导致在打开期间出现不期望的可听噪声，这在音频应用中尤其让人烦恼。

图3显示了根据本发明一个实施例的音频切换电路200的示意图。在一个实施例中，用音频切换电路200自有的封装将其实施为集成电路(IC)芯片。

在图3的示例中，音频电路200的切换元件为晶体管NSW。当音频切换电路200打开时，晶体管NSW打开，以允许音频信号流过晶体管NSW的源极和栅极。音频信号可耦合至晶体管NSW的源极，负载(图3中未示出；例如参见图1和图2中的电阻器RL)可耦合至晶体管NSW的漏极。音频电路200的输出电压可在晶体管NSW的漏极上。应当理解，由于图3示例中音频切换电路200的拓扑结构是对称的，因此，可将音频源连接至晶体管NSW的源极或漏极。

在一个实施例中，音频切换电路200被配置成自动将工作模式从慢打开模式(如图1的音频电路100)更改成正常模式(如图2的音频切换电路110)。有利的是，音频切换电路200可在慢打开模式中工作，以防止在音频切换电路200打开时出现不期望的可听噪声，随后在正常模式下工作，从而在正常工作期间获得较低的THD。

在图3的示例中，晶体管NSW的栅极、源极和漏极上的节点被分别标记为“G”、“S”和“D”。为便于识别，节点G、S、D、B和NR在图3中用虚线界定。在图3的示例中，节点NR上的电压被设置为节点S、D的电压和接地电压中的最小电压，可通过例如交叉耦合电路(未示出)提供。一般来讲，可根据晶体管N25和N26的栅极对漏极击穿电压来使用节点NR或B。如果晶体管N25和N26为高电压NMOS晶体管(即，可具有较大的绝对栅漏击穿电压)，则可使用节点NR。当晶体管N25和N26为常规NMOS晶体管时，可使用节点B(例如，参见图5)。

当晶体管NSW的漏极或源极上电压的绝对值在晶体管NSW的漏极饱和电压VDSAT两端降低时，晶体管NSW会将工作区域从饱和区域更改为线性区域，并且其I-V(电流-电压)曲线有很大变化。为解决这种情况，在图3的示例中，晶体管NSW的源极和漏极耦合，以将负反馈提供至晶体管NSW的栅极。

在图3的示例中，晶体管NSW的源极通过由晶体管N25、晶体管N27和电阻器R21形成的第一负反馈路径耦合至晶体管NSW的栅极。相似地，晶体管NSW的漏极通过由晶体管N26、晶体管N28和电阻器R22形成的第二负反馈路径耦合至晶体管NSW的栅极。第一负反馈路径在晶体管N25打开时打开，第二负反馈路径在晶体管N26打开时打开。

在图3的示例中，晶体管N25的漏极连接至晶体管N27的源极，晶体管N27的栅极连接至晶体管N27的漏极，晶体管N27的漏极连接至电阻器R21的一个端部，而电阻器R21的相对端连接至晶体管NSW的栅极。相似地，晶体管N26的漏极连接至晶体管N28的源极，晶体管N28的栅极连接至晶体管N28的漏极，晶体管N28的漏极连接至电阻器R22的一个端部，而电阻器R22的相对端连接至晶体管NSW的栅极。晶体管N25的源极连接至晶体管NSW的源极，并且晶体管N26的源极连接至晶体管NSW的漏极。晶体管N25和N26的栅极连接在一起。

当晶体管NSW的源极和漏极上的电压低于B+3Vth(其中B为节点B上的电压，3Vth为晶体管N21、N22和N23的Vth；也可使用足以打开晶体管N25和N26(以及图5的N60)的其他Vth电平)时，那么第一负反馈路径和第二负反馈路径两者处于打开状态并且晶体管NSW的源极电压和漏极电压无法过快更改。因此，晶体管NSW的打开减慢，以防止出现不期望的可听噪声。这也称为慢打开模式，这种情况在音频切换电路200打开时出现，诸如当音频切换电路200从关闭状态通电时。在慢打开模式下，音频切换电路200以与图1的音频切换电路100相似的方式工作。

在图3的示例中，转换速率电流I10由偏压电路290生成。在一个实施例中，偏压电路290被配置为在启动期间生成电流I10，然后在一段时间之后关闭电流I10，这可通过电容器CEXT的充电来确定。在图3的示例中，电荷泵允许生成电流I13，而电流I13通过由晶体管P10和P11形成的电流镜镜像，以生成电流I10。电流源201生成充电电流(例如，1μA)，用于对电容器CEXT充电，从而形成电容器电压VCAP，而电容器电压VCAP控制晶体管N30的栅源电压。因此，在音频切换电路200打开之后的一端时间(例如，预先确定的时间或直到电容器电压VCAP达到特定电平的时间)内生成转换速率电流I10，以允许在启动期间以慢打开模式工作，之后转换速率电流I10关闭，以允许在稳态期间以正常模式工作。

在一个实施例中，电容器CEXT位于音频切换电路200的IC芯片封装的外部。也可选择正确的电阻器R21和电阻器R22比率来使用内部集成电容器(未示出)。当位于外部时，电容器CEXT的典型值为约0.1uF，并且可使用1uA电流源201对电容器CEXT充电，获得慢转换速率。代之以外部电容器CEXT，可使用相对小的充电电流(例如，10nA)对集成电容器(例如，100pF)充电，并且可选择正确的R21、R22比率来获得相同的转换速率效果。更具体地讲，在图3的示例中，由电流源201生成的充电电流可为1uA，并且由于电容器CEXT位于外部，因此电容器CEXT可为0.1uF。例如，如果使用具有100pF电容的集成电容器，则可减小充电电流，并且可更改电阻器R22和R21以获得正确的比率，从而获得晶体管NSW栅源电压VGS的相似减慢效果。

在图3的示例中，在音频切换电路200打开后的一段时间之后，晶体管N25和N26的栅极被下拉节点NR(即min(S，D，GND))，晶体管N25和N26关闭，电流I10关闭，并且电流Inormal打开，以自动将音频切换电路200转变为在正常模式下工作。慢打开模式的持续时间可以预先确定或由另一个电路控制，或基于电容器电压VCAP达到预定电平的时间。在图3的示例中，电流I10仅用于慢打开模式，电流Inormal用于在阻抗Z30两端生成电压。

在慢打开模式下，第一负反馈路径和第二负反馈路径打开，并且晶体管NSW的栅源电压VGS得自第一负反馈路径上的电压降(即，电阻器R21上的电压，和晶体管N27的栅源电压VGS)。在正常模式下，第一负反馈路径和第二负反馈路径关闭。因此，晶体管NSW的栅源电压VGS得自阻抗Z30上的电压降。

在图3的示例中，晶体管N9和N10的栅极连接到节点G(即，晶体管NSW的栅极)。当节点G为高时，晶体管N9和N10打开，用作电阻器分压器网络，因此B＝(S+D)/2。晶体管N11和N12交叉耦合节点S和D并且用于选择B＝min(S，D)(晶体管NSW的漏源电压Vds需要足够高才能打开晶体管N11和N12)。晶体管N9和N10用于正常晶体管NSW打开状态，其中晶体管NSW的电压Vds较低。晶体管N11和N12用于晶体管NSW关闭状态，其中晶体管NSW的电压Vds可以较高。应当理解，可使用类似的电路拓扑结构为节点NR选择S、D和GND中的最小值。

需注意，在图3的示例中，如果晶体管N25和N26的源极连接到B＝min(S，D)，晶体管N11和N12可将节点B选择为节点S和D中的最小值，即B＝min(S，D)。假设S＜D，因此B＝S，当VDS接近于VGS时，G和输出电压信号可以更快地变化。如果S和D两者均如图3所示使用，即，晶体管NSW的源极连接到晶体管N25的源极，并且晶体管NSW的漏极连接到晶体管N26的源极，则如果D变低，G也将变低，其为负反馈。

图4显示了图3示例中音频切换电路200的仿真结果。图4显示流过晶体管N27的电流的波形401、流过晶体管N28的电流的波形402，以及输出电压(图3中晶体管NSW的漏极上)的波形403。图4的仿真结果确认了在第一负反馈路径和第二负反馈路径打开时，输出电压信号的转换速率减小。

图5显示了根据本发明一个实施例的音频切换电路600的示意图。音频切换电路600类似于图3的音频切换电路200，但增加了PMOS晶体管P60、PMOS晶体管P61和NMOS晶体管N60。在图5的示例中，晶体管N24的源极连接到节点B。

在图5的示例中，当晶体管N60打开时，节点G可被钳位为VCAP+abs(VGS(P60))。即，晶体管N60允许将晶体管NSW的栅极钳位为电容器电压VCAP加晶体管P60的栅源电压。晶体管N24和晶体管P61允许将节点GS下拉至B＝min(S，D)，以关闭晶体管N25、N26和N60。音频切换电路600以类似于图3的音频切换电路200的其他方式工作。

在图5的示例中，信号SLW_ON为当高电平指示音频切换电路600处于慢打开模式下时的逻辑信号。信号SLWB_ON为信号SLW_ON的逆变版本，因为信号SLWB_ON的高电平可能不足以高至打开晶体管N24将节点GS下拉至节点B。在这种情况下，信号SLW_ON足够低，以打开晶体管P61将节点GS下拉至节点B。即，晶体管P61和N24形成CMOS开关，用于在未处于慢打开模式时短接节点GS和B。信号SLW_ON和SLWB_ON可通过另外的电路(未示出)生成，这样在慢打开模式期间尚未结束并且电容器电压VCAP尚未达到转换到正常模式的电平时可以断定信号SLW_ON为高电平。

图6显示了音频切换电路600的仿真结果。在图6的示例中，左侧为负载电阻Rload＝50Ω时的图线，右侧图线为负载电阻Rload＝20kΩ时的图线。上面为正慢打开的图线，下面为负慢打开的图线。

在图6的示例中，就正慢打开而言，虚曲线为不具有包括晶体管P60和N60的钳位电路的输出电压的慢打开；实曲线为具有晶体P60和N60的输出电压的慢打开。就负慢打开而言，具有和不具有晶体管P60和N60的音频切换电路600的慢打开输出电压的曲线重叠。这显示可以使用电容器钳位NSW栅极电压来易于减慢输出电压的转换速率。

已经公开了具有慢打开模式的音频切换电路。虽然已提供了本发明的特定实施例，但应当理解，这些实施例仅用于举例说明的目的，而不用来限制本发明。本领域的普通技术人员阅读了本发明后，可以轻易联想到许多另外的实施例。

Claims (10)

1.一种切换电路，包括：

第一晶体管，所述第一晶体管具有栅极、源极和漏极；

第一负反馈路径，所述第一负反馈路径包括第二晶体管，所述第二晶体管被配置成当所述切换电路在第一模式下工作时将所述第一晶体管的源极电压耦合至所述第一晶体管的栅极；

第二负反馈路径，所述第二负反馈路径包括第三晶体管，所述第三晶体管被配置成当所述切换电路在所述第一模式下工作时将所述第一晶体管的漏极电压耦合至所述第一晶体管的栅极；以及

偏压电路，所述偏压电路被配置成当所述切换电路在所述第一模式下工作时生成流入所述第一负反馈路径的转换速率电流来形成所述第一晶体管的栅源电压。

2.根据权利要求1所述的切换电路，其中，所述偏压电路包括电容器和第一电流源，所述第一电流源提供充电电流对所述电容器充电以产生电容器电压，基于所述电容器的电容值和所述充电电流的大小确定所述切换电路在所述第一模式下工作的时间间隔的持续时间。

3.根据权利要求2所述的切换电路，其中，所述电容器是包括在所述切换电路的集成电路芯片封装内的内部电容器。

4.根据权利要求1所述的切换电路，其中，当所述切换电路在第二模式下工作时，所述第一负反馈路径的所述第二晶体管和所述第二负反馈路径的所述第三晶体管关闭。

5.根据权利要求2所述的切换电路，还包括：

第二电流源，所述第二电流源在所述切换电路工作在第二模式下时使用阻抗生成所述第一晶体管的栅源电压。

6.根据权利要求1所述的切换电路，还包括：

第四晶体管，所述第四晶体管被配置成当所述切换电路在第二模式下工作时将所述第二晶体管的栅极和所述第三晶体管的栅极下拉至所述第一晶体管的源极电压、所述第一晶体管的漏极电压和接地电压中的最小者。

7.根据权利要求6所述的切换电路，还包括：

第五晶体管，所述第五晶体管并联耦接到所述第四晶体管并具有接收第一控制信号的栅极，所述第四晶体管具有接收第二控制信号的栅极，所述第二控制信号是所述第一控制信号的逆变版本。

8.根据权利要求2所述的切换电路，还包括：

第四晶体管，所述第四晶体管被配置为将所述第一晶体管的栅极钳位到预定电压。

9.根据权利要求8所述的切换电路，还包括：

第五晶体管，所述第五晶体管串联耦接到所述第四晶体管，所述预定电压与所述第五晶体管的栅源电压和所述电容器电压的和相等。

10.根据权利要求2所述的切换电路，其中，所述切换电路是集成电路芯片，并且所述电容器在所述集成电路芯片的外部。