CN114337709B - 一种差分信号接收器 - Google Patents

Abstract

本发明公开了一种差分信号接收器，该接收器中包括第一级比较器、第二级比较器、反相模块和输出开关管，其中，第一级比较器工作于第一电压下，第二级比较器工作于第二电压下，第一级比较器和反相模块在输入的差分信号电压较大时对电压进行钳位，从而保证差分信号接收器可以接收更大的输入电压，提高输入信号的电压的摆幅。

Description

一种差分信号接收器

技术领域

本发明涉及电力电子技术领域，特别是涉及一种差分信号接收器。

背景技术

现有技术中的差分信号接收器通常采用与输入信号的电压相匹配的轨对轨运放，但是传统的差分信号接收器受到开关管所能承受的电压的限制，无法加收较大的输入电压，相应地，差分信号接收器的输入信号的电压受到限制。

因此，提供一种能够承受较大的输入电压的差分信号接收器是本领域技术人员亟待解决的问题。

发明内容

本发明的目的是提供一种差分信号接收器，其中第一级比较器和反相模块在输入的差分信号电压较大时对电压进行钳位，从而保证差分信号接收器可以接收更大的输入电压，提高输入信号的电压的摆幅。

为解决上述技术问题，本发明提供了一种差分信号接收器，包括第一级比较器、第二级比较器、反相模块和输出开关管；

所述第一级比较器的第一输入端和第二输入端输入差分信号，第一输出端与所述第二级比较器的第一输入端连接，第二输出端与所述第二比较器的第二输入端连接，信号输出端与所述反相模块的输入端连接，用于在第一电压的供电电压下，自身的第一输入端的电压大于第二输入端的电压时输出高电平，自身的第二输入端的电压大于第一输入端的电压时输出低电平，并将自身的第一输入端和第二输入端的电压钳位于第二电压以通过第一输出端和第二输出端输出；所述第一电压大于所述第二电压；

所述第二级比较器用于在所述第二电压的供电电压下，自身的第一输入端的电压大于第二输入端时输出高电平，第二输入端的电压大于第一输入端的电压时输出低电平；

所述反相模块的输出端与所述输出开关管的控制端连接，用于在所述第一级比较器输出高电平时输出低电平，并在所述第一级比较器输出低电平时输出电压为所述第二电压的高电平；

所述输出开关管的第一端与所述第二电压连接，第二端与所述第二级比较器的输出端连接且为所述差分信号接收器的输出端，用于在自身的控制端为低电平，且所述第二级比较器输出高电平时输出高电平，在自身的控制端为高电平，且所述第二级比较器输出低电平时输出低电平。

优选地，所述反相模块包括钳位开关管和反相器；

所述钳位开关管的第一端与所述第一级比较器的信号输出端连接，控制端输入所述第二电压，用于在所述第一级比较器的信号输出端输出高电平时将自身的第二端的电压钳位于所述第二电压，在所述第一级比较器的信号输出端输出低电平时将自身的第二端的电压钳位于低电平；

所述反相器的输入端与所述钳位开关管的第二端连接，用于在所述钳位开关管的第二端的电压为所述第二电压时输出低电平，并在所述钳位开关管的第二端为低电平时输出电压为所述第二电压的高电平。

优选地，所述钳位开关管为NMOS。

优选地，所述反相器的接地端与所述第一级比较器以及所述第二级比较器的接地端连接。

优选地，还包括第一电流源；

所述输出开关管的第二端通过所述第一电流源接地。

优选地，所述第一级比较器包括第一晶闸管至第十五晶闸管、第一钳位晶闸管、第二钳位晶闸管、第二电流源至第四电流源；

所述第一晶闸管的控制端为所述第一级比较器的第二输入端，第二晶闸管的控制端为所述第一级比较器的第一输入端，所述第一晶闸管和所述第二晶闸管的第二端相连并通过所述第二电流源接地，所述第一晶闸管的第一端通过第三电流源接地，所述第二晶闸管的第一端通过所述第四电流源接地；

所述第一钳位晶闸管的第一端与所述第一晶闸管的控制端连接，控制端输入所述第二电压，第二端为所述第一级比较器的第二输出端；所述第二钳位晶闸管的第二端与所述第二晶闸管的控制端连接，控制端输入所述第二电压，第一端为所述第一级比较器的第一输出端；

第三晶闸管的控制端和第二晶闸管的控制端连接并输入所述第三电压，所述第三晶闸管的第二端与所述第一晶闸管的第一端连接，所述第四晶闸管的第二端与所述第二晶闸管的第一端连接；

第五晶闸管的控制端与第二端连接并与所述第三晶闸管的第一端连接，第一端输入所述第一电压；第六晶闸管的控制端与所述第五晶闸管的控制端连接，第一端输入所述第一电压；

第七晶闸管的控制端与第二端连接并与所述第四晶闸管的第一端连接，第一端输入所述第一电压；第九晶闸管的控制端与所述第七晶闸管的控制端连接，第一端输入所述第一电压；

第十晶闸管的控制端与第十一晶闸管的控制端连接，所述第十晶闸管的第一端与所述第六晶闸管的第二端连接，所述第十一晶闸管的第一端与所述第九晶闸管的第二端连接；

第十二晶闸管的控制端和第十三晶闸管的控制端连接，所述第十二晶闸管的第一端与所述第十晶闸管的第二端连接，所述第十三晶闸管的第一端与所述第十一晶闸管的第二端连接；

第十四晶闸管的控制端与所述第十五晶闸管的控制端连接，所述第十四晶闸管的第一端与所述第十二晶闸管的第二端以及自身的控制端连接，第二端接地，所述第十五晶闸管的第一端与所述第十三晶闸管的第二端连接，第二端接地；

所述第十晶闸管、所述第十一晶闸管、所述第十二晶闸管和所述第十三晶闸管的控制端输入所述第二电压，所述第十一晶闸管的第二端为所述第一级比较器的信号输出端。

优选地，所述第一晶闸管至所述第十五晶闸管、所述第一钳位晶闸管和所述第二钳位晶闸管为NMOS。

优选地，所述输出开关管为PMOS。

本发明公开了一种差分信号接收器，该接收器中包括第一级比较器、第二级比较器、反相模块和输出开关管，其中，第一级比较器工作于第一电压下，第二级比较器工作于第二电压下，第一级比较器和反相模块在输入的差分信号电压较大时对电压进行钳位，从而保证差分信号接收器可以接收更大的输入电压，提高输入信号的电压的摆幅。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种差分信号接收器的结构示意图；

图2为本发明提供的一种差分信号接收器的具体地结构示意图。

具体实施方式

本发明的核心是提供一种差分信号接收器，其中第一级比较器和反相模块在输入的差分信号电压较大时对电压进行钳位，从而保证差分信号接收器可以接收更大的输入电压，提高输入信号的电压的摆幅。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图1，图1为本发明提供的一种差分信号接收器的结构示意图，该接收器包括第一级比较器1、第二级比较器2、反相模块3和输出开关管4；

第一级比较器1的第一输入端和第二输入端输入差分信号，第一输出端与第二级比较器2的第一输入端连接，第二输出端与第二比较器的第二输入端连接，信号输出端与反相模块3的输入端连接，用于在第一电压的供电电压下，自身的第一输入端的电压大于第二输入端的电压时输出高电平，自身的第二输入端的电压大于第一输入端的电压时输出低电平，并将自身的第一输入端和第二输入端的电压钳位于第二电压以通过第一输出端和第二输出端输出；第一电压大于第二电压；

第二级比较器2用于在第二电压的供电电压下，自身的第一输入端的电压大于第二输入端时输出高电平，第二输入端的电压大于第一输入端的电压时输出低电平；

反相模块3的输出端与输出开关管4的控制端连接，用于在第一级比较器1输出高电平时输出低电平，并在第一级比较器1输出低电平时输出电压为第二电压的高电平；

输出开关管4的第一端与第二电压连接，第二端与第二级比较器2的输出端连接且为差分信号接收器的输出端，用于在自身的控制端为低电平，且第二级比较器2输出高电平时输出高电平，在自身的控制端为高电平，且第二级比较器2输出低电平时输出低电平。

申请人考虑到现有技术中的差分信号接收器所能够承受的电压较低，无法接收较大的电压，为了解决上述技术问题，本申请中提供了一种差分信号接收器，通过设置第一级比较器1和第二级比较器2，通过第一级比较器1对电压的钳位，从而在接收较高电压时对电压进行钳位，保证第二比较器能够对输入的差分信号进行正常处理。

本实施例中的第一级比较器1的第一输入端和第二输入端输入的差分信号的电压为第一电压，当第一输入端输入的电压为高电平，也即第一电压，第二输入端输入的电压为低电平，也即为0时，第一级比较器1的信号输出端输出高电平，也即第一电压，经过反相模块3进行电压钳位反相后输出低电平，而第二级比较器2的第一输入端为第一级比较器1输出的钳位后的第二电压，第二输入端为低电平，第二级比较器2输出高电平，所以此时输出开关管4的第二端为高电平，差分信号接收器输出高电平。相反，当第一级比较器1的第二输入端输入的电压为高电平，也即第一电压，第一输入端输入的电压为低电平，也即为0时，第一级比较器1的信号输出端输出低电平，经过反相模块3进行电压钳位反相后输出电压为第二电压的高电平，而第二级比较器2的第二输入端为第一级比较器1输出的钳位后的第二电压，第一输入端为低电平，第二级比较器2输出低电平，所以此时输出开关管4的第二端为低电平，差分信号接收器输出低电平。

作为一种优选的实施例，输入开关管为PMOS(P型金属氧化物半导体)。

其中，本实施例中的PMOS的栅极为控制端，漏极为第一端，源极为第二端，当然，本申请对此不作限定。

需要说明的是，本申请中的第一电压可以但不限定为3.3V，第二电压可以但不限定为1.8V，第三电压可以但不限定为2.4V。

综上，本申请中的第一级比较器1工作于第一电压下，第二级比较器2工作于第二电压下，第一级比较器1和反相模块3在输入的差分信号电压较大时对电压进行钳位，从而保证差分信号接收器可以接收更大的输入电压，提高输入信号的电压的摆幅。

在上述实施例的基础上：

如图2所示，图2为本发明提供的一种差分信号接收器的具体地结构示意图。

作为一种优选的实施例，反相模块3包括钳位开关管M16和反相器INV；

钳位开关管M16的第一端与第一级比较器1的信号输出端连接，控制端输入第二电压，用于在第一级比较器1的信号输出端输出高电平时将自身的第二端的电压钳位于第二电压，在第一级比较器1的信号输出端输出低电平时将自身的第二端的电压钳位于低电平；

反相器INV的输入端与钳位开关管M16的第二端连接，用于在钳位开关管M16的第二端的电压为第二电压时输出低电平，并在钳位开关管M16的第二端为低电平时输出电压为第二电压的高电平。

本实施例中的反相模块3包括钳位开关管M16和反相器INV，其中，钳位开关管M16的控制端输入第二电压，从而在第一级比较器1输出电压为第一电压的高电平时将该高电平的电压钳位至第二电压，保证反相器INV能够正常接收钳位开关管M16输出的高电平。

本实施例中的反相模块3具体用于将第一级比较器1输出的高压域(如3.3V电压域)放大到低压域(如1.8V电压域)，并且使得输出开关管4输出的电平与第二级比较器2输出的电平保持一致。

例如当DIN<DIP，第一级比较器1输出高电平3.3V时，经过钳位开关管M16后的电平为高电平1.8V左右，实现将第一级比较器1输出的高压域放大到低压域，再经过反相器INV产生低电平0，然后经过输出开关管4产生高电平1.8V，与此同时第二级比较器2输出也为1.8V高电平；DIN>DIP时，第一级比较器1输出低电平700mV左右，此时第一级比较器的输出已为低压，经过反相器INV后输出高电平1.8V，然后经过输出开关管4产生低电平0V，与此同时第二级比较器2输出也为0V低电平。

其中，DIN为第一级比较器1的第二输入端，DIP为第一级比较器1的第一输入端。

作为一种优选的实施例，钳位开关管M16为NMOS(N型金属氧化物半导体)。

本实施例中的钳位开关管M16可以但不限定为NMOS，其中，NMOS的栅极为控制端，源极为第一端，漏极为第二端。

需要说明的是，本申请中的输出开关管4即为图2中的M17。

作为一种优选的实施例，反相器INV的接地端与第一级比较器1以及第二级比较器2的接地端连接。

本实施例中的反相器INV、第一级比较器1以及第二级比较器2共地，以减小各个模块之间的干扰。

作为一种优选的实施例，还包括第一电流源；

输出开关管4的第二端通过第一电流源接地。

本实施例中的第一电流源为输出开关管4提供偏置电流，以保证输出开关管4能够正常导通。

作为一种优选的实施例，第一级比较器1包括第一晶闸管M1至第十五晶闸管M15、第一钳位晶闸管、第二钳位晶闸管、第二电流源至第四电流源；

第一晶闸管M1的控制端为第一级比较器1的第二输入端，第二晶闸管M2的控制端为第一级比较器1的第一输入端，第一晶闸管M1和第二晶闸管M2的第二端相连并通过第二电流源接地，第一晶闸管M1的第一端通过第三电流源接地，第二晶闸管M2的第一端通过第四电流源接地；

第一钳位晶闸管的第一端与第一晶闸管M1的控制端连接，控制端输入第二电压，第二端为第一级比较器1的第二输出端；第二钳位晶闸管的第二端与第二晶闸管M2的控制端连接，控制端输入第二电压，第一端为第一级比较器1的第一输出端；

第三晶闸管M3的控制端和第二晶闸管M2的控制端连接并输入第三电压，第三晶闸管M3的第二端与第一晶闸管M1的第一端连接，第四晶闸管M4的第二端与第二晶闸管M2的第一端连接；

第五晶闸管M5的控制端与第二端连接并与第三晶闸管M3的第一端连接，第一端输入第一电压；第六晶闸管M6的控制端与第五晶闸管M5的控制端连接，第一端输入第一电压；

第七晶闸管M7的控制端与第二端连接并与第四晶闸管M4的第一端连接，第一端输入第一电压；第九晶闸管M9的控制端与第七晶闸管M7的控制端连接，第一端输入第一电压；

第十晶闸管M10的控制端与第十一晶闸管M11的控制端连接，第十晶闸管M10的第一端与第六晶闸管M6的第二端连接，第十一晶闸管M11的第一端与第九晶闸管M9的第二端连接；

第十二晶闸管M12的控制端和第十三晶闸管M13的控制端连接，第十二晶闸管M12的第一端与第十晶闸管M10的第二端连接，第十三晶闸管M13的第一端与第十一晶闸管M11的第二端连接；

第十四晶闸管M14的控制端与第十五晶闸管M15的控制端连接，第十四晶闸管M14的第一端与第十二晶闸管M12的第二端以及自身的控制端连接，第二端接地，第十五晶闸管M15的第一端与第十三晶闸管M13的第二端连接，第二端接地；

第十晶闸管M10、第十一晶闸管M11、第十二晶闸管M12和第十三晶闸管M13的控制端输入第二电压，第十一晶闸管M11的第二端为第一级比较器1的信号输出端。

本实施例中通过第二电流源、第三电流源和第四电流源设置合适的偏置电流，第三电压的钳位电压作用于第三晶闸管M3和第四晶闸管M4上，根据偏置电流的设定，第三晶闸管M3和第四晶闸管M4的第二端比第三电压少一个晶闸管的门限电压，确保了第三晶闸管M3和第四晶闸管M4支路上的第一晶闸管M1和第二晶闸管M2不会出现耐压问题，同时第五晶闸管M5和第七晶闸管M7的第二端电压会在第三电压附近，使得该条支路上的第五晶闸管M5和第七晶闸管M7不会出现耐压问题。第五晶闸管M5和第七晶闸管M7的电流镜像到第六晶闸管M6和第九晶闸管M9，第二电压的钳位电压作用在第十晶闸管M10和第十一晶闸管M11上，因此第六晶闸管M6和第九晶闸管M9的第一端电压会高于第二电压，第六晶闸管M6和第九晶闸管M9不会出现耐压问题。同时第二电压作用在了第十二晶闸管M12和第十三晶闸管M13上，因此第十二晶闸管M12和第十三晶闸管M13的第二端的电压不会大于第二电压，确保了该支路上第十四晶闸管M14和第十五晶闸管M15不会出现耐压问题。所有的晶闸管由于控制端加了固定钳位电平，保证了各个晶闸管的耐压范围，因此第一级比较器1中的各个晶闸管均能工作在第一电压的电压域下，不会出现耐压的可靠性问题，保证电路的正常接收。

在第一电压为3.3V、第二电压VBN为1.8V、第三电压VBN1为2.4V的实施例下，也即为第一级比较器供电的电压为第一电压AVDD33，为第二级比较器供电的电压为第二电压AVDD18，当DIN输入为3.3V，DIP输入为0V时，第一晶闸管M1导通，第二晶闸管M2断开，第一晶闸管M1导通后，第一晶闸管M1的漏极输出低电平，第二晶闸管M2的漏极输出高电平，此时由于2.4V隔离电压的存在，第二晶闸管M2漏极输出的高电平为1.8V，同时由于第三晶闸管M3，第四晶闸管M4的源极有相同电流源的电流流入，所以第五晶闸管M5,第七晶闸管M7导通，但是第五晶闸管M5的源极电压比第七晶闸管M7的源极电压低。因为第一晶闸管M1导通，第三晶闸管M3的源极电压为第三电压-Vth左右，漏极电压为第三电压左右，第四晶闸管M4的漏极电压为1.8+Vth，为2.6V左右，同时DIN对应的输入端第一晶闸管M1，第三晶闸管M3，第五晶闸管M5支路的电流为第二电流源的电流+第三电流源的电流；DIP输入端对应的支路上第二晶闸管M2关闭，所以第四晶闸管M4，第七晶闸管M7支路上电流为第三电流源的电流。

需要说明的是，VIN为第一级比较器的第二输出端输出的电压，VIP为第一输出端输出的电压。

由于第五晶闸管M5，第七晶闸管M7为二极管连接形式，同时第五晶闸管M5的栅极电压比第七晶闸管M7的栅极电压低，所以第六晶闸管M6的漏极电压比第九晶闸管M9的漏极电压高，第六晶闸管M6的漏极电压约为AVDD33，第九晶闸管M9的漏极电压约为AVDD33-vds，约2.6V左右，VBN(1.8V)接在第十晶闸管M10和第十一晶闸管M11上，以及第十二晶闸管M12和第十三晶闸管M13上，因此第六晶闸管M6漏极为高电平，在第十晶闸管M10的漏极输出高电平，且高电平AVDD33经过第十二晶闸管M12隔离后，第十二晶闸管M12的源极电平会在VBN-Vth左右，同时该电平作用在第十五晶闸管M15栅极，产生的漏极电压为700mV左右的低电平，同时差分信号接收器的输出端VOUT1也为该值(低电平)，并且这个值由于第十一晶闸管M11的隔离作用不会产生至第十一晶闸管M11的源极，通过各个晶闸管的作用从而保证了第一级比较器1中的各个晶闸管均不会出现耐压问题，且能保证VOUT1输出准确的比较电压。当DIN为低，DIP为高时，原理类似，在此不再赘述。

可见，本申请中的差分信号接收器能保证全摆幅电压的接收，且灵敏度较高，也无需设置耐高压的器件，结构简单，面积较小，实现容易。

作为一种优选的实施例，第一晶闸管M1至第十五晶闸管M15、第一钳位晶闸管和第二钳位晶闸管为NMOS。

本实施例中的第一晶闸管M1至第十五晶闸管M15、第一钳位晶闸管和第二钳位晶闸管可以但不限定为NMOS。其中，NMOS的栅极为控制端，源极为第二端，漏极为第一端。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种差分信号接收器，其特征在于，包括第一级比较器、第二级比较器、反相模块和输出开关管；

所述第一级比较器的第一输入端和第二输入端输入差分信号，第一输出端与所述第二级比较器的第一输入端连接，第二输出端与所述第二级比较器的第二输入端连接，信号输出端与所述反相模块的输入端连接，用于在第一电压的供电电压下，自身的第一输入端的电压大于第二输入端的电压时输出高电平，自身的第二输入端的电压大于第一输入端的电压时输出低电平，并将自身的第一输入端和第二输入端的电压钳位于第二电压以通过第一输出端和第二输出端输出；所述第一电压大于所述第二电压；

所述第二级比较器用于在所述第二电压的供电电压下，自身的第一输入端的电压大于第二输入端时输出高电平，第二输入端的电压大于第一输入端的电压时输出低电平；

所述反相模块的输出端与所述输出开关管的控制端连接，用于在所述第一级比较器输出高电平时输出低电平，并在所述第一级比较器输出低电平时输出电压为所述第二电压的高电平；

所述输出开关管的第一端与所述第二电压连接，第二端与所述第二级比较器的输出端连接且为所述差分信号接收器的输出端，用于在自身的控制端为低电平，且所述第二级比较器输出高电平时输出高电平，在自身的控制端为高电平，且所述第二级比较器输出低电平时输出低电平。

2.如权利要求1所述的差分信号接收器，其特征在于，所述反相模块包括钳位开关管和反相器；

所述钳位开关管的第一端与所述第一级比较器的信号输出端连接，控制端输入所述第二电压，用于在所述第一级比较器的信号输出端输出高电平时将自身的第二端的电压钳位于所述第二电压，在所述第一级比较器的信号输出端输出低电平时将自身的第二端的电压钳位于低电平；

所述反相器的输入端与所述钳位开关管的第二端连接，用于在所述钳位开关管的第二端的电压为所述第二电压时输出低电平，并在所述钳位开关管的第二端为低电平时输出电压为所述第二电压的高电平。

3.如权利要求2所述的差分信号接收器，其特征在于，所述钳位开关管为NMOS。

4.如权利要求2所述的差分信号接收器，其特征在于，所述反相器的接地端与所述第一级比较器以及所述第二级比较器的接地端连接。

5.如权利要求2所述的差分信号接收器，其特征在于，还包括第一电流源；

所述输出开关管的第二端通过所述第一电流源接地。

6.如权利要求1-5任一项所述的差分信号接收器，其特征在于，所述第一级比较器包括第一晶闸管至第十五晶闸管、第一钳位晶闸管、第二钳位晶闸管、第二电流源至第四电流源；

所述第一晶闸管的控制端为所述第一级比较器的第二输入端，第二晶闸管的控制端为所述第一级比较器的第一输入端，所述第一晶闸管和所述第二晶闸管的第二端相连并通过所述第二电流源接地，所述第一晶闸管的第一端通过第三电流源接地，所述第二晶闸管的第一端通过所述第四电流源接地；

所述第一钳位晶闸管的第一端与所述第一晶闸管的控制端连接，控制端输入所述第二电压，第二端为所述第一级比较器的第二输出端；所述第二钳位晶闸管的第二端与所述第二晶闸管的控制端连接，控制端输入所述第二电压，第一端为所述第一级比较器的第一输出端；

第三晶闸管的控制端和第二晶闸管的控制端连接并输入第三电压，所述第三晶闸管的第二端与所述第一晶闸管的第一端连接，所述第四晶闸管的第二端与所述第二晶闸管的第一端连接；

第五晶闸管的控制端与第二端连接并与所述第三晶闸管的第一端连接，第一端输入所述第一电压；第六晶闸管的控制端与所述第五晶闸管的控制端连接，第一端输入所述第一电压；

第七晶闸管的控制端与第二端连接并与所述第四晶闸管的第一端连接，第一端输入所述第一电压；第九晶闸管的控制端与所述第七晶闸管的控制端连接，第一端输入所述第一电压；

第十晶闸管的控制端与第十一晶闸管的控制端连接，所述第十晶闸管的第一端与所述第六晶闸管的第二端连接，所述第十一晶闸管的第一端与所述第九晶闸管的第二端连接；

第十二晶闸管的控制端和第十三晶闸管的控制端连接，所述第十二晶闸管的第一端与所述第十晶闸管的第二端连接，所述第十三晶闸管的第一端与所述第十一晶闸管的第二端连接；

第十四晶闸管的控制端与所述第十五晶闸管的控制端连接，所述第十四晶闸管的第一端与所述第十二晶闸管的第二端以及自身的控制端连接，第二端接地，所述第十五晶闸管的第一端与所述第十三晶闸管的第二端连接，第二端接地；

所述第十晶闸管、所述第十一晶闸管、所述第十二晶闸管和所述第十三晶闸管的控制端输入所述第二电压，所述第十一晶闸管的第二端为所述第一级比较器的信号输出端。

7.如权利要求6所述的差分信号接收器，其特征在于，所述第一晶闸管至所述第十五晶闸管、所述第一钳位晶闸管和所述第二钳位晶闸管为NMOS。

8.如权利要求1所述的差分信号接收器，其特征在于，所述输出开关管为PMOS。

Images