CN109167588A - 一种全差分Class D钳位恢复电路 - Google Patents

Abstract

本发明实施例提供一种全差分Class D钳位恢复电路，通过两个clk上升沿之间pwm信号是否变高以及两个clk下降沿之间pwm信号是否变低，作为系统是否进入Clipping状态的判断依据，能够避免由于环路中比较器Comp自身的延时造成Clipping状态的误触发，使系统进入和退出Clipping状态更加平滑；在Clipping状态时通过将环路中第二个积分器的两个输出分别钳位到略高于三角波峰值和略低于三角波谷值的参考电压上，使得系统在Clipping状态时不会发生次谐波振荡的现象。

Description

一种全差分Class D钳位恢复电路

技术领域

本发明涉及集成电路设计技术领域，更具体地，涉及一种全差分Class D钳位恢复电路。

背景技术

音频放大器已经有将近100年的历史了，最早的电子管放大器的第一个应用就是音频放大器。直到现在为止，音频放大器还在不断地更新、发展。其中，Class D(D类)放大器，高效率、低功耗、体积小的特点，首先在以电池供电的手持式消费性电子及行动电话应用中，成为音频放大器的首选。在Class D放大器的应用中，为了达到足够大的输出功率，往往要求放大器的输出范围能够达到轨到轨。例如：一些音频功放的datasheet中会给出总谐波失真THD＝10％情况下的输出功率，THD＝10％意味着：Class D输出方波经过滤波之后的信号有将近40％的时间被clipping(钳位)到电源或地。在输出信号被Clipping到电源或地时，Class D的控制环路将会失去控制，环路中积分器的输出偏离其工作点，最终偏到电源或地。输入信号幅度逐渐变小时，Class D输出将逐渐由Clipping恢复正常，在此过程中Class D的控制环路需要一段建立时间之后才能重新恢复。如果不对Clipping状态下的控制环路进行处理，在输出信号从Clipping恢复即控制环路重新建立的过程中，会出现二阶效应。这种现象会产生人耳可听到的‘ticking’噪声，此噪声与钳位失真所产生的噪声在听感会有明显的差别。

现有技术中为了消除这种由于钳位恢复过程中的二阶效应所产生的‘ticking’噪声，主要有以下几种方法：

方法一：在判断系统处于Clipping状态之后，通过逻辑控制将控制环路中积分器的输出控制在输出共模附近，使系统在Clipping恢复的过程中不需要建立时间，从而消除二阶效应产生的‘ticking’噪声。实现方法如图1中所示，图中为一个单端输出的Class D，以输入信号VIN>0为例：当输入信号VIN>0时，有电流从Gm流向第一个积分器。Class D正常工作时输出为PWM方波，PWM方波为低电平(VSSP)时，通过电阻R1对第一个积分器的电容C1放电；PWM方波为高电平(VDDP)时，通过电阻R1对第一个积分器的电容C1放电。当输入信号的幅度大到在功率管输出为低电平时，从Gm流入C1的电流大于由R1流出C1的电流，即系统此时对电容C1只其充电不放电。第一个积分器的输出VP会逐渐变小最终被钳到地点位，第二个积分器的输出VM会逐渐变大最终被钳到电源，VP与VM没有交叉，从而功率管的输出一直保持低，即系统处于Clipping状态。Clipping判断逻辑电路判断Class D处于Clipping状态后，断开开关S1，阻断输入信号输入使输入信号变为零。断开开关S1之前电容C1一直处于充电状态，VP逐渐变小；断开开关之后，只有电流经R1流出从C1流出，C1处于放电状态，VP将会改变变化方向，由小变大。当VP等于VCM之后，将S1闭合输入信号重新接入，闭合之后重新对C1充电，Clipping判断逻辑判断Class D处于Clipping状态之后，又断开开关S1，如此循环即可将VP钳在共模电压Vcm附近。对于积分器二的输出VM，在Clipping状态时，逐渐偏向电源电压，通过增大振荡器方波电流流入积分器二的时间，直到VM减小到等于VCM才改变振荡器电流的方向，如此循环即可将VM钳在VCM附近。通过上述这种逻辑控制方式即可在系统处于clipping状态下将积分器一和二维持在工作点附近，使得系统在钳位恢复的过程不需要建立时间，从而消除二阶效应所产生的‘ticking’噪声。在正常工作时，当OSC为高时，PWM随后会变高；当OSC变低时，PWM随后会变低。通过判断系统在工作时是否符合图2中的状态图来判断系统此时是否处于Clipping状态。Clipping判断状态如图2所示，由图2可以看出：当系统到S1a和S3a状态时，即判断系统处于Clipping状态Clip＝1。此时将S1断开，VP将立即改变变化方向，向接近输出共模的方向变化，当其等于共模电压Vcm时，开关S1重新闭合，VP又向远离输出共模的方向变化，如此循环即可强制VP在系统处于Clipping状态时一直共模电压附近变化。积分器一输出强制电路如图3所示，比较器A1的输出信号sign1为VP是否等于Vcm的判断信号。对于第二个积分器(如图4所示)在正常工作状体时，当OSC为高有电流流入C2时，输出信号VM将会由大变小穿过输出共模电压；当OSC为低电平时有电流流出C2，输出信号VM将会由小变大穿过输出共模电压。在Clipping工作状态时，为了防止VM被偏离工作点，被钳在电源或地。通过延长OSC为高电平或低电平的时间，直到VM等于输出共模电压时才改变OSC的电平。VM是穿过或等于共模电压由图4中比较器A2的输出信号sign2来决定。在系统处于正常工作时，积分器二输出强制电路满足状态图图5：当VIN>0，系统处于Clipping状态时，VM偏向电源电压，所以在S1和S2两个状态之间不会出现sign2b，为了将VM钳在Vcm附近，必须延长clk为高电平即OSC电流对C2的充电时间，直到sign2b出现之后才，允许clkb出现。通过上述对积分器一、积分器二在Clipping状态下的控制，即可将VP和VM控制在输出共模电压Vcm附近。控制后的VP，VM的波形如下图6所示。

方法二：方法二是对方法一的一些优化，方法一中在Clipping状态时，通过逻辑控制将VP和VM都钳位在Vcm附近。由于图3和图4中比较器A1和A2不可避免的会有延时，这时VP和VM有可能会有交叉，从而导致钳位判断逻辑电路错误的判断系统退出Clipping状态，造成系统在Clipping和Unclipping状态之间来回切换，形成次谐波振荡。方法二通过将VP和VM分别稳定在Vcm-△V和Vcm+△V处，这样在Clipping时VP和VM不会有交叉，从而消除次谐波振荡。方法二中改进后VP和VM的波形如下图7所示。

方法三：当检测到输出信号Clipping之后，将输入到class D的信号幅度调小，使得Class D的输出信号的幅度也相应的减小，从而使得输出信号不Clipping。这种方法是一种，软Clipping的处理方式，最终的输出信号不会被钳位到输出的电源或地上。从而相对于方法一和方法二其输出信号的THD会更低，由于其输出功率受输出功率管的供电电压限制，所以输出功率相对于方法一和二会更小。实现方式如下图8所示；采用方法三实现Anti-clipping后，Class D输出经过滤波之后的波形如下图9所示。

综上所述，现有技术方法在消除由于钳位恢复过程中的二阶效应所产生的‘ticking’噪声过程中，方法一中在Clipping状态时，通过逻辑控制将VP和VM都钳位在Vcm附近，比较器A1和A2不可避免的会有延时，这时VP和VM有可能会有交叉，从而导致钳位判断逻辑电路错误的判断系统退出Clipping状态，造成系统在Clipping和Unclipping状态之间来回切换，形成次谐波振荡；方法二相对于方法一，虽然解决了次谐波振荡的问题，但是其仍然具有以下缺陷，问题一：在图2所示的系统是否处于Clipping状态的判断逻辑中，当系统处于Clipping的边缘时由于环路中比较器Comp的延时，可能使pwm晚于clkb出现，这时逻辑电路就会错误的判断系统处于Clipping状态，进而采取相应的动作，这样会造成在进或出Clipping状态时输出信号不是很平滑；问题二：此方法不适用于全差分的Class D，因为全差分的Class D中三角波一般是直接由振荡器输出，为固定工作频率，且积分器二的输出不是主要由三角波决定，所以不能够通过控制输入或输出电容C2方波电流的时间来实现将第二个积分器输出VM控制在Vcm附近的目的；方法三虽然可以应用于全差分的Class D且THD较方法一和二都要更小，但是其最大输出功率受功率管供电电压的限制，即最大输出功率受限。

发明内容

本发明提供一种克服上述问题或者至少部分地解决上述问题的一种全差分ClassD钳位恢复电路。

根据本发明的一个方面，提供一种全差分Class D钳位恢复电路，包括全差分Class D放大电路和钳位恢复电路；所述全差分Class D放大电路包括第一级积分器、第二级积分器、PWM调制比较器COMP、三角波发生电路OSC、H-bridge；所述钳位恢复电路包括Clipping detect模块、第一比较器、第二比较器和第三比较器；

所述第一级积分器连接所述第二级积分器，所述第二比较器的输出端连接所述第一级积分器的同相输入端，所述第三比较器的输出端连接所述第一级积分器的反向输入端；所述第二级积分器连接所述PWM调制比较器COMP的同相端，所述OSC输出的三角波信号接入所述PWM调制比较器COMP的反相段，PWM调制比较器COMP的输出端连接H-bridge；H-bridge连接有反馈电阻网络，将输出信号反馈至所述第一级积分器的输入端；

所述第一比较器连接所述Clipping detect模块，所述Clipping detect模块分别连接所述第二比较器和所述第三比较器；所述第二级积分器的反相输出端连接所述第一比较器的同相输入端，所述第二级积分器同相输出端连接所述第一比较器的反相输入端；所述第一比较器用于比较第二级积分器的反相输出端的输出net5、第二级积分器同相输出端的输出net6的大小，并将net5和net6中较大者传送至第二比较器，较小者传送至第三比较器；

Clipping detect模块用于判断Class D放大器是否处于Clipping状态，并在Clipping状态时，将第二级积分器的较大输出电压钳位在第二比较器的第一参考电压Vref1上，将第二级积分器的较小输出电压钳位在第三比较器的第二参考电压Vref2上；

当第二级积分器的输出net5，net6中较大者大于Vref1或较小者小于Vref2时，切断第一级积分器的输入信号，直至net5，net6中较大者小于Vref1、较小者大于Vref2，重新接入第一级积分器的输入信号；重复上述步骤即可将第一级积分器的输出稳定在共模电压，同时第二级积分器的输出分别钳位在Vref1、Vref2。

本发明提出一种全差分Class D钳位恢复电路，通过两个clk上升沿之间pwm信号是否变高以及两个clk下降沿之间pwm信号是否变低，作为系统是否进入Clipping状态的判断依据，能够避免由于环路中比较器Comp自身的延时造成Clipping状态的误触发，使系统进入和退出Clipping状态更加平滑；且在Clipping状态时通过将环路中第二个积分器的两个输出分别钳位到略高于三角波峰值和略低于三角波谷值的参考电压上，使得系统在Clipping状态时不会发生次谐波振荡的现象；在Clipping状态时第一级积分器的输出不需增加比较器用于判断输出是否过零(输出共模)，只要在第二级积分器的输出超过限定值(Vref1或Vref2)时将输入信号与Class D断开，第二级积分器的输出小于限定值之后输入信号重新接入，如此循环即可将第一级积分器的输出稳定在输出共模附近，同时将第二级积分器的输出钳位在输出限定值，能够应用于全差分的Class D；在Clipping状态时能够将系统中的积分器都强制工作在工作点附近，从而在系统由Clipping恢复到正常状态时不会出现二阶效应，从而不会产生‘ticking’噪声，且此方法能够应用在全差分Class D中。

附图说明

图1为现有技术中单端输出Class D拓扑电路示意图；

图2为现有技术中的Clipping判断状态图示意图；

图3为现有技术中的积分器一输出强制电路示意图；

图4为现有技术中的积分器二输出强制电路示意图；

图5为现有技术中的积分器二状态图示意图；

图6为现有技术中的方法一对积分器一、积分器二在Clipping状态下的控制后VP和VM波形示意图；

图7为现有技术中的方法二对积分器一、积分器二在Clipping状态下的控制后VP和VM波形示意图；

图8为现有技术中的采用方法三实现Anti-clipping后，Class D输出经过滤波之后的波形示意图；

图9为现有技术中的采用方法三后Class D输出滤波之后的波形示意图；

图10为根据本发明实施例的全差分Class D钳位恢复电路示意图；

图11为根据本发明实施例的电路环路内部信号示意图；

图12为根据本发明实施例的Clipping detect模块判断逻辑的时序图；

图13为根据本发明实施例的节点net3、net4无Clipping恢复、有Clipping恢复示意图；

图14为根据本发明实施例的节点net5、net6无Clipping恢复、有Clipping恢复示意图；

图15为根据本发明实施例的Class D输出滤波无Clipping恢复、有Clipping恢复示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

在本实施例中，如图10所示，提出了一种全差分Class D钳位恢复电路，包括全差分Class D放大电路和钳位恢复电路；所述全差分Class D放大电路包括第一级积分器(即图10中的OPAMP1)、第二级积分器(即图10中的OPAMP2)、PWM调制比较器COMP(图10中的COMP)、三角波发生电路OSC、H-bridge；所述钳位恢复电路包括Clipping detect模块、第一比较器2、第二比较器3和第三比较器4；

所述第一级积分器连接所述第二级积分器，所述第二比较器3的输出端连接所述第一级积分器的同相输入端，所述第三比较器4的输出端连接所述第一级积分器的反向输入端；所述第二级积分器连接所述PWM调制比较器COMP的同相端，所述OSC输出的三角波信号接入所述PWM调制比较器COMP的反相段，PWM调制比较器COMP的输出端连接H-bridge；H-bridge连接有反馈电阻网络，将输出信号反馈至所述第一级积分器的输入端；

所述第一比较器2连接所述Clipping detect模块，所述Clipping detect模块分别连接所述第二比较器3和所述第三比较器4；所述第二级积分器的反相输出端连接所述第一比较器2的同相输入端，所述第二级积分器同相输出端连接所述第一比较器2的反相输入端；所述第一比较器2用于比较第二级积分器的反相输出端的输出net5、第二级积分器同相输出端的输出net6的大小，并将net5和net6中较大者传送至第二比较器3，较小者传送至第三比较器4；

Clipping detect模块用于判断Class D放大器是否处于Clipping状态，并在Clipping状态时，将第二级积分器的较大输出电压钳位在第二比较器3的第一参考电压Vref1上，将第二级积分器的较小输出电压钳位在第三比较器4的第二参考电压Vref2上；

当第二级积分器的输出net5，net6中较大的一个大于Vref1或较小的一个小于Vref2时，切断第一级积分器的输入信号，直至较大的信号小于Vref1、较小的信号大于Vref2，输入信号重新接入；当第二级积分器的输出net5，net6又出现较大的一个大于Vref1或较小的一个小于Vref2时，重新切断第一级积分器的输入信号。如此循环即可将第一级积分器的输出稳定在共模附近，同时第二级积分器的输出分别钳位在Vref1、Vref2。

具体的，如图10中电路所示，图中包括Clipping detect模块1，用于判断系统是否处于Clipping状态；第一比较器2，用于判断环路中第二级积分器的输出net5、net6的大小，当net5>net6时，将net5送给第二比较器3中的VA、net6送给第三比较器4中的VB，当net5<net6时，将net5送给第三比较器4中的VB、net6送个第二比较器3中的VA，此模块用于保证net5和net6中较大的一个送到第二比较器3中的VA、较小的一个送到第三比较器4中的VB；图中第二比较器3、第三比较器4用于在系统处于clipping状态时，将环路中第一级积分器的输出工作在输出共模电压附近、第二级积分器的输出中电压较大输出端钳位在Vref1附近，电压较小输出端钳位在Vref2附近，从而保证了系统中积分器都工作在工作点上，使系统在退出Clipping状态时能够快速的恢复正常、消除恢复过程中由于环路建立时间所引起的二阶效应。

Clipping detect模块根据OSC中所产生的与三角波频率相同的时钟信号clk与PWM调制比较器COMP的输出信号pwm的变化情况来判断是否处于Clipping状态，若pwm在clk的两个连续上升沿间由低变高，或者pwm在clk的两个连续下降沿间由高变低，则判断处于正常normal状态，否则判断处于Clipping状态。

在上述实施例的基础上，所述Clipping detect模块根据OSC中所产生的与三角波频率相同的时钟信号clk与PWM调制比较器COMP的输出信号pwm的变化情况判断是否处于Clipping状态，若pwm信号在clk的两个连续上升沿间由低变高，或者pwm信号在clk的两个连续下降沿间由高变低，则判断处于正常normal状态，否则判断处于Clipping状态。两个clk上升沿之间pwm信号是否变高以及两个clk下降沿之间pwm信号是否变低，作为系统是否进入Clipping状态的判断依据，能够避免由于环路中比较器Comp自身的延时造成Clipping状态的误触发，使系统进入和退出Clipping状态更加平滑。

具体的，在本实施例中，所述第一级积分器同相输入端与第一级积分器反向输出端、第一级积分器反相输入端与第二级积分器同相输出端间串联有积分电容C1；所述第二级积分器同相输入端与第二级积分器的反相输出端、第二级积分器反相输入端与第二级积分器同相输出端间串联有积分电容C2和反馈电阻R3。

具体的，在上述实施例的基础上，还包括INP输入端和INN输入端，所述INP输入端、所述INN输入端分别通过输入电阻R1连接第一级积分器同相输入端、第一级积分器反相输入端。所述INP输入端和INN输入端与第一级积分器间都设有开关S0，所述第二比较器3的输出端连接至INP输入端与第一级积分器间的开关S0，所述第三比较器4的输出端连接至INN输入端与第一级积分器间的开关S0。

具体的，在本实施例中，以输入信号VIN>0为例，在VIN>0，即INP>INN情况下，本实施例中的电路处于正常工作状态时，net5、net6、OSC(三角波信号)、clk(由三角波信号发生电路OSC产生的与三角波频率相同的时钟信号)、pwm1、pwm2的时序如图11所示。

clk由低变高，pwm1和pwm2随后由低变高；clk由高变低，pwm1和pwm2随后由高变低。当输入信号慢慢变大时，net5和pwm1占空比慢慢变大，net6和pwm2占空比慢慢变小。当net5刚好增大到三角波的峰顶，net6减小到三角波的谷底时，pwm1的占空比为100％，pwm2的占空比为0％。继续增大输入信号时，net5将大于三角波的峰值Vref1-△，net6将小于三角波的谷底Vref2+△，此时Class D的输出电压将会Clipping。由此可以采用方法一种的状态图来判断系统是否处于Clipping状态，但是比较器comp必然存在delay，pwm信号有可能在clk变高之后才变低或是clk变低之后变高，因此方法一中的Clipping detect逻辑电路有可能会判断错误。本实施例对此Clipping detect模块的逻辑电路进行改进，只要pwm由低变高发生在在clk的两个上升沿之间，pwm由高变低发生在clk的两个下降沿之间，即判断系统处于normal状态，反之系统处于Clipping状态。

在Clipping状态时通过将环路中第二个积分器的两个输出分别钳位到略高于三角波峰值(Vref1)和略低于三角波谷值(Vref2)的参考电压上，使得系统在Clipping状态时第二级积分器的输出不会与三角波交叉，从而不会发生次谐波振荡的现象

本实施例中，判断逻辑的时序如图12所示，按照此方式，即可解决由于比较器COMP延时造成方法一中Clipping detect电路判断错误的问题，使得系统进入Clipping状态更加平滑。

在本实施例中，为了保障系统在Clipping恢复的过程不发生二阶效应，Clippingdetect模块在检测出系统处于Clipping状态后，系统会通过逻辑控制使环路中两级积分器都工作在各自工作点上。

在上述实施例的基础上，由于INP>INN，从而net5>net6，第一比较器2的输出C_s＝1、C_sb＝0、传输门将net5送到VA、net6送到VB，接VA＝net5、VB＝net6，Clipping detectlogic判断系统处于clipping状态后，Clip_en＝1，enable比较器comp2；VA>Vref1、VB>Vref2时，Clipping＝0，S0断开，Class D的输入信号为零，net3将会由小变大，net4将会由大变小，当net3和net4穿过第一个积分器的输出共模电压之后，net5、net6将会改变变化方向，net5将由大变小，net6将由小变大。当net5减小到使VA<Vref1、net6增大到使VB<Vref2，Clipping＝1，S0闭合，输入信号重新接入。输入端重新接入信号之后，net5变大超过Vref1、net6变小超过Vref2；Clipping detect模块重新检测到系统Clipping之后，系统将重复上述动作，如此循环即可达到将第一个积分器的输出稳定在输出共模电压附近，同时将积分器二的输出分别钳位在Vref1和Vref2的目的。从而在输入信号减小退出Clipping状态时，系统能够快速的建立，且在此过程中不会产生二阶效应。

在Clipping状态时第一级积分器的输出不需增加比较器用于判断输出是否过零(输出共模)，只要在第二级积分器的输出超过限定值(Vref1或Vref2)时将输入信号与Class D断开，第二级积分器的输出小于限定值之后输入信号重新接入，如此循环即可将第一级积分器的输出稳定在输出共模附近，同时将第二级积分器的输出钳位在输出限定值。

上述过程中Vref1等于三角波的峰值+△，Vref2等于三角波的谷值-△，如果将net5和net6被钳在Vref1+△和Vref2-△上时，net5和net6可能会与三角波交叉，pwm1和pwm2状态翻转，造成系统在Clipping和Unclipping之间来回切换，出现次谐波振荡。本实施例中将Vref1在三角波的峰值上向上调节△，Vref2在三角波的谷值上向下调节△，△可设定，在本实施例中，只需要使Vref1略大于三角波的峰值，Vref2略小于三角波的谷值即可，如图12即可解决次谐波振荡的问题。

图13至图15是环路中各节点在系统处于Clipping状态时有无环路控制时的对比波形，图13中(a)为节点net3、net4无Clipping恢复时的对比图，(b)为节点net3、net4有Clipping恢复时的对比图。图14中(c)为节点net5、net6无Clipping恢复时的对比图，(d)为节点net5、net6有Clipping恢复时的对比图；图14中(e)为Class D输出滤波无Clipping恢复时的对比图，(f)为Class D输出滤波有Clipping恢复时的对比图

由上图13、14可以看出系统中加入Clipping恢复控制之后，系统在Clipping状态时环路中积分器的输出能够被控制在各自工作点上、保持正常工作状态；图15可以看出加入Clipping恢复控制之后，系统在进、出Clipping状态都很平滑；从Class D经过滤波之后波形(f)可以看出，由于系统加入Clipping恢复控制之后，在系统从Clipping状态退出的过程中不需要重新建立，(f)没有出现(e)中由于环路建立时间所引起的二阶效应，因此加入Clipping恢复控制之后系统能够有效的消除由于二阶效应所产生的‘ticking’噪声。

本实施例的电路能够应用于全差分的Class D，现有技术中在Clipping状态时稳定环路第二级积分器的输出是通过改变振荡器方波电流对积分器电容冲放电的时间来达到，但在全差分Class D第二级积分器的输出不是主要由三角波决定，通过对三角波进行处理不能够达到控制积分器输出的目的，因此不适合应用于全差分Class D。本实施例中在Clipping状态下通过合理的控制输入信号的断开或接入，即可实现对环路中积分器输出的控制，迫使环路中的各个模块在Clipping状态下依然是工作在正常状态。

本实施例提出一种全差分Class D钳位恢复电路，通过两个clk上升沿之间pwm信号是否变高以及两个clk下降沿之间pwm信号是否变低，作为系统是否进入Clipping状态的判断依据，能够避免由于环路中比较器Comp自身的延时造成Clipping状态的误触发，使系统进入和退出Clipping状态更加平滑；且在Clipping状态时通过将环路中第二个积分器的两个输出分别钳位到略高于三角波峰值和略低于三角波谷值的参考电压上，使得系统在Clipping状态时不会发生次谐波振荡的现象；在Clipping状态时第一级积分器的输出不需增加比较器用于判断输出是否过零(输出共模)，只要在第二级积分器的输出超过限定值(Vref1或Vref2)时将输入信号与Class D断开，第二级积分器的输出小于限定值之后输入信号重新接入，如此循环即可将第一级积分器的输出稳定在输出共模附近，同时将第二级积分器的输出钳位在输出限定值，能够应用于全差分的Class D。

最后，本发明的方法仅为较佳的实施方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种全差分Class D钳位恢复电路，其特征在于，包括全差分Class D放大电路和钳位恢复电路；所述全差分Class D放大电路包括第一级积分器、第二级积分器、PWM调制比较器COMP、三角波发生电路OSC、H-bridge；所述钳位恢复电路包括Clipping detect模块、第一比较器、第二比较器和第三比较器；

所述第一级积分器连接所述第二级积分器，所述第二比较器的输出端连接所述第一级积分器的同相输入端，所述第三比较器的输出端连接所述第一级积分器的反向输入端；所述第二级积分器连接所述PWM调制比较器COMP的同相端，所述OSC输出的三角波信号接入所述PWM调制比较器COMP的反相段，PWM调制比较器COMP的输出端连接H-bridge；H-bridge连接有反馈电阻网络，将输出信号反馈至所述第一级积分器的输入端；

所述第一比较器连接所述Clipping detect模块，所述Clipping detect模块分别连接所述第二比较器和所述第三比较器；所述第二级积分器的反相输出端连接所述第一比较器的同相输入端，所述第二级积分器的同相输出端连接所述第一比较器的反相输入端；所述第一比较器用于比较第二级积分器的反相输出端的输出net5、第二级积分器同相输出端的输出net6的大小，并将net5和net6中较大者传送至第二比较器，较小者传送至第三比较器；

Clipping detect模块用于判断Class D放大器是否处于Clipping状态，并在Clipping状态时，通过逻辑控制将第二级积分器的较大输出电压钳位在第二比较器的第一参考电压Vref1上，将第二级积分器的较小输出电压钳位在第三比较器的第二参考电压Vref2上；

当第二级积分器的输出net5，net6中较大者大于Vref1或较小者小于Vref2时，切断第一级积分器的输入信号，直至net5，net6中较大者小于Vref1、较小者大于Vref2，重新接入第一级积分器的输入信号，重复上述步骤即可将第一级积分器的输出稳定在共模电压，同时第二级积分器的输出分别钳位在Vref1、Vref2。

2.根据权利要求1所述的全差分Class D钳位恢复电路，其特征在于，所述Clippingdetect模块根据OSC中所产生的与三角波频率相同的时钟信号clk与PWM调制比较器COMP的输出信号pwm的变化情况来判断是否处于Clipping状态，若pwm在clk的两个连续上升沿间由低变高，或者pwm在clk的两个连续下降沿间由高变低，则判断处于正常normal状态，否则判断处于Clipping状态。

3.根据权利要求1所述的全差分Class D钳位恢复电路，其特征在于，若net5>net6，所述第一比较器将net5传送至第二比较器的反相输入端VA，将net6传送至第三比较器的同相输入端VB；若net5＜net6，所述第一比较器将net6传送至第二比较器的反相输入端VA，将net5传送至第三比较器的同相输入端VB。

4.根据权利要求1所述的全差分Class D钳位恢复电路，其特征在于，所述第一级积分器的同相输入端与第一级积分器的反相输出端、第一级积分器的反相输入端与第一级积分器的同相输出端间串联有积分电容C1；所述第二级积分器的同相输入端与第二级积分器的反相输出端、第二级积分器的反相输入端与第二级积分器的同相输出端间串联有积分电容C2和电阻R3。

5.根据权利要求4所述的全差分Class D钳位恢复电路，其特征在于，还包括INP输入端和INN输入端，所述INP输入端、所述INN输入端分别通过输入电阻R1连接第一级积分器同相输入端、第一级积分器反相输入端。

6.根据权利要求5所述的全差分Class D钳位恢复电路，其特征在于，所述INP输入端和INN输入端与第一级积分器间都设有开关S0，所述第二比较器的输出端连接至INP输入端与第一级积分器间的开关S0，所述第三比较器的输出端连接至INN输入端与第一级积分器间的开关S0。

7.根据权利要求1所述的全差分Class D钳位恢复电路，其特征在于，第二比较器同向端的第一参考电压Vref1为一个大于OSC所产生三角波波峰的参考电压，第三比较器反相端的第一参考电压Vref2为一个小于三角波发生电路OSC所产生三角波波谷值的参考电压。