JP5412639B2 - 比較器及びアナログデジタル変換器 - Google Patents
比較器及びアナログデジタル変換器 Download PDFInfo
- Publication number
- JP5412639B2 JP5412639B2 JP2008282387A JP2008282387A JP5412639B2 JP 5412639 B2 JP5412639 B2 JP 5412639B2 JP 2008282387 A JP2008282387 A JP 2008282387A JP 2008282387 A JP2008282387 A JP 2008282387A JP 5412639 B2 JP5412639 B2 JP 5412639B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- terminal
- output
- input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
- H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
- H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
- H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
1.第1の実施形態:基本構成例
2.第2の実施形態:オフセット電圧補償回路部を備える第1の構成例
3.第3の実施形態:オフセット電圧補償回路部を備える第2の構成例
4.第4の実施形態:補間機能を備える構成例
[比較器の構成]
図1に、本実施形態の比較器の回路構成を示す。比較器10は、主に、入力側(前段)に配置されたダイナミックな差動プリアンプ回路部20と、出力側(後段)に配置された差動ラッチ回路部30とで構成される。なお、図1中の符号G、S及びDはそれぞれトランジスタのゲート端子、ソース端子及びドレイン端子を示している。
次に、本実施形態の比較器10の動作を図2〜4を参照しながら説明する。図2は、比較器10の動作の前段階(準備段階)の状態(以下、この状態を状態1という)を示す図である。図3は、比較器10の動作時の状態(以下、この状態を状態2という)を示す図である。また、図4(a)〜(c)は、それぞれ比較器10の出力電圧、差動プリアンプ回路部20の出力電圧及び比較器10を制御するクロック信号の時間変化を示す図である。
次に、上述した本実施形態の比較器10を適用したA/D変換器の一例を説明する。図6に、そのA/D変換器の構成例を示す。図6に示すA/D変換器13は、並列型のA/D変換器であり、主に、並列配置された複数の比較器10a〜10hと、並列配置された複数のNAND回路11a〜11gと、エンコーダ12と、直列接続された複数の抵抗R0〜R8とで構成される。
次に、本実施形態のA/D変換器13の動作を図6を参照しながら簡単に説明する。なお、図6に示す比較器10a〜10hは、Vinが抵抗分割された参照電圧より大きい場合に信号「0」を出力し、小さい場合に信号「1」を出力するものとする。また、図6の例では、信号「1」が1Vに対応し、信号「0」が0Vに対応するものとする。さらに、図6には、VinがV3より小さく且つV4より大きい場合(V3>Vin>V4)の例を示す。
図8に、本実施形態の比較器の回路構成を示す。比較器50は、主に、入力側(前段)に配置されたダイナミックな差動プリアンプ回路部20と、出力側(後段)に配置された差動ラッチ回路部30と、差動プリアンプ回路部20に接続されたオフセット電圧補償回路部60とで構成される。なお、図8に示す本実施形態の比較器50において、図1に示す第1の実施形態の比較器10と同様の構成部分には、同じ符号を付して説明する。
次に、オフセット電圧の補償動作について説明するが、具体的な動作を説明する前に、本実施形態におけるオフセット電圧の補償動作の原理を説明する。
第3の実施形態では、オフセット電圧を抑制する機能を有する比較器の別の構成例を説明する。
図13に、本実施形態の比較器の回路構成を示す。比較器80は、主に、入力側(前段)に配置されたダイナミックな差動プリアンプ回路部20と、出力側(後段)に配置された差動ラッチ回路部30と、その間に設けられたオフセット電圧補償回路部90とで構成される。なお、図13に示す本実施形態の比較器80において、図1に示す第1の実施形態の比較器10と同様の構成部分には、同じ符号を付して説明する。
本実施形態では、第2の実施形態と同様に、入力端子26及び27間をショートした状態で、第1MOSトランジスタ21及び第2MOSトランジスタ22に流れ込む電流の値が等しくなるように、2つの可変容量素子91及び92の容量を調整する。
第1の実施形態で説明したA/D変換器(図6参照)のような並列型のA/D変換器では、参照電圧と同等数の比較器を設ける。このような構成では、A/D変換器の分解能をNとすると、約2N個の参照電圧が必要となる。例えば、分解能N=10bitとすると、1024個の参照信号が必要となり、同等数(1000個程度)の比較器を設ける必要がある。A/D変換器の入力端子に接続される比較器の数が多くなると、A/D変換器の入力側からみた容量が大きくなり、A/D変換器の周波数特性が劣化する。
本実施形態の比較器の構成を説明する前に、上述のような補間機能を有する比較器を備えるA/D変換器の構成例を説明する。図15に、本実施形態のA/D変換器の概略構成を示す。なお、図15は、2つの参照電圧Vr,1及びVr,2を生成する分割抵抗R1及びR2に接続される部分だけを示す。すなわち、一補間電圧区間に関連する構成部分のみを示す。また、本実施形態では、2つの参照電圧Vr,1及びVr,2間をm等分する場合を考える。それゆえ、一補間電圧区間には、補間機能を有する比較器100はm−1個必要となる。
図16に、本実施形態の比較器100の回路構成を示す。比較器100は、主に、入力側(前段)に配置されたダイナミックな差動プリアンプ回路部120と、出力側(後段)に配置された差動ラッチ回路部30とで構成される。なお、図16に示す本実施形態の比較器100において、図1に示す第1の実施形態の比較器10と同様の構成部分には、同じ符号を付して説明する。
次に、本実施形態の比較器100の動作原理を説明する。ここでは、入力差動トランジスタ対を構成するNMOSトランジスタ101〜104の各チャネル幅Wを変えることにより、W/L比を変化させる場合を考える。また、NMOSトランジスタ101〜104のチャネル長L、キャリアの移動量μ、単位ゲート容量Cox及び閾値電圧VTはすべてのトランジスタにおいて等しいものとする。
Claims (8)
- 第1及び第2入力電圧信号、並びに、クロック信号が入力され、前記クロック信号に基づいて動作し、前記第1及び第2入力電圧信号の値にそれぞれ対応し且つ増幅された第1及び第2出力電圧信号を出力し、前記クロック信号の第1の状態では、貫通電流を遮断し、前記第1及び第2出力電圧信号の電圧値を所定の電圧値にプリチャージし、且つ、前記クロック信号の第2の状態では、貫通電流を流さず、前記第1及び第2出力電圧信号の電圧値を同じタイミングで同じ方向に変化させるとともに前記第1及び第2出力電圧信号の電圧値間に電圧差を生じさせるダイナミック差動増幅回路部と、
クロック信号を必要とせず前記第1及び第2出力電圧信号に基づいて動作し、前記第1及び第2入力電圧信号の比較結果を保持し且つ出力する差動ラッチ回路部と
を備える比較器。 - 前記ダイナミック差動増幅回路部は、チャネルの極性が第1の極性である第1〜第3MOSトランジスタと、チャネルの極性が前記第1の極性と異なる第2の極性である第4及び第5MOSトランジスタとを有し、
前記第1MOSトランジスタのゲート端子が前記第1入力電圧信号の入力端子に接続されており、
前記第2MOSトランジスタのゲート端子が前記第2入力電圧信号の入力端子に接続されており、
前記第3MOSトランジスタのゲート端子が前記クロック信号の入力端子に接続され、前記第3MOSトランジスタの入力側端子が前記第1及び第2MOSトランジスタの出力側端子に接続され、且つ、前記第3MOSトランジスタの出力側端子が接地されており、
前記第4MOSトランジスタのゲート端子が前記クロック信号の入力端子に接続され、前記第4MOSトランジスタの入力側端子が電源電圧の入力端子に接続され、且つ、前記第4MOSトランジスタの出力側端子が前記第1MOSトランジスタの入力側端子に接続されており、
前記第5MOSトランジスタのゲート端子が前記クロック信号の入力端子に接続され、前記第5MOSトランジスタの入力側端子が前記電源電圧の入力端子に接続され、且つ、前記第5MOSトランジスタの出力側端子が前記第2MOSトランジスタの入力側端子に接続されており、
前記第1MOSトランジスタの入力側端子と前記第4MOSトランジスタの出力側端子との第1接続点から前記第1出力電圧信号が出力され、且つ、前記第2MOSトランジスタの入力側端子と前記第5MOSトランジスタの出力側端子との第2接続点から前記第2出力電圧信号が出力される
請求項1に記載の比較器。 - 前記差動ラッチ回路部は、チャネルの極性が第1の極性である第6〜第9MOSトランジスタと、チャネルの極性が前記第1の極性と異なる第2の極性である第10〜第13MOSトランジスタとを有し、
前記第6MOSトランジスタのゲート端子が前記第10MOSトランジスタのゲート端子に接続され、前記第6MOSトランジスタの入力側端子が前記第10MOSトランジスタの出力側端子に接続され、且つ、前記第6MOSトランジスタの出力側端子が接地されており、
前記第7MOSトランジスタのゲート端子が前記第11MOSトランジスタのゲート端子に接続され、前記第7MOSトランジスタの入力側端子が前記第11MOSトランジスタの出力側端子に接続され、且つ、前記第7MOSトランジスタの出力側端子が接地されており、
前記第6MOSトランジスタの入力側端子と前記第10MOSトランジスタの出力側端子との第3接続点、及び、前記第7MOSトランジスタの入力側端子と前記第11MOSトランジスタの出力側端子との第4接続点が、それぞれ、前記第7MOSトランジスタのゲート端子と前記第11MOSトランジスタのゲート端子との第5接続点、及び、前記第6MOSトランジスタのゲート端子と前記第10MOSトランジスタのゲート端子との第6接続点に接続されており、
前記第8MOSトランジスタのゲート端子が前記ダイナミック差動増幅器内の前記第1出力電圧信号の出力端子に接続され、前記第8MOSトランジスタの入力側端子が前記第6MOSトランジスタの入力側端子に接続され、且つ、前記第8MOSトランジスタの出力側端子が接地されており、
前記第9MOSトランジスタのゲート端子が前記ダイナミック差動増幅器内の前記第2出力電圧信号の出力端子に接続され、第9MOSトランジスタの入力側端子が前記第7MOSトランジスタの入力側端子に接続され、且つ、第9MOSトランジスタの出力側端子が接地されており、
前記第12MOSトランジスタのゲート端子が前記ダイナミック差動増幅回路部内の前記第1出力電圧信号の出力端子に接続され、前記第12MOSトランジスタの入力側端子が電源電圧の入力端子に接続され、且つ、前記第12MOSトランジスタの出力側端子が前記第10MOSトランジスタの入力側端子に接続されており、
前記第13MOSトランジスタのゲート端子が前記ダイナミック差動増幅回路部内の前記第2出力電圧信号の出力端子に接続され、前記第13MOSトランジスタの入力側端子が前記電源電圧の入力端子に接続され、且つ、前記第13MOSトランジスタの出力側端子が前記第11MOSトランジスタの入力側端子に接続されており、
前記第3及び第4接続点から前記比較結果が出力される
請求項1または2に記載の比較器。 - 前記差動ラッチ回路部は、さらに、チャネルの極性が前記第1の極性である第14及び第15MOSトランジスタを有し、
前記第14MOSトランジスタのゲート端子が前記ダイナミック差動増幅回路部内の前記第1出力電圧信号の出力端子に接続され、前記第14MOSトランジスタの入力側端子が前記第10MOSトランジスタの入力側端子に接続され、且つ、前記第14MOSトランジスタの出力側端子が接地されており、
前記第15MOSトランジスタのゲート端子が前記ダイナミック差動増幅回路部内の前記第2出力電圧信号の出力端子に接続され、前記第15MOSトランジスタの入力側端子が前記第11MOSトランジスタの入力側端子に接続され、且つ、前記第15MOSトランジスタの出力側端子が接地されている
請求項3に記載の比較器。 - さらに、オフセット電圧を補償するオフセット電圧補償回路を備え、
前記オフセット電圧補償回路は、
入力側及び出力側端子が、前記第1MOSトランジスタの入力側及び出力側端子にそれぞれ接続された第1補償用MOSトランジスタと、
入力側及び出力側端子が、前記第2MOSトランジスタの入力側及び出力側端子にそれぞれ接続された第2補償用MOSトランジスタと、
前記第1及び第2補償用トランジスタの各ゲート端子に接続され、各ゲート電圧を調整する電圧調整部と、
前記電圧調整部での前記第1及び第2補償用トランジスタの前記ゲート電圧の調整動作を制御する制御回路部と、
前記第1及び第2入力電圧信号の比較を行う動作と、前記オフセット電圧を補償する動作とを切換える切換え部とを有する
請求項2〜4のいずれか一項に記載の比較器。 - さらに、オフセット電圧を補償するオフセット電圧補償回路を備え、
前記オフセット電圧補償回路は、
前記ダイナミック差動増幅回路部内の前記第1出力電圧信号の出力端子に接続された第1可変容量素子と、
前記ダイナミック差動増幅回路部内の前記第2出力電圧信号の出力端子に接続された第2可変容量素子と、
前記第1及び第2可変容量素子の容量の調整制御を行う制御回路部と、
前記第1及び第2入力電圧信号の比較を行う動作と、前記オフセット電圧を補償する動作とを切換える切換え部とを有する
請求項2〜4のいずれか一項に記載の比較器。 - 前記ダイナミック差動増幅回路部は、さらに、チャネルの極性が前記第1の極性である第16及び第17MOSトランジスタを有し、
前記第16MOSトランジスタの入力側及び出力側端子が前記第1MOSトランジスタの入力側及び出力側端子にそれぞれ接続され、且つ、前記第16MOSトランジスタのゲート端子が第3入力電圧信号の入力端子に接続されており、
前記第17MOSトランジスタの入力側及び出力側端子が前記第2MOSトランジスタの入力側及び出力側端子にそれぞれ接続され、且つ、前記第17MOSトランジスタのゲート端子が第4入力電圧信号の入力端子に接続されており、
前記第1、第2、第16及び第17MOSトランジスタのそれぞれのチャネル幅Wとチャネル長Lとの比W/Lが、所定の補間電圧で比較動作が行えるように調整されている
請求項2〜6のいずれか一項に記載の比較器。 - 入力電圧信号、該入力電圧信号と比較する参照電圧信号及びクロック信号が入力され、前記入力電圧信号と前記参照電圧信号との比較結果を出力する複数の比較器と、
複数の前記比較器から出力される前記比較結果に基づいて、前記入力電圧信号に対応するデジタル信号を出力するエンコーダとを備え、
前記比較器は、前記クロック信号に基づいて動作し、前記入力電圧信号及び前記参照電圧信号の値にそれぞれ対応し且つ増幅された第1及び第2出力電圧信号を出力し、前記クロック信号の第1の状態では、貫通電流を遮断し、前記第1及び第2出力電圧信号の電圧値を所定の電圧値をプリチャージし、且つ、前記クロック信号の第2の状態では、貫通電流を流さず、前記第1及び第2出力電圧信号の電圧値を同じタイミングで同じ方向に変化させるとともに前記第1及び第2出力電圧信号の電圧値間に電圧差を生じさせるダイナミック差動増幅回路部と、クロック信号を必要とせず前記第1及び第2出力電圧信号に基づいて動作し、前記入力電圧信号及び前記参照電圧信号との前記比較結果を保持し且つ出力する差動ラッチ回路部とを有する
アナログデジタル変換器。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008282387A JP5412639B2 (ja) | 2008-10-31 | 2008-10-31 | 比較器及びアナログデジタル変換器 |
US13/127,141 US8362934B2 (en) | 2008-10-31 | 2009-10-28 | Comparator and analog/digital converter |
EP09823625.0A EP2352228A4 (en) | 2008-10-31 | 2009-10-28 | Comparator and analog/digital converter |
PCT/JP2009/068514 WO2010050515A1 (ja) | 2008-10-31 | 2009-10-28 | 比較器及びアナログデジタル変換器 |
CN200980143617.6A CN102204097B (zh) | 2008-10-31 | 2009-10-28 | 比较器以及模数转换器 |
KR1020117009677A KR101572931B1 (ko) | 2008-10-31 | 2009-10-28 | 비교기 및 아날로그 디지털 변환기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008282387A JP5412639B2 (ja) | 2008-10-31 | 2008-10-31 | 比較器及びアナログデジタル変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010109937A JP2010109937A (ja) | 2010-05-13 |
JP5412639B2 true JP5412639B2 (ja) | 2014-02-12 |
Family
ID=42128874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008282387A Active JP5412639B2 (ja) | 2008-10-31 | 2008-10-31 | 比較器及びアナログデジタル変換器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8362934B2 (ja) |
EP (1) | EP2352228A4 (ja) |
JP (1) | JP5412639B2 (ja) |
KR (1) | KR101572931B1 (ja) |
CN (1) | CN102204097B (ja) |
WO (1) | WO2010050515A1 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5688586B2 (ja) * | 2011-09-21 | 2015-03-25 | 富士通株式会社 | コンパレータシステム、アナログデジタルコンバータおよびコンパレータの閾値補正方法。 |
JP5807549B2 (ja) * | 2012-01-10 | 2015-11-10 | 富士通株式会社 | 比較回路およびa/d変換回路 |
US8836375B2 (en) * | 2012-09-06 | 2014-09-16 | Lsi Corporation | Continuously self-calibrated latched comparator |
US9077320B2 (en) * | 2012-09-20 | 2015-07-07 | Mediatek Inc. | Method and apparatus for performing offset adjustment upon dynamic comparator |
JP5942798B2 (ja) * | 2012-11-12 | 2016-06-29 | 富士通株式会社 | 比較回路およびa/d変換回路 |
TWI501558B (zh) | 2012-11-13 | 2015-09-21 | Ind Tech Res Inst | 栓鎖裝置及其應用 |
JP5965825B2 (ja) * | 2012-11-30 | 2016-08-10 | 株式会社ソシオネクスト | コンパレータ及びその補正方法 |
CN103051289B (zh) * | 2012-12-20 | 2015-04-29 | 清华大学深圳研究生院 | 低时钟串扰的预放大器、动态比较器及电路 |
JP2014131148A (ja) * | 2012-12-28 | 2014-07-10 | Renesas Electronics Corp | 半導体装置及びその入力オフセット電圧補正方法 |
US8981982B2 (en) | 2013-04-05 | 2015-03-17 | Maxlinear, Inc. | Multi-zone data converters |
US8928506B2 (en) * | 2013-04-09 | 2015-01-06 | Maxlinear, Inc. | Successive approximation analog-to-digital converter (ADC) with dynamic search algorithm |
US9083376B2 (en) | 2013-04-25 | 2015-07-14 | Maxlinear, Inc. | Successive approximation register analog-to-digital converter |
CN105340353B (zh) | 2013-06-25 | 2019-05-31 | 诺基亚技术有限公司 | 设备到设备通信安全 |
JP6122720B2 (ja) * | 2013-07-17 | 2017-04-26 | ルネサスエレクトロニクス株式会社 | 電源電圧遷移照合回路、電源電圧遷移照合方法、及び半導体集積回路 |
JP6299437B2 (ja) * | 2014-05-30 | 2018-03-28 | 富士通株式会社 | コンパレータ、電子回路、及びダブルテイルコンパレータの制御方法 |
EP3068022B1 (en) * | 2015-03-13 | 2019-03-06 | Nxp B.V. | Discharging an input capacitor of a switch mode power supply |
TWI669964B (zh) | 2015-04-06 | 2019-08-21 | 日商新力股份有限公司 | Solid-state imaging device, electronic device, and AD conversion device |
US9419638B1 (en) | 2015-06-01 | 2016-08-16 | Nvidia Corporation | High speed comparator with digitally calibrated threshold |
US10230361B2 (en) * | 2015-08-28 | 2019-03-12 | Perceptia Devices Australia Pty Ltd | High-speed clocked comparators |
US20170230034A1 (en) * | 2016-02-04 | 2017-08-10 | Mediatek Inc. | Comparator circuits |
EP3217550B1 (en) * | 2016-03-11 | 2024-01-10 | Socionext Inc. | Circuitry for use in comparators |
KR102351736B1 (ko) * | 2016-08-22 | 2022-01-17 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치 및 그 구동 방법, 및 전자 기기 |
JP6874007B2 (ja) * | 2016-08-22 | 2021-05-19 | ソニーセミコンダクタソリューションズ株式会社 | 比較器、ad変換器、固体撮像装置、電子機器、および、比較器の制御方法 |
US9852783B1 (en) * | 2016-09-23 | 2017-12-26 | Qualcomm Technologies, Inc. | Metal-oxide semiconductor (MOS) transistor offset-cancelling (OC), zero-sensing (ZS) dead zone, current-latched sense amplifiers (SAs) (CLSAs) (OCZS-SAs) for sensing differential voltages |
US9755655B1 (en) * | 2017-03-08 | 2017-09-05 | Xilinx, Inc. | Dynamic quantizers having multiple reset levels |
CN110622417B (zh) * | 2017-05-23 | 2023-07-25 | 株式会社村田制作所 | 比较电路 |
EP3419168B1 (en) | 2017-06-23 | 2020-12-02 | ams AG | Avalanche diode arrangement and method for controlling an avalanche diode arrangement |
WO2019003757A1 (ja) * | 2017-06-29 | 2019-01-03 | パナソニックIpマネジメント株式会社 | 電磁弁駆動制御回路、電磁弁駆動装置及び燃料噴射装置 |
US20190286178A1 (en) * | 2018-03-15 | 2019-09-19 | Samsung Display Co., Ltd. | Wide common mode high resolution comparator |
TWI672002B (zh) * | 2018-09-17 | 2019-09-11 | 創意電子股份有限公司 | 比較器電路系統 |
RU2696557C1 (ru) * | 2018-11-21 | 2019-08-02 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Поволжский государственный технологический университет" | Способ аналого-цифрового преобразования и устройство для его осуществления |
CN110247661B (zh) * | 2019-06-26 | 2023-05-02 | 桂林电子科技大学 | 一种全差分高速低功耗比较器 |
KR20210033767A (ko) | 2019-09-19 | 2021-03-29 | 삼성전자주식회사 | 아날로그 디지털 변환기 및 아날로그 디지털 변환기의 아날로그 디지털 변환 방법 |
KR20210046102A (ko) | 2019-10-17 | 2021-04-28 | 삼성전자주식회사 | 이미지 센서 |
CN110838847A (zh) * | 2019-11-29 | 2020-02-25 | 湖南国科微电子股份有限公司 | 一种动态比较器及其控制方法 |
EP3866342A1 (en) * | 2020-02-14 | 2021-08-18 | Imec VZW | Low-power consumption comparator and method for comparison |
US20230275593A1 (en) | 2020-08-28 | 2023-08-31 | Sony Semiconductor Solutions Corporation | Analog-to-digital converter circuit |
CN114762258A (zh) | 2020-11-11 | 2022-07-15 | 三垦电气株式会社 | 模拟/数字转换电路 |
CN113193872B (zh) * | 2021-04-29 | 2022-10-14 | 电子科技大学 | 一种用于时间域模数转换器的电压时间转换器 |
US20230208414A1 (en) * | 2021-12-28 | 2023-06-29 | Credo Technology Group Ltd | Varactor integration-based voltage comparators |
CN114337709B (zh) * | 2021-12-31 | 2023-07-14 | 湖南国科微电子股份有限公司 | 一种差分信号接收器 |
US11996858B2 (en) | 2022-05-16 | 2024-05-28 | Retym, Inc. | Comparator circuit with speed control element |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4370367A (en) * | 1978-08-23 | 1983-01-25 | Metco Inc. | Self-bonding flame spray wire for producing a readily grindable coating |
JPS5997220A (ja) * | 1982-11-26 | 1984-06-05 | Nec Corp | 電圧比較回路 |
JP2523998B2 (ja) * | 1991-01-31 | 1996-08-14 | 株式会社東芝 | コンパレ―タ |
JP2934520B2 (ja) | 1991-03-20 | 1999-08-16 | 富士通株式会社 | レベル判定回路 |
JPH10505992A (ja) * | 1995-07-11 | 1998-06-09 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | ディジタルnビットグレイ符号発生用アナログ−ディジタル変換器 |
JPH0974340A (ja) * | 1995-09-04 | 1997-03-18 | Toshiba Corp | コンパレータ回路 |
JPH0983316A (ja) * | 1995-09-07 | 1997-03-28 | Sanyo Electric Co Ltd | コンパレータおよびアナログ−デジタル変換回路 |
US6084538A (en) * | 1997-09-05 | 2000-07-04 | Cirrus Logic, Inc. | Offset calibration of a flash ADC array |
US6288666B1 (en) * | 1999-11-08 | 2001-09-11 | Intel Corporation | High accuracy comparator |
JP4178702B2 (ja) * | 1999-12-28 | 2008-11-12 | ソニー株式会社 | 差動増幅器、コンパレータ、及びa/dコンバータ |
JP2002237743A (ja) * | 2001-02-09 | 2002-08-23 | Sony Corp | コンパレータ及びa/dコンバータ |
US6710733B2 (en) * | 2001-06-29 | 2004-03-23 | Sony Corporation | Comparator circuit |
JP2003218698A (ja) * | 2002-01-25 | 2003-07-31 | Sony Corp | 並列型ad変換器 |
US20040027185A1 (en) * | 2002-08-09 | 2004-02-12 | Alan Fiedler | High-speed differential sampling flip-flop |
CN1285172C (zh) * | 2004-12-22 | 2006-11-15 | 东南大学 | 互补金属氧化物半导体比较器 |
US7821303B2 (en) * | 2005-12-20 | 2010-10-26 | Panasonic Corporation | Comparator and A/D converter |
JP2007318457A (ja) * | 2006-05-25 | 2007-12-06 | Sony Corp | コンパレータ並びにa/d変換器 |
JP4324202B2 (ja) * | 2007-01-25 | 2009-09-02 | シャープ株式会社 | A/d変換器 |
-
2008
- 2008-10-31 JP JP2008282387A patent/JP5412639B2/ja active Active
-
2009
- 2009-10-28 EP EP09823625.0A patent/EP2352228A4/en not_active Withdrawn
- 2009-10-28 US US13/127,141 patent/US8362934B2/en active Active
- 2009-10-28 WO PCT/JP2009/068514 patent/WO2010050515A1/ja active Application Filing
- 2009-10-28 KR KR1020117009677A patent/KR101572931B1/ko active IP Right Grant
- 2009-10-28 CN CN200980143617.6A patent/CN102204097B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR101572931B1 (ko) | 2015-11-30 |
WO2010050515A1 (ja) | 2010-05-06 |
CN102204097A (zh) | 2011-09-28 |
US20110215959A1 (en) | 2011-09-08 |
CN102204097B (zh) | 2014-04-30 |
US8362934B2 (en) | 2013-01-29 |
JP2010109937A (ja) | 2010-05-13 |
EP2352228A4 (en) | 2017-08-23 |
KR20110093769A (ko) | 2011-08-18 |
EP2352228A1 (en) | 2011-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5412639B2 (ja) | 比較器及びアナログデジタル変換器 | |
US8836376B2 (en) | Comparator and A/D converter | |
TWI405415B (zh) | 具有背景式誤差修正功能的動態比較器 | |
CN110622417B (zh) | 比较电路 | |
EP1801976A1 (en) | Sample hold circuit, and pipeline ad converter using the circuit | |
JP4349445B2 (ja) | フラッシュ型ad変換器 | |
JP2013143626A (ja) | 比較回路およびa/d変換回路 | |
CN111295840A (zh) | 用于模/数转换器的经减小噪声动态比较器 | |
US8947287B2 (en) | Pipeline A/D converter and A/D converting method | |
WO2009096192A1 (ja) | バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置 | |
JP2007081568A (ja) | 差動型オペアンプ | |
JP5891811B2 (ja) | 全差動増幅回路、コンパレーター回路、a/d変換回路、及び電子機器 | |
EP3070845B1 (en) | Comparison circuit | |
JP2007243656A (ja) | A/d変換器 | |
KR101939147B1 (ko) | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | |
JP5515126B2 (ja) | パイプライン型a/dコンバータおよびa/d変換方法、ならびにダイナミック型差動増幅器 | |
JP5200263B2 (ja) | 半導体集積回路 | |
JP2011176578A (ja) | A/d変換器 | |
JPH10336033A (ja) | 逐次比較型a/d変換器 | |
Nazzal et al. | On The Design of Low Power CMOS (SA-ADCs) for Biomedical Applications | |
KR101920936B1 (ko) | 차동 증폭기 및 아날로그/디지털 변환기 | |
Monk | Iterative gain enhancement in a power-efficient algorithmic ADC | |
JP2010063072A (ja) | 電圧電流変換回路 | |
JP2011193423A (ja) | コンパレータ回路、シミュレート方法 | |
JP2014146974A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5412639 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |