CN114762258A - 模拟/数字转换电路 - Google Patents

模拟/数字转换电路 Download PDF

Info

Publication number
CN114762258A
CN114762258A CN202080025890.5A CN202080025890A CN114762258A CN 114762258 A CN114762258 A CN 114762258A CN 202080025890 A CN202080025890 A CN 202080025890A CN 114762258 A CN114762258 A CN 114762258A
Authority
CN
China
Prior art keywords
comparator
digital conversion
analog
value
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080025890.5A
Other languages
English (en)
Inventor
林秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN114762258A publication Critical patent/CN114762258A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供模拟/数字转换电路，即使采用存储器单元改写型的比较器，也能够在不使布局面积、消耗电流增大的情况下，消除偏移误差。模拟/数字转换电路(1)具有：电容DAC(2)，其根据模拟输入而生成每个比特的电位；比较器(3)，其对由电容DAC(2)生成的电位进行比较；以及转换数据生成器(4)，其根据比较器(3)的比较结果而生成分辨率比特的转换数据，该模拟/数字转换电路(1)为逐次比较型，将所述模拟输入转换为数字转换值并输出，其中，比较器(3)为存储器单元改写型，具有第1级的电流镜型的运算放大器(10)和第2级的存储器单元(20)，具有校正电路(5)，该校正电路(5)是通过作为固定值的偏移校正值的加减来校正由于比较器(3)的偏移误差引起的转换数据的输出误差，将校正后的转换数据作为数字转换值输出。

Description

模拟/数字转换电路
技术领域
本发明涉及逐次比较型的模拟/数字转换电路(以下称作A/D转换电路)。
背景技术
A/D转换电路是对所输入的模拟“电压”以进行数字处理为目的进行“数值化”的装置，经常使用高速性、面积、功耗的平衡较好的逐次比较型。
逐次比较型的A/D转换电路通过比较器对基于所模拟输入的电位由电容DAC生成的电位进行比较，将其比较结果反馈给转换数据生成器，将近似数据候选传递给电容DAC。使该反复以与分辨率比特相应的量(n比特：n次)来反复，得到数字转换值。
比较器是A/D转换器中的、消耗电流大的电路，使用消耗电流小、能够高速化的存储器单元改写型(例如，参照专利文献1、2)。如图4所示，存储器单元改写型的比较器具有第1级的电流镜型的运算放大器10和第2级的存储器单元20，运算放大器10的输出与存储器单元20的“L”、“R”连接。然后，根据利用时钟对存储器单元20接通了电源的瞬间的“L”、“R”的微小的电位差异来确定存储单元20的0/1。
现有技术文献
专利文献
专利文献1：日本特开平05-346441号公报
专利文献2：日本特开2010-109937号公报
发明内容
发明要解决的课题
但是，存储器单元改写型的比较器的偏移误差较大，提出了各种方案以避免或减小偏移误差。
其中之一是增大构成比较器的元件的栅极宽度。例如，关于第1级的运算放大器10的MOS的栅极宽度，已知偏移误差与栅极宽度的2次方分之一成反比地减小。
但是，如果增大栅极宽度，则电流成反比地减小，栅极电容成比例地增大，因此如果要得到同等的速度，则必须延长栅极长度，布局面积增大，并且消耗电流也增大。
此外，在存储器单元改写型的比较器中，已知由于“L”和“R”的节点的布线等引起的寄生电容的不同也产生偏移误差。已知有利用该作用对“L”和“R”的节点附加可变化的电容而进行偏移校正的方法，但是组装多个带开关的电容元件这样的布局上巨大的结构，导致布局面积的增大。
这样，如果以减小偏移误差的方式进行电路设计，则成为布局面积大且消耗电流大的电路。此外，如果附加用于模拟电路式地校正偏移误差的电路，则会追加比比较器电路大的布局面积的电路。
本发明是鉴于这样的问题点而完成的，其目的在于提供一种A/D转换电路，该A/D转换电路即使采用存储器单元改写型的比较器，也能够在不使布局面积、消耗电流增大的情况下，消除偏移误差。
用于解决课题的手段
本发明的A/D转换电路为了达成上述的目的，如下这样构成。
本发明的A/D转换电路具有：电容DAC，其根据模拟输入而生成每个比特的电位；比较器，其对由所述电容DAC生成的电位进行比较；以及转换数据生成器，其根据所述比较器的比较结果而生成分辨率比特的转换数据，该A/D转换电路为逐次比较型，该A/D转换电路将所述模拟输入转换为数字转换值并输出，该A/D转换电路的特征在于，所述比较器为存储器单元改写型，具有第1级的电流镜型的运算放大器和第2级的存储器单元，该A/D转换电路具有校正电路，该校正电路通过作为固定值的偏移校正值的加减来校正由于所述比较器的偏移误差引起的所述转换数据的输出误差，将校正后的所述转换数据作为所述数字转换值输出。
在本发明的A/D转换电路的输出设定方法中，所述A/D转换电路具有：电容DAC，其根据模拟输入而生成每个比特的电位；比较器，其对由所述电容DAC生成的电位进行比较；以及转换数据生成器，其根据所述比较器的比较结果而生成分辨率比特的转换数据，该A/D转换电路为逐次比较型，将所述模拟输入转换为数字转换值并输出，该A/D转换电路的输出设定方法的特征在于，预先将由于所述比较器的偏移误差引起的所述转换数据的输出误差作为偏移校正值存储到非易失性存储器，其中，所述比较器为存储器单元改写型，具有第1级的电流镜型的运算放大器和第2级的存储器单元，设定是否将所述非易失性存储器中存储的所述偏移校正值存储到寄存器，数字加法器对所述转换数据加减所述寄存器中存储的值并作为所述数字转换值输出。
发明效果
本发明的A/D转换电路能够通过偏移校正值的加减来校正转换数据的输出误差，因此具有如下效果：能够允许存储器单元改写型的比较器中的偏移误差，能够在不使比较器的布局面积、消耗电流增大的情况下，实现消耗电流较小、高速的A/D转换电路。
附图说明
图1是示出本发明的A/D转换电路的实施方式的结构的框图。
图2是示出从图1的转换数据生成器输出的转换数据的输出误差的图。
图3是示出由图1所示的校正电路校正的数字转换值的输出误差的图。
图4是示出存储器单元改写型的比较器的结构的图。
具体实施方式
下面，根据附图对本发明的优选实施方式进行说明。
本实施方式的A/D转换电路1为逐次比较型，参照图1，具有电容DAC 2、比较器3、转换数据生成器4和校正电路5。
在A/D转换电路1中，通过比较器3对基于所模拟输入的电位由电容DAC 2生成的电位进行比较，将其结果反馈给转换数据生成器4，将近似数据候选传递给电容DAC 2。使该反复以与分辨率比特相应的量(n比特：n次)来反复，转换数据生成器4输出分辨率比特的转换数据。
比较器3是在第1级具有电流镜型的运算放大器10、在第2级具有存储器单元20的存储器单元改写型。而且，构成比较器3的元件的栅极宽度由1C工艺的最小的栅极宽度(例如，栅极宽度0.1μm)或接近该最小的栅极宽度的栅极宽度(栅极宽度0.2μm以下)构成，允许不小的偏移误差。例如，在栅极宽度为0.1μm的情况下，偏移误差为±60mV。该偏移误差是换算为12比特分辨率而相当于最大206LSB(1LSB为0.29mV)的较大的输出误差。
校正电路5是根据从转换数据生成器4输出的转换数据来校正由于比较器3的偏移误差引起的输出误差的电路，具有存储器51、寄存器52和加法器53。
存储器51是闪存等非易失性存储器，存储有在出厂检查中测量出的从转换数据生成器4输出的转换数据的输出误差作为偏移校正值。
寄存器52是存储有从存储器51读出的偏移校正值的临时存储电路。构成为能够设定是否在寄存器52中存储偏移校正值。例如，在由通过程序控制来工作的上位装置执行从存储器51读出偏移校正值、向寄存器52存储偏移校正值的情况下，用户能够通过程序设定是否在寄存器52中存储偏移校正值。另外，未存储有偏移校正值的寄存器52的值为“0”。
加法器53是数字加法器，对从转换数据生成器4输出的转换数据与寄存器52中存储的值进行数字相加并作为A/D转换电路1的数字转换值输出。因此，在寄存器52中存储有偏移校正值的情况下，将对从转换数据生成器4输出的转换数据与偏移校正值进行数字相加而得到的值作为A/D转换电路1的数字转换值输出，在寄存器52中未存储有偏移校正值的情况下，将从转换数据生成器4输出的转换数据直接作为A/D转换电路1的数字转换值输出。
图2是由工艺中允许的最小宽度的栅极宽度构成比较器3的情况下的、从转换数据生成器4输出的转换数据的输出误差。参照图2，观测出±120LSB左右的较大误差。这起因于各个电路的元件特性的偏差、布线寄生电容的偏差。
本发明人对图2的输出误差进行精查的结果是，发现无论输入电位如何，输出误差都是恒定的。而且，该输出误差不受温度左右，是恒定的。如果输出误差是恒定的(如果知道输出误差的大小)，则能够通过在出厂检查中测量从转换数据生成器4输出的转换数据的输出误差并将测量出的输出误差作为偏移校正值简单地与从转换数据生成器4输出的转换数据进行加减来进行校正。
图3是从校正电路5输出的A/D转换电路1的数字转换值。参照图3可知，可校正从转换数据生成器4输出的转换数据的输出误差而得到良好的结果。
如以上所说明那样，本实施方式是一种A/D转换电路1，其具有：电容DAC 2，其根据模拟输入而生成每个比特的电位；比较器3，其对由电容DAC 2生成的电位进行比较；以及转换数据生成器4，其根据比较器3的比较结果而生成分辨率比特的转换数据，该A/D转换电路1为逐次比较型，将所述模拟输入转换为数字转换值并输出，其中，比较器3为存储器单元改写型，具有第1级的电流镜型的运算放大器10和第2级的存储器单元20，该A/D转换电路1具有校正电路5，该校正电路5是通过作为固定值的偏移校正值的加减来校正由于比较器3的偏移误差引起的转换数据的输出误差，并将校正后的转换数据作为数字转换值输出。
根据该结构，能够通过偏移校正值的加减来校正转换数据的输出误差，因此能够允许存储器单元改写型的比较器3中的偏移误差，能够在不使比较器3的布局面积、消耗电流增大的情况下，实现消耗电流较小、高速的A/D转换电路1。
并且，在本实施方式中，偏移校正值是在出厂检查中测量出的从转换数据生成器4输出的转换数据的输出误差。
根据该结构，仅通过测量在出厂检查中从转换数据生成器4输出的转换数据的输出误差，就能够设定偏移校正值。
并且，在本实施方式中，校正电路5具有：非易失性存储器(存储器51)，其存储有偏移校正值；寄存器52，其以能够选择的方式存储存储器51中存储的偏移校正值；以及数字加法器(加法器53)，其对转换数据加减所述寄存器中存储的值。
根据该结构，用户能够选择是否对从转换数据生成器4输出的转换数据进行偏移校正。
例如，在用户想要将从A/D转换电路1输出的数字转换值作为相对值而不是绝对值来处理的情况、即、“相对于从A/D转换电路1输出的数字转换值“D””“想要控制为“D”处于“D-10”至“D+10”之间”的情况下，不需要“偏移校正”，因此能够省略从存储器51读出偏移校正值并存储到寄存器52的动作。
另一方面，在用户想要将A/D转换值作为绝对值来处理的情况、即、“想要进行控制使得由A/D转换电路1得到的数字转换值“D”成为“1.0V(“D”＝3413：12比特的A/D转换电路1的转换范围为0～1.2V的情况)”的情况下，数字转换值的值需要是绝对的，因此需要执行从存储器51读出偏移校正值并存储到寄存器52的动作。
并且，在本实施方式中，构成比较器3的元件的栅极宽度为0.2μm以下。
根据该结构，能够减少比较器3的布局面积、消耗电流。
并且，在本实施方式中，构成比较器3的元件的栅极宽度为IC工艺的最小的栅极宽度。
根据该结构，能够更加减少比较器3的布局面积、消耗电流。
另外，本发明不限定于上述各实施方式，可知在本发明的技术思想的范围内，能够对各实施方式进行适当变更。另外，上述结构部件的数量、位置、形状等不限定于上述实施方式，可以成为适合实施本发明的数量、位置、形状等。另外，在各附图中，对相同的结构要素标注相同标号。
标号说明
1：A/D转换电路(模拟/数字转换电路)；
2：电容DAC；
3：比较器；
4：转换数据生成器；
5：校正电路；
10：运算放大器；
20：存储器单元；
51：存储器；
52：寄存器；
53：加法器。

Claims (6)

1.一种模拟/数字转换电路，其具有：电容DAC，其根据模拟输入而生成每个比特的电位；比较器，其对由所述电容DAC生成的电位进行比较；以及转换数据生成器，其根据所述比较器的比较结果而生成分辨率比特的转换数据，该模拟/数字转换电路为逐次比较型，将所述模拟输入转换为数字转换值并输出，该模拟/数字转换电路的特征在于，
所述比较器为存储器单元改写型，具有第1级的电流镜型的运算放大器和第2级的存储器单元，
该模拟/数字转换电路具有校正电路，该校正电路通过作为固定值的偏移校正值的加减来校正由于所述比较器的偏移误差引起的所述转换数据的输出误差，将校正后的所述转换数据作为所述数字转换值输出。
2.根据权利要求1所述的模拟/数字转换电路，其特征在于，
所述偏移校正值是在出厂检查中测量出的从所述转换数据生成器输出的所述转换数据的输出误差。
3.根据权利要求1或2所述的模拟/数字转换电路，其特征在于，
所述校正电路具有：
非易失性存储器，其存储有所述偏移校正值；
寄存器，其以能够选择的方式存储所述非易失性存储器中存储的所述偏移校正值；以及
数字加法器，其对所述转换数据加减所述寄存器中存储的值。
4.根据权利要求1～3中的任意一项所述的模拟/数字转换电路，其特征在于，
构成所述比较器的元件的栅极宽度为0.2μm以下。
5.根据权利要求1～3中的任意一项所述的模拟/数字转换电路，其特征在于，
构成所述比较器的元件的栅极宽度是1C工艺的最小的栅极宽度。
6.一种模拟/数字转换电路的输出设定方法，所述模拟/数字转换电路具有：电容DAC，其根据模拟输入而生成每个比特的电位；比较器，其对由所述电容DAC生成的电位进行比较；以及转换数据生成器，其根据所述比较器的比较结果而生成分辨率比特的转换数据，该模拟/数字转换电路为逐次比较型，将所述模拟输入转换为数字转换值并输出，该模拟/数字转换电路的输出设定方法的特征在于，
预先将由于所述比较器的偏移误差引起的所述转换数据的输出误差作为偏移校正值存储到非易失性存储器，其中，所述比较器为存储器单元改写型，具有第1级的电流镜型的运算放大器和第2级的存储器单元，
设定是否将所述非易失性存储器中存储的所述偏移校正值存储到寄存器，
数字加法器对所述转换数据加减所述寄存器中存储的值并作为所述数字转换值输出。
CN202080025890.5A 2020-11-11 2020-11-11 模拟/数字转换电路 Pending CN114762258A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/041990 WO2022102002A1 (ja) 2020-11-11 2020-11-11 アナログデジタル変換回路

Publications (1)

Publication Number Publication Date
CN114762258A true CN114762258A (zh) 2022-07-15

Family

ID=81453684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080025890.5A Pending CN114762258A (zh) 2020-11-11 2020-11-11 模拟/数字转换电路

Country Status (4)

Country Link
US (1) US11677407B2 (zh)
JP (1) JPWO2022102002A1 (zh)
CN (1) CN114762258A (zh)
WO (1) WO2022102002A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5997220A (ja) * 1982-11-26 1984-06-05 Nec Corp 電圧比較回路
JP2523998B2 (ja) 1991-01-31 1996-08-14 株式会社東芝 コンパレ―タ
JPH0786947A (ja) * 1993-09-09 1995-03-31 Hitachi Ltd Ａ／ｄ変換器
JPH1188166A (ja) * 1997-09-12 1999-03-30 Toshiba Corp Ａ／ｄコンバータ
JP2002111494A (ja) * 2000-09-26 2002-04-12 Sony Corp 半導体装置及びその方法
WO2007088175A1 (en) * 2006-01-31 2007-08-09 Interuniversitair Microelektronica Centrum (Imec) A/d converter comprising a voltage comparator device
JP2007318457A (ja) * 2006-05-25 2007-12-06 Sony Corp コンパレータ並びにａ／ｄ変換器
JP5412639B2 (ja) 2008-10-31 2014-02-12 国立大学法人東京工業大学 比較器及びアナログデジタル変換器
US8471749B2 (en) * 2011-07-18 2013-06-25 Freescale Semiconductor, Inc. Comparator
EP3672077B1 (en) * 2018-12-19 2022-07-27 Socionext Inc. Comparator circuitry
US10826521B1 (en) * 2019-04-09 2020-11-03 Novatek Microelectronics Corp. Successive approximation register analog to digital converter and offset detection method thereof

Also Published As

Publication number Publication date
JPWO2022102002A1 (zh) 2022-05-19
US20220149853A1 (en) 2022-05-12
US11677407B2 (en) 2023-06-13
WO2022102002A1 (ja) 2022-05-19

Similar Documents

Publication Publication Date Title
CN107070455B (zh) 混合逐次逼近型寄存器模数转换器及执行模数转换的方法
US9606511B2 (en) Analog/digital conversion circuit
US10181857B1 (en) Analog-to-digital converter error correction
KR20060042006A (ko) 히스테리시스 회로를 설치한 비교기 및 ａｄ 변환 회로
JP5051265B2 (ja) Ａ／ｄ変換器および信号処理回路
JP4470830B2 (ja) 巡回型ａ／ｄ変換器
KR20140052050A (ko) 아날로그­디지털 변환기 및 아날로그 신호를 디지털 신호로 변환하는 방법
CN114079462A (zh) 具有自动归零残余放大电路的模数转换器
KR20100096195A (ko) 순회형 아날로그·디지털 변환기
JP2009027281A (ja) サンプルホールド回路およびパイプラインａｄ変換器
JP6327937B2 (ja) Ａ／ｄ変換回路用ディジタル補正回路、ａ／ｄ変換回路及びイメージセンサデバイス
JP2010278952A (ja) 逐次比較型ａｄ変換回路及び半導体集積回路
JP2009246752A (ja) パイプラインａ／ｄ変換器
KR101711542B1 (ko) 레인지-스케일링 기반의 복합 파이프라인 아날로그-디지털 컨버터
CN114762258A (zh) 模拟/数字转换电路
JP2009027282A (ja) サンプルホールド回路およびパイプラインａｄ変換器
JP5187782B2 (ja) 巡回型ａ／ｄ変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法
KR101902119B1 (ko) 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기
JPWO2009096192A1 (ja) バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置
JP7499742B2 (ja) 電源回路及び電圧検出回路
JP4442703B2 (ja) サンプルホールド回路、マルチプライングｄ／ａコンバータおよびａ／ｄコンバータ
JP2017228932A (ja) スイッチドキャパシタ回路及びａｄ変換装置
JP6771758B2 (ja) Ａ／ｄ変換器
KR102548508B1 (ko) 커패시터 분리를 이용한 연속 근사 레지스터 아날로그 디지털 변환기 및 이의 동작 방법
TWI852300B (zh) 類比數位轉換器電路和自動歸零殘餘放大電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination