WO2022102002A1 - アナログデジタル変換回路 - Google Patents

アナログデジタル変換回路 Download PDF

Info

Publication number
WO2022102002A1
WO2022102002A1 PCT/JP2020/041990 JP2020041990W WO2022102002A1 WO 2022102002 A1 WO2022102002 A1 WO 2022102002A1 JP 2020041990 W JP2020041990 W JP 2020041990W WO 2022102002 A1 WO2022102002 A1 WO 2022102002A1
Authority
WO
WIPO (PCT)
Prior art keywords
comparator
digital conversion
analog
conversion data
value
Prior art date
Application number
PCT/JP2020/041990
Other languages
English (en)
French (fr)
Inventor
秀樹 林
Original Assignee
サンケン電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンケン電気株式会社 filed Critical サンケン電気株式会社
Priority to JP2021576420A priority Critical patent/JPWO2022102002A1/ja
Priority to PCT/JP2020/041990 priority patent/WO2022102002A1/ja
Priority to CN202080025890.5A priority patent/CN114762258A/zh
Priority to US17/488,646 priority patent/US11677407B2/en
Publication of WO2022102002A1 publication Critical patent/WO2022102002A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Definitions

  • the present invention relates to a sequential comparison type analog-to-digital conversion circuit (hereinafter referred to as an A / D conversion circuit).
  • the A / D conversion circuit is a device that "quantifies” the input analog "voltage" for the purpose of digital processing, and a sequential comparison type with a good balance of high speed, area, and power consumption is often used.
  • the sequential comparison type A / D conversion circuit compares the potential generated by the capacitive DAC based on the analog input potential with the comparator, feeds back the comparison result to the conversion data generator, and converts the approximate data candidate to the capacitive DAC. inform. This repetition is repeated for the resolution bit (n bits: n times) to obtain a digital conversion value.
  • the comparator is a circuit that consumes a large amount of current among A / D converters, and a memory cell rewrite type that consumes a small amount of current and can increase the speed is used (see, for example, Patent Documents 1 and 2).
  • the memory cell rewriting type comparator includes a first-stage current mirror type operational amplifier 10 and a second-stage memory cell 20, and the output of the operational amplifier 10 is “L” of the memory cell 20. , "R". Then, 0/1 of the memory cell 20 is determined by a slight difference in potential between "L” and "R” at the moment when the power of the memory cell 20 is turned on by the clock.
  • the memory cell rewritable comparator has a large offset error, and various proposals have been made to avoid or reduce the offset error.
  • One is to increase the gate width of the elements that make up the comparator. For example, it is known that the offset error of the MOS gate width of the first stage operational amplifier 10 is inversely proportional to the square of the gate width.
  • the circuit is designed so that the offset error is small in this way, the layout area will be large and the current consumption will be large. Further, if a circuit for correcting the offset error is added as an analog circuit, a circuit having a layout area larger than that of the comparator circuit will be added.
  • the present invention has been made in view of such problems, and an object of the present invention is to eliminate offset errors without increasing the layout area and current consumption even if a memory cell rewritable comparator is adopted.
  • the point is to provide an A / D conversion circuit that can be used.
  • the A / D conversion circuit according to the present invention is configured as follows in order to achieve the above object.
  • the A / D conversion circuit according to the present invention is based on a capacitive DAC that generates a potential for each bit based on an analog input, a comparator that compares the potential generated by the capacitive DAC, and a comparison result of the comparator. It is a sequential comparison type A / D conversion circuit including a conversion data generator that generates conversion data of resolution bit, converts the analog input into a digital conversion value, and outputs the comparator.
  • the comparator has one stage.
  • the output setting method of the A / D conversion circuit includes a capacitive DAC that generates a potential for each bit based on an analog input, a comparator that compares the potential generated by the capacitive DAC, and the comparator.
  • the output error of the conversion data caused by the offset error of the memory cell rewritable comparer including the first-stage current mirror type operational capacitor and the second-stage memory cell is used as an offset correction value in the non-volatile memory. It is stored, and whether or not to store the offset correction value stored in the non-volatile memory is set in the register, and the digital adder adds or subtracts the value stored in the register to the conversion data. It is characterized in that it is output as the digital conversion value.
  • the A / D conversion circuit of the present invention can correct the output error of the conversion data by adding or subtracting the offset correction value, the offset error in the memory cell rewritable comparator can be tolerated, and the layout area and the current consumption of the comparator are increased. This has the effect of being able to realize a high-speed A / D conversion circuit with a small current consumption.
  • FIG. 1 It is a block diagram which shows the structure of embodiment of the A / D conversion circuit which concerns on this invention. It is a figure which shows the output error of the conversion data output from the conversion data generator shown in FIG. It is a figure which shows the output error of the digital conversion value corrected by the correction circuit shown in FIG. It is a figure which shows the structure of the memory cell rewrite type comparator.
  • the A / D conversion circuit 1 of the present embodiment is a sequential comparison type, and with reference to FIG. 1, it includes a capacitance DAC 2, a comparator 3, a conversion data generator 4, and a correction circuit 5.
  • the potential generated by the capacitance DAC 2 is compared by the comparator 3 based on the potential input in analog, the result is fed back to the conversion data generator 4, and the approximate data candidate is transmitted to the capacitance DAC 2. This repetition is repeated for the resolution bit (n bits: n times), and the conversion data generator 4 outputs the conversion data of the resolution bit.
  • the comparator 3 is a memory cell rewritable type having a current mirror type operational amplifier 10 in the first stage and a memory cell 20 in the second stage.
  • the gate width of the elements constituting the comparator 3 is the minimum gate width of the IC process (for example, the gate width 0.1 ⁇ m) or a gate width close to the minimum gate width (gate width 0.2 ⁇ m or less), and is not small. Offset error is allowed. For example, when the gate width is 0.1 ⁇ m, the offset error is ⁇ 60 mV. This is a large output error corresponding to a maximum of 206 LSB (1 LSB is 0.29 mV) in terms of 12-bit resolution.
  • the correction circuit 5 is a circuit that corrects an output error caused by an offset error of the comparator 3 from the conversion data output from the conversion data generator 4, and includes a memory 51, a register 52, and an adder 53. There is.
  • the memory 51 is a non-volatile memory such as a flash memory, and the output error of the conversion data output from the conversion data generator 4 measured in the shipping inspection is stored as an offset correction value.
  • the register 52 is a temporary storage circuit in which the offset correction value read from the memory 51 is stored. Whether or not to store the offset correction value in the register 52 is configurable. For example, when the offset correction value is read from the memory 51 and the offset correction value is stored in the register 52 by a higher-level device operated by program control, whether or not the user stores the offset correction value in the register 52 by the program. Can be set. The value of the register 52 in which the offset correction value is not stored is "0".
  • the adder 53 is a digital adder, and the value stored in the register 52 is digitally added to the conversion data output from the conversion data generator 4 and output as the digital conversion value of the A / D conversion circuit 1. do. Therefore, when the offset correction value is stored in the register 52, the value obtained by digitally adding the offset correction value to the conversion data output from the conversion data generator 4 is output as the digital conversion value of the A / D conversion circuit 1. If the offset correction value is not stored in the register 52, the conversion data output from the conversion data generator 4 is output as it is as the digital conversion value of the A / D conversion circuit 1.
  • FIG. 2 shows an output error of the conversion data output from the conversion data generator 4 when the comparator 3 is configured with the minimum gate width allowed in the process.
  • a large error of about ⁇ 120 LSB was observed. This is due to variations in element characteristics of individual circuits and variations in wiring parasitic capacitance.
  • the present inventor has found that the output error is constant regardless of the input potential. Moreover, this output error was constant regardless of the temperature. If the output error is constant (if the magnitude of the output error is known), the output error of the conversion data output from the conversion data generator 4 is measured in the shipping inspection, and the measured output error is used as the offset correction value. It can be corrected by simply adding or subtracting the conversion data output from the conversion data generator 4.
  • FIG. 3 is a digital conversion value of the A / D conversion circuit 1 output from the correction circuit 5. With reference to FIG. 3, it can be seen that the output error of the conversion data output from the conversion data generator 4 is corrected and good results are obtained.
  • the present embodiment is based on the comparison result between the capacitive DAC2 that generates the potential for each bit based on the analog input, the comparator 3 that compares the potential generated by the capacitive DAC2, and the comparator 3.
  • It is a sequential comparison type A / D conversion circuit 1 including a conversion data generator 4 that generates conversion data of resolution bit based on the above, converts the analog input into a digital conversion value, and outputs the comparator.
  • It is a memory cell rewrite type including the first stage current mirror type operational amplifier 10 and the second stage memory cell 20, and the output error of the conversion data caused by the offset error of the comparator 3 is a fixed value offset.
  • a correction circuit 5 that corrects by adding or subtracting a correction value and outputs the corrected conversion data as a digital conversion value.
  • the output error of the conversion data can be corrected by adding or subtracting the offset correction value, so that the offset error in the memory cell rewritable comparator 3 can be tolerated, and the layout area and current consumption of the comparator 3 are not increased.
  • a high-speed A / D conversion circuit 1 having a small current consumption can be realized.
  • the offset correction value is an output error of the conversion data output from the conversion data generator 4 measured in the shipping inspection.
  • the offset correction value can be set only by measuring the output error of the conversion data output from the conversion data generator 4 in the shipping inspection.
  • the correction circuit 5 has a non-volatile memory (memory 51) in which the offset correction value is stored, a register 52 in which the offset correction value stored in the memory 51 can be selectively stored, and conversion data.
  • a digital adder (adder 53) for adding / subtracting a value stored in the register is provided.
  • the gate width of the element constituting the comparator 3 is 0.2 ⁇ m or less. With this configuration, the layout area and current consumption of the comparator 3 can be reduced.
  • the gate width of the elements constituting the comparator 3 is the minimum gate width of the IC process. With this configuration, the layout area and current consumption of the comparator 3 can be further reduced.
  • a / D conversion circuit (analog-to-digital conversion circuit) 2 capacity DAC 3 Comparator 4 Conversion data generator 5 Correction circuit 10 Operational amplifier 20 Memory cell 51 Memory 52 Register 53 Adder

Abstract

メモリセル書き換え型の比較器を採用しても、レイアウト面積や消費電流を増大させることなくオフセット誤差を解消することができるＡ／Ｄ変換回路を提供する。　アナログ入力に基づいてｂｉｔ毎の電位を生成する容量ＤＡＣ（２）と、容量ＤＡＣ（２）で生成された電位を比較する比較器（３）と、比較器（３）の比較結果に基づいて分解能ｂｉｔの変換データを生成する変換データ生成器（４）とを備え、前記アナログ入力をデジタル変換値に変換して出力する逐次比較型のアナログデジタル変換回路（１）であって、比較器（３）は、１段目のカレントミラー型のオペアンプ（１０）と２段目のメモリセル（２０）とを備えたメモリセル書き換え型であり、比較器（３）のオフセット誤差に起因する変換データの出力誤差を固定値であるオフセット補正値の加減算で補正し、補正した変換データをデジタル変換値として出力する補正回路（５）を備えている。

Description

アナログデジタル変換回路
　本発明は、逐次比較型のアナログデジタル変換回路（以下、Ａ／Ｄ変換回路と称す）に関するものである。
　Ａ／Ｄ変換回路は、入力したアナログ「電圧」を、デジタル処理を行う目的で「数値化」する装置であり、高速性、面積、消費電力のバランスが良い逐次比較型がよく使用される。
　逐次比較型のＡ／Ｄ変換回路は、アナログ入力した電位を基に容量ＤＡＣで生成した電位を比較器で比較し、その比較結果を変換データ生成器へフィードバックし、近似データ候補を容量ＤＡＣに伝える。この繰り返しを分解能ｂｉｔ分（ｎビット：ｎ回）繰り返し、デジタル変換値を得る。
　比較器は、Ａ／Ｄ変換器の中で消費電流の大きい回路であり、消費電流が小さく、高速化できるメモリセル書き換え型が用いられている（例えば、特許文献１、２参照）。メモリセル書き換え型の比較器は、図４に示すように、１段目のカレントミラー型のオペアンプ１０と、２段目のメモリセル２０とを備え、オペアンプ１０の出力がメモリセル２０の「Ｌ」、「Ｒ」に接続されている。そして、メモリセル２０をクロックによって電源を入れた瞬間の「Ｌ」、「Ｒ」のわずかな電位の違いでメモリセル２０の０／１が確定する。
特開平０５－３４６４４１号公報 特開２０１０－１０９９３７号公報
　しかしながら、メモリセル書き換え型の比較器は、オフセット誤差が大きく、オフセット誤差を回避または小さくするために様々な提唱がされている。
　１つには、比較器を構成する素子のゲート幅を大きくすることである。例えば、１段目のオペアンプ１０のＭＯＳのゲート幅については、ゲート幅の２乗分の１に反比例してオフセット誤差が小さくなることが知られている。
　しかし、ゲート幅を大きくすると電流は反比例して小さくなり、ゲート容量が比例して大きくなるため、同等の速度を得ようとすればゲート長を長くしなくてはならず、レイアウト面積は増大し、また、消費電流も増大する。
　また、メモリセル書き換え型の比較器においては、「Ｌ」と「Ｒ」のノードの配線などによる寄生容量の違いもオフセット誤差を生むことが知られている。この作用を利用して「Ｌ」と「Ｒ」のノードに可変化した容量を付加してオフセット補正をする方法が知られているが、スイッチ付きの容量素子というレイアウト的に巨大な仕組みを複数組み込むことになり、レイアウト面積の増大を招く。
　このように、オフセット誤差が小さくなるように回路設計を行なうと、レイアウト面積が大きく、また、消費電流が大きな回路となってしまう。また、アナログ回路的にオフセット誤差を補正するための回路を付加すると、比較器回路よりも大きなレイアウト面積の回路を追加することになってしまう。
　本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、メモリセル書き換え型の比較器を採用しても、レイアウト面積や消費電流を増大させることなくオフセット誤差を解消することができるＡ／Ｄ変換回路を提供する点にある。
　本発明に係るＡ／Ｄ変換回路は、上記の目的を達成するため、次のように構成される。
　本発明に係るＡ／Ｄ変換回路は、アナログ入力に基づいてｂｉｔ毎の電位を生成する容量ＤＡＣと、前記容量ＤＡＣで生成された電位を比較する比較器と、前記比較器の比較結果に基づいて分解能ｂｉｔの変換データを生成する変換データ生成器とを備え、前記アナログ入力をデジタル変換値に変換して出力する逐次比較型のＡ／Ｄ変換回路であって、前記比較器は、１段目のカレントミラー型のオペアンプと２段目のメモリセルとを備えたメモリセル書き換え型であり、前記比較器のオフセット誤差に起因する前記変換データの出力誤差を固定値であるオフセット補正値の加減算で補正し、補正した前記変換データを前記デジタル変換値として出力する補正回路を具備することを特徴とする。
　本発明に係るＡ／Ｄ変換回路の出力設定方法は、アナログ入力に基づいてｂｉｔ毎の電位を生成する容量ＤＡＣと、前記容量ＤＡＣで生成された電位を比較する比較器と、前記比較器の比較結果に基づいて分解能ｂｉｔの変換データを生成する変換データ生成器とを備え、前記アナログ入力をデジタル変換値に変換して出力する逐次比較型のアナログデジタル変換回路の出力設定方法であって、１段目のカレントミラー型のオペアンプと２段目のメモリセルとを備えたメモリセル書き換え型の前記比較器のオフセット誤差に起因する前記変換データの出力誤差を、不揮発性メモリにオフセット補正値として格納させておき、レジスタに前記不揮発性メモリに格納された前記オフセット補正値を格納するか否かの設定し、デジタル加算器は、前記変換データに対して前記レジスタに格納された値を加減算して前記デジタル変換値として出力することを特徴とする。
　本発明のＡ／Ｄ変換回路は、オフセット補正値の加減算で変換データの出力誤差を補正できるため、メモリセル書き換え型の比較器におけるオフセット誤差を許容でき、比較器のレイアウト面積や消費電流を増大させることなく、消費電流が小さい高速なＡ／Ｄ変換回路を実現することができるという効果を奏する。
本発明に係るＡ／Ｄ変換回路の実施の形態の構成を示すブロック図である。 図１に示す変換データ生成器から出力される変換データの出力誤差を示す図である。 図１に示す補正回路で補正されてデジタル変換値の出力誤差を示す図である。 メモリセル書き換え型の比較器の構成を示す図である。
　以下に、本発明の好適な実施の形態を添付図面に基づいて説明する。
　本実施の形態のＡ／Ｄ変換回路１は、逐次比較型であり、図１を参照すると、容量ＤＡＣ２と、比較器３と、変換データ生成器４と、補正回路５とを備えている。
　Ａ／Ｄ変換回路１では、アナログ入力した電位を基に容量ＤＡＣ２で生成した電位を比較器３で比較し、その結果を変換データ生成器４へフィードバックし、近似データ候補を容量ＤＡＣ２に伝える。この繰り返しを分解能ｂｉｔ分（ｎビット：ｎ回）繰り返し、変換データ生成器４は、分解能ｂｉｔの変換データを出力する。
　比較器３は、１段目にカレントミラー型のオペアンプ１０を備え、２段目にメモリセル２０を備えたメモリセル書き換え型である。そして、比較器３を構成する素子のゲート幅は、ＩＣプロセスの最小のゲート幅（例えば、ゲート幅０．１μｍ）、もしくはそれに近いゲート幅（ゲート幅０．２μｍ以下）で構成され、小さくないオフセット誤差が許容されている。例えば、ゲート幅０．１μｍの場合、オフセット誤差は、±６０ｍＶとなる。これは１２ビット分解能に換算して最大２０６ＬＳＢ（１ＬＳＢは０．２９ｍＶ）に相当する大きな出力誤差である。
　補正回路５は、変換データ生成器４から出力される変換データから比較器３のオフセット誤差に起因する出力誤差を補正する回路であり、メモリ５１と、レジスタ５２と、加算器５３とを備えている。
　メモリ５１は、フラッシュメモリ等の不揮発性メモリであり、出荷検査において測定された変換データ生成器４から出力される変換データの出力誤差がオフセット補正値として格納されている。
　レジスタ５２は、メモリ５１から読み出されたオフセット補正値が格納される一時記憶回路である。レジスタ５２にオフセット補正値を格納するか否かは、設定可能に構成されている。例えば、メモリ５１からのオフセット補正値の読み出し、レジスタ５２へのオフセット補正値の格納は、プログラム制御で動作する上位装置によって実行する場合、ユーザーがプログラムによってレジスタ５２にオフセット補正値を格納するか否かを設定できる。なお、オフセット補正値が格納されていないレジスタ５２の値は「０」である。
　加算器５３は、デジタル加算器であり、変換データ生成器４から出力される変換データに対してレジスタ５２に格納されている値をデジタル加算してＡ／Ｄ変換回路１のデジタル変換値として出力する。従って、レジスタ５２にオフセット補正値が格納されている場合、変換データ生成器４から出力される変換データに対してオフセット補正値をデジタル加算した値がＡ／Ｄ変換回路１のデジタル変換値として出力され、レジスタ５２にオフセット補正値が格納されていない場合、変換データ生成器４から出力される変換データがそのままＡ／Ｄ変換回路１のデジタル変換値として出力される。
　図２は、比較器３をプロセスで許容される最小の幅のゲート幅で構成した場合の変換データ生成器４から出力される変換データの出力誤差である。図２を参照すると、±１２０ＬＳＢ程度の大きな誤差が観測された。これは回路個々の素子特性のばらつきや配線寄生容量のばらつきに起因するものである。
　図２の出力誤差を精査した結果、本発明者は、入力電位によらず出力誤差が一定であること見出した。しかも、この出力誤差は、温度に左右されることなく、一定であった。出力誤差が一定であれば（出力誤差の大きさがわかっていれば）、出荷検査において変換データ生成器４から出力される変換データの出力誤差を測定し、測定した出力誤差をオフセット補正値として変換データ生成器４から出力される変換データに対して単に加減算することで補正できる。
　図３は、補正回路５から出力されるＡ／Ｄ変換回路１のデジタル変換値である。図３を参照すると、変換データ生成器４から出力される変換データの出力誤差が補正されて良好な結果が得られることが分かる。
　以上説明したように、本実施の形態は、アナログ入力に基づいてｂｉｔ毎の電位を生成する容量ＤＡＣ２と、容量ＤＡＣ２で生成された電位を比較する比較器３と、比較器３の比較結果に基づいて分解能ｂｉｔの変換データを生成する変換データ生成器４とを備え、前記アナログ入力をデジタル変換値に変換して出力する逐次比較型のＡ／Ｄ変換回路１であって、比較器３は、１段目のカレントミラー型のオペアンプ１０と２段目のメモリセル２０とを備えたメモリセル書き換え型であり、比較器３のオフセット誤差に起因する変換データの出力誤差を固定値であるオフセット補正値の加減算で補正し、補正した変換データをデジタル変換値として出力する補正回路５を備えている。
　この構成により、オフセット補正値の加減算で変換データの出力誤差を補正できるため、メモリセル書き換え型の比較器３におけるオフセット誤差を許容でき、比較器３のレイアウト面積や消費電流を増大させることなく、消費電流が小さい高速なＡ／Ｄ変換回路１を実現することができる。
　さらに、本実施形態において、オフセット補正値は、出荷検査において測定された変換データ生成器４から出力される変換データの出力誤差である。
　この構成により、出荷検査において変換データ生成器４から出力される変換データの出力誤差を測定するだけで、オフセット補正値を設定することができる。
　さらに、本実施形態において、補正回路５は、オフセット補正値が格納された不揮発性メモリ（メモリ５１）と、メモリ５１に格納されたオフセット補正値を選択的に格納可能なレジスタ５２と、変換データに対して前記レジスタに格納された値を加減算するデジタル加算器（加算器５３）とを備えている。
　この構成により、変換データ生成器４から出力される変換データをオフセット補正するか否かをユーザーが選択することができる。
　例えば、ユーザーがＡ／Ｄ変換回路１から出力されるデジタル変換値を絶対的な値ではなく、相対的な値として取り扱いたい場合、すなわち、「Ａ／Ｄ変換回路１から出力されるデジタル変換値”Ｄ”に対して」「”Ｄ”が”Ｄ－１０”から”Ｄ＋１０”の間にあるように制御したい」という場合、「オフセット補正」を必要としないので、オフセット補正値をメモリ５１から読み出してレジスタ５２に格納する動作を省略することができる。
　一方、ユーザーがＡ／Ｄ変換値を絶対的な値として取り扱いたい場合、すなわち「Ａ／Ｄ変換回路１によって得られるデジタル変換値”Ｄ”が」「１．０Ｖ（”Ｄ”＝３４１３：１２ビットのＡ／Ｄ変換回路１の変換範囲が０－１．２Ｖである場合）になるように制御したい」場合はデジタル変換値の値は絶対的である必要があるので、オフセット補正値をメモリ５１から読み出してレジスタ５２に格納する動作の実行が必要になる。
　さらに、本実施形態において、比較器３を構成する素子のゲート幅は、０．２μｍ以下である。
　この構成により、比較器３のレイアウト面積や消費電流を少なくすることができる。
　さらに、本実施形態において、比較器３を構成する素子のゲート幅は、ＩＣプロセスの最小のゲート幅である。
　この構成により、比較器３のレイアウト面積や消費電流をより少なくすることができる。
　なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、同一構成要素には、各図において、同一符号を付している。
１　Ａ／Ｄ変換回路（アナログデジタル変換回路）
２　容量ＤＡＣ
３　比較器
４　変換データ生成器
５　補正回路
１０　オペアンプ
２０　メモリセル
５１　メモリ
５２　レジスタ
５３　加算器

Claims (6)

  1. 　アナログ入力に基づいてｂｉｔ毎の電位を生成する容量ＤＡＣと、前記容量ＤＡＣで生成された電位を比較する比較器と、前記比較器の比較結果に基づいて分解能ｂｉｔの変換データを生成する変換データ生成器とを備え、前記アナログ入力をデジタル変換値に変換して出力する逐次比較型のアナログデジタル変換回路であって、
    　前記比較器は、１段目のカレントミラー型のオペアンプと２段目のメモリセルとを備えたメモリセル書き換え型であり、
    　前記比較器のオフセット誤差に起因する前記変換データの出力誤差を固定値であるオフセット補正値の加減算で補正し、補正した前記変換データを前記デジタル変換値として出力する補正回路を具備することを特徴とするアナログデジタル変換回路。
  2. 　前記オフセット補正値は、出荷検査において測定された前記変換データ生成器から出力される前記変換データの出力誤差であることを特徴とする請求項１に記載のアナログデジタル変換回路。
  3. 　前記補正回路は、
    　前記オフセット補正値が格納された不揮発性メモリと、
    　前記不揮発性メモリに格納された前記オフセット補正値を選択的に格納可能なレジスタと、
    　前記変換データに対して前記レジスタに格納された値を加減算するデジタル加算器と、を具備することを特徴とする請求項１又は２に記載のアナログデジタル変換回路。
  4. 　前記比較器を構成する素子のゲート幅は、０．２μｍ以下であることを特徴とする請求項１乃至３のいずれかに記載のアナログデジタル変換回路。
  5. 　前記比較器を構成する素子のゲート幅は、ＩＣプロセスの最小のゲート幅であることを特徴とする請求項１乃至３のいずれかに記載のアナログデジタル変換回路。
  6. 　アナログ入力に基づいてｂｉｔ毎の電位を生成する容量ＤＡＣと、前記容量ＤＡＣで生成された電位を比較する比較器と、前記比較器の比較結果に基づいて分解能ｂｉｔの変換データを生成する変換データ生成器とを備え、前記アナログ入力をデジタル変換値に変換して出力する逐次比較型のアナログデジタル変換回路の出力設定方法であって、
    　１段目のカレントミラー型のオペアンプと２段目のメモリセルとを備えたメモリセル書き換え型の前記比較器のオフセット誤差に起因する前記変換データの出力誤差を、不揮発性メモリにオフセット補正値として格納させておき、
    　レジスタに前記不揮発性メモリに格納された前記オフセット補正値を格納するか否かの設定し、
    　デジタル加算器は、前記変換データに対して前記レジスタに格納された値を加減算して前記デジタル変換値として出力することを特徴とするアナログデジタル変換回路の出力設定方法。
PCT/JP2020/041990 2020-11-11 2020-11-11 アナログデジタル変換回路 WO2022102002A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021576420A JPWO2022102002A1 (ja) 2020-11-11 2020-11-11
PCT/JP2020/041990 WO2022102002A1 (ja) 2020-11-11 2020-11-11 アナログデジタル変換回路
CN202080025890.5A CN114762258A (zh) 2020-11-11 2020-11-11 模拟/数字转换电路
US17/488,646 US11677407B2 (en) 2020-11-11 2021-09-29 Analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/041990 WO2022102002A1 (ja) 2020-11-11 2020-11-11 アナログデジタル変換回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/488,646 Continuation US11677407B2 (en) 2020-11-11 2021-09-29 Analog-to-digital converter

Publications (1)

Publication Number Publication Date
WO2022102002A1 true WO2022102002A1 (ja) 2022-05-19

Family

ID=81453684

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/041990 WO2022102002A1 (ja) 2020-11-11 2020-11-11 アナログデジタル変換回路

Country Status (4)

Country Link
US (1) US11677407B2 (ja)
JP (1) JPWO2022102002A1 (ja)
CN (1) CN114762258A (ja)
WO (1) WO2022102002A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5997220A (ja) * 1982-11-26 1984-06-05 Nec Corp 電圧比較回路
JPH0786947A (ja) * 1993-09-09 1995-03-31 Hitachi Ltd Ａ／ｄ変換器
JPH1188166A (ja) * 1997-09-12 1999-03-30 Toshiba Corp Ａ／ｄコンバータ
JP2002111494A (ja) * 2000-09-26 2002-04-12 Sony Corp 半導体装置及びその方法
JP2007318457A (ja) * 2006-05-25 2007-12-06 Sony Corp コンパレータ並びにａ／ｄ変換器
US20090195424A1 (en) * 2006-01-31 2009-08-06 Interuniversitair Microelektronica Centrum (Imec) A/D Converter Comprising a Voltage Comparator Device
US20130021189A1 (en) * 2011-07-18 2013-01-24 Kabir Mohammad Nizam U Freescale confidential proprietary comparator

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2523998B2 (ja) 1991-01-31 1996-08-14 株式会社東芝 コンパレ―タ
JP5412639B2 (ja) 2008-10-31 2014-02-12 国立大学法人東京工業大学 比較器及びアナログデジタル変換器
EP3672077B1 (en) * 2018-12-19 2022-07-27 Socionext Inc. Comparator circuitry
US10826521B1 (en) * 2019-04-09 2020-11-03 Novatek Microelectronics Corp. Successive approximation register analog to digital converter and offset detection method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5997220A (ja) * 1982-11-26 1984-06-05 Nec Corp 電圧比較回路
JPH0786947A (ja) * 1993-09-09 1995-03-31 Hitachi Ltd Ａ／ｄ変換器
JPH1188166A (ja) * 1997-09-12 1999-03-30 Toshiba Corp Ａ／ｄコンバータ
JP2002111494A (ja) * 2000-09-26 2002-04-12 Sony Corp 半導体装置及びその方法
US20090195424A1 (en) * 2006-01-31 2009-08-06 Interuniversitair Microelektronica Centrum (Imec) A/D Converter Comprising a Voltage Comparator Device
JP2007318457A (ja) * 2006-05-25 2007-12-06 Sony Corp コンパレータ並びにａ／ｄ変換器
US20130021189A1 (en) * 2011-07-18 2013-01-24 Kabir Mohammad Nizam U Freescale confidential proprietary comparator

Also Published As

Publication number Publication date
US11677407B2 (en) 2023-06-13
JPWO2022102002A1 (ja) 2022-05-19
CN114762258A (zh) 2022-07-15
US20220149853A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
JP2006115003A (ja) サンプルホールド回路およびそれを用いたパイプラインａｄ変換器
CN101133556A (zh) 具有缩放参考电压的开关电容器电路
JP2008104142A (ja) Ａ／ｄ変換器
JP6407528B2 (ja) 半導体装置
JP2017123531A (ja) アナログ／デジタル変換回路
KR100459086B1 (ko) 의사 차동 증폭회로 및 이를 사용한 아날로그-디지털 변환기
US7764214B2 (en) Analog-to-digital converter for converting input analog signal into digital signal through multiple conversion processings
US8203474B2 (en) Pipeline A/D converter
WO2011021260A1 (ja) パイプライン型ａｄ変換器およびその出力補正方法
WO2022102002A1 (ja) アナログデジタル変換回路
WO2009096192A1 (ja) バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置
KR101711542B1 (ko) 레인지-스케일링 기반의 복합 파이프라인 아날로그-디지털 컨버터
JP5187782B2 (ja) 巡回型ａ／ｄ変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法
KR20040106448A (ko) 집적 테스트 회로를 포함하는 디지털-아날로그 컨버터
JP2009027282A (ja) サンプルホールド回路およびパイプラインａｄ変換器
Abougindia et al. A precision comparator design with a new foreground offset calibration technique
JP4681622B2 (ja) Ａｄ変換器
JP6996411B2 (ja) ニューラルネットワーク回路
Dai et al. A cost-effective histogram test-based algorithm for digital calibration of high-precision pipelined ADCs
JP4080488B2 (ja) Ａ／ｄ変換器
JP2008182333A (ja) 自己補正型アナログデジタル変換器
JP3851305B2 (ja) アナログ−デジタル変換回路
JP2006121307A (ja) サンプルホールド回路又はそれを用いたａｄ変換器
JPH0983316A (ja) コンパレータおよびアナログ−デジタル変換回路
JP6150439B2 (ja) アナログデジタル変換器

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021576420

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20961530

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20961530

Country of ref document: EP

Kind code of ref document: A1