CN113193872B - 一种用于时间域模数转换器的电压时间转换器 - Google Patents

一种用于时间域模数转换器的电压时间转换器 Download PDF

Info

Publication number
CN113193872B
CN113193872B CN202110472625.8A CN202110472625A CN113193872B CN 113193872 B CN113193872 B CN 113193872B CN 202110472625 A CN202110472625 A CN 202110472625A CN 113193872 B CN113193872 B CN 113193872B
Authority
CN
China
Prior art keywords
voltage
time
converter
input
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110472625.8A
Other languages
English (en)
Other versions
CN113193872A (zh
Inventor
樊华
祁小虎
鲁少卿
冯全源
苏华英
王国松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110472625.8A priority Critical patent/CN113193872B/zh
Priority to US17/328,716 priority patent/US11356110B1/en
Publication of CN113193872A publication Critical patent/CN113193872A/zh
Application granted granted Critical
Publication of CN113193872B publication Critical patent/CN113193872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS

Abstract

本发明公开了一种用于时间域模数转换器的电压时间转换器，应用于低功耗高精度的时域模数转换器。本发明提出的电压时间转换器，通过结合结合电流饥饿技术、电流镜技术和体偏置技术的优势，与传统结构相比，本发明实现了低功耗、高线性度、宽输入动态范围和抗PVT变化能力强等优良性能。相比于传统的电压时间转换器具有更宽的输入动态范围和更高的线性度；输入电压作为晶体管的体端电压被接入电路中，体端的电流很小，没有明显地增加功耗，实现了低功耗电压时间转换器设计。

Description

一种用于时间域模数转换器的电压时间转换器
技术领域
本发明应用于时间域模数转换器,涉及一种高线性度和宽输入动态范围的电压-时间转换器的设计方法。
背景技术
随着半导体工艺的不断发展，晶体管纳米尺寸的不断降低，电源电压的降低使得电压域ADC的发展迎来了新的挑战。先进工艺制程的电源电压低至1V以下，纯模拟电路的输入输出电压摆幅下降，热噪声等非理想因素和阈值电压却无法等比例下降，这会导致电路的信噪比、线性度等指标的衰减，对传统电压域ADC的性能产生负面作用。相比于电压域ADC，时间域的信号处理方式可以充分利用工艺缩放的优势，随着CMOS工艺的不断进步，电路的传输延时也不断降低，这将带来时间分辨率的提高。时域ADC分为电压-时间转换(Voltage to Time Converter,VTC)和时间-数字转换(Time to Digital Converter,TDC)两个步骤。然而VTC的关键单元易受晶体管失配、噪声电容、时钟偏斜与抖动等非理想因素影响，难以做到真正的线性化设计，从而影响了整体ADC电路的动态性能。
VTC的性能主要受到两个缺点的限制：第一是输入模拟电压与输出延迟之间的非线性关系，它将直接导致输入电压到输出数字码之间的转换错误，这是由晶体管的饱和电流公式决定的，而且该非线性还将随着输入电压的增加而增加；第二是输入信号的动态范围受限，无法做到轨到轨输入。目前使用简单电流饥饿型反相器构成的VTC，输入电压连接到电流饥饿型的NMOS管对应的栅极，这就意味着输入电压必须大于晶体管的阈值电压才能产生从输出到地(gnd)的信号通道。目前国际上提出一种电压-时间转换器[T.Watanabeand T.Terasawa,An all-digital A/D converter TAD with 4-shift-clockconstruction for sensor interface in 0.65-μm CMOS[C],2010Proceedings ofESSCIRC,2010,178-181.]，该电路将输入电压作为标准反相器的供电电压成功实现V/T转换过程，但线性输入范围只有200mV，无法满足ADC的应用要求。
为了扩展VTC的线性范围，目前文献[N.Samimian,M.Mousazadeh and A.Khoie,ATime-based All-Digital Analog to Digital converter for IOT Applications[C].Iranian Conference on Electrical Engineering(ICEE),2019,249-252.]提出使用电流饥饿技术和电流镜技术，可以很大程度上提高时域模数转换器的各项性能指标，极大地扩展了电路的动态输入范围。由于晶体管漏极电流与栅源电压的二次方关系，该电路仍无法实现轨到轨动态输入范围的设计目标。
发明内容
本发明通过结合电流饥饿技术、电流镜技术和体偏置技术的优势进行电压-时间转换器设计，实现轨对轨的极宽动态输入范围和高线性度等优良特性。
本发明基于体偏置技术产生的体源电压，使得饥饿晶体管产生高度线性的漏极电流；因此，本发明技术方案为一种用于时间域模数转换器的电压时间转换器，该电压时间转换器的电路结构包括：PMOS晶体管M1和NMOS晶体管M2，电流饥饿NMOS晶体管M3，具有固定偏置的NMOS晶体管M4，与M3共同构成电流镜结构的NMOS晶体管M5，带体偏置输入的NMOS晶体管M6和PMOS晶体管M7，电容C；
所述M1的源极连接电压VDD，M1的漏极连接M2的漏极和电容C的一端，M1与M2漏极共接点为输出电压Vout，M1的栅极与M2的栅极共接后连接时钟电压Clk；M2的源极分别连接M3和M4的漏极，M3和M4的源极接地，M4的栅极连接电压VDD，M3的栅极同时连接M5的栅极、M5的漏极和M6的源极，M5的源极接地，M6的漏极与M7的漏极共接，M6的栅极与M7的栅极共接，M6的体偏置输入端连接输入电压Vin，M6与M7的漏极共接点和栅极共接点都连接时钟电压Clk，M7的源极连接电压VDD，M7的体偏置输入端同时连接输入电压Vin和电压VDD。
晶体管M1和M2构成基本反相器结构，作为数字电路的延迟产生模块；电路通过控制饥饿晶体管M3的漏极电流来实现高线性度的电压-延时特性；当M3的栅源电压低于阈值电压时，M3进入截止状态，反相器支路不工作。增加固定直流偏置的M4晶体管，即使VGS3小于VTH时，电路仍处于工作状态，增大输入电压摆幅，使电路摆脱阈值电压对NMOS晶体管工作状态的限制。电流饥饿晶体管M3的漏极电流和栅源电压之间存在二次非线性关系，不可以直接将输入电压接入到饥饿晶体管的栅极处。得益于电流镜技术，只需要控制M5所在支路的漏极电流就可实现反相器支路晶体管的漏极电流的控制。模拟输入电压作为晶体管M6和M7的衬底输入，产生高度线性的漏极电流，即在晶体管M6和M7的漏极电流和体源电压(输入电压)之间提供线性关系。其中M6和M7为不同类型的MOS管，实现互补输入结构，用于扩展输入范围至轨到轨输入。
本发明提出的电压时间转换器，一方面，相比于传统的电压时间转换器具有更宽的输入动态范围和更高的线性度。另一方面，输入电压作为晶体管的体端电压被接入电路中，体端的电流很小，没有明显地增加功耗，实现了低功耗电压时间转换器设计。
附图说明
图1是电压时间转换器的传统架构。
图2是本发明的电压时间转换器的电路图。
图3是本发明的电压时间转换器电压延时曲线仿真结果。
图4是传统电压时间转换器和本发明的电压时间转换器电压延时曲线仿真结果。
图5是本发明在不同工艺角下的电压延时曲线仿真结果。
图6是本发明在不同电源电压下的电压延时曲线仿真结果。
具体实施方式
本发明的特征在于，输入电压同时作为PMOS晶体管和NMOS晶体管的体端电压，从而产生反相器的高线性度漏极电流，该电路的具体工作原理如下：
晶体管M1和M2构成反相器。该反相器的输入端连接时钟信号CLK。输入端为输出信号Vout。晶体管M3作为电流饥饿晶体管，构成反相器电路的放电通道。M3所在支路的漏极电流与反相器延迟时间的关系可以简单表示为：
Figure GDA0003086507430000031
其中CL为反相器的负载电容，Icp为反相器支路的漏极电流，VDD为供电电压。从上式可以看出，通过控制反相器的负载电容、漏极电流和供电电压均可以实现对延迟时间的控制。直接将控制电压接入到电流饥饿晶体管的栅极处虽然结构简单，操作方便，但是其电压延迟特性是高度非线性的，因为M3晶体管漏极电流公式为：
Figure GDA0003086507430000032
可以看出，漏极电流和栅源电压之间呈二次非线性关系。将输入电压作为栅极电压无法保证VTC的线性度。此外，电流饥饿管M3为NMOS晶体管，当栅源电压小于其阈值电压时，M3截止，反相器无法正常工作。故本发明增加下拉NMOS晶体管M4，M4的栅极电压采用固定偏置的形式，使其摆脱阈值电压对NMOS晶体管的限制，调节延迟电路的增益和线性。即使输入电压低于NMOS管的阈值电压，反相器器仍处于工作状态。为了解决非线性的问题，本发明中增加了晶体管M5，使得M5与M3构成电流镜。晶体管M5的漏极电流表达式为
Figure GDA0003086507430000033
由于VGS3＝VGS5，在忽略沟道调制效应的情况下，VGS3和VGS5都等于0，那么
Figure GDA0003086507430000041
M5的漏电流和M3的漏电流存在比例关系，本发明通过控制M5支路的电流，就可以完成M3支路漏电流的调节。如何使得M5支路产生高线性度的漏电流成为设计的关键。本发明采用体偏置技术实现电压对电路延时的控制。该电路将输入电压连接到晶体管的体端，而不是栅极。在晶体管上的体源电压将产生高线性度的漏极电流。阈值电压VT是体源电压(输入信号)的函数，其表达式如下。
Figure GDA0003086507430000042
其中VT0是无体偏置时的阈值电压，γ是体效应因子，VBS为体源电压，φf是费米势。电流饥饿晶体管M3创建了一条从反相器输出到地的通道，负载电容将对M3放电至地。容易知道，输出延迟的下降时间由以下式子决定
Figure GDA0003086507430000043
其中C为输出端的寄生电容，dV是电压从1到0放电期间输出端的电压变化，dt是下降时间的输出延时。体偏置技术在饥饿晶体管的漏极电流(即负载电容的放电电流)和体源电压(输入电压)之间提供线性关系。阈值电压公式可以整理为如下形式：
Figure GDA0003086507430000044
对上式进行泰勒展开
Figure GDA0003086507430000045
经过整理
Figure GDA0003086507430000046
忽略沟道长度调制效应，晶体管的漏电流公式为
Figure GDA0003086507430000051
将VT和VT 2的表达式代入漏电流方程，假设μnCox/2＝K，可以推出
Figure GDA0003086507430000052
经过整理，可以写成如下形式
Figure GDA0003086507430000053
将ID代入延迟时间表达式，可以得到
Figure GDA0003086507430000054
由于VGS和VT0与输入电压VB无关，对上式进行简化，令
Figure GDA0003086507430000055
Figure GDA0003086507430000056
因此，延时表达式为
Figure GDA0003086507430000057
当VBS较小时，对于dt而言，VBS比
Figure GDA0003086507430000058
的主导作用更强。延迟时间dt的表达式形如dt＝a－bVBS，a,b均为常数。显然，输出信号的下降时间延迟(即放电时间)和体端的输入电压成线性关系。为了获得平衡的反相器，必须确保上升时间和下降时间是相等的。输入电压同时接入NMOS管M6和PMOS管M7的体输入端，同时设置M1和M2宽长比的比值为2:1。
反相器的传播延迟时间主要由输入高电平到输出低电平的转换时间tPHL和输入低电平到输出高电平的转换时间tPLH决定，这两个参数完全取决于反相器上升和下降时间。传播延迟时间tPD在数值上等于tPHL和tPLH两个参数的平均值；
Figure GDA0003086507430000059
图1为传统的电压-时间转换器的电路图，图2是本发明的电压-时间转换器的电路结构图。基于XFAB 0.18μm CMOS标准工艺下，在Cadence virtuoso IC6.1.6中对上述结构进行仿真。在电源电压VDD＝1.8V时，对输入电压Vin进行参数化扫描，设置输入电压范围为0～1.8V，一共选取10个采样点，如图3中的实线为本发明的电压-时间转化器对应的电压-延时曲线的仿真结果，虚线为理想的线性曲线。可以看出本发明的电压延时曲线与理想线性曲线的最大偏差不超过±0.2ps，整体来看呈现出较高的线性度。在0～VDD输入电压范围内，传播延迟时间范围为385ps～396ps，电压时间增益为－6.11ps/V，该VTC功耗为27μW。为了更好地展现本发明的高线性度特性，将图1的传统结构和本发明的电路置于在相同的仿真环境中，图4为两种电压-时间转化器对应的电压-延时曲线的仿真结果对比图。其中实线为本发明结构的电压-延时曲线，虚线为传统结构的电压-延时曲线，可以看出本发明相比于传统结构具有更宽的线性动态输入范围和更优良的线性特性。为了验证本发明结构具有较强的抗PVT干扰能力，在Cadence中依次在不同的工艺角、供电电压和温度下进行参数化扫描，在仿真中采用单一变量控制法。当电源电压为1.8V、温度为27℃时，我们分别在工艺角为SS、TT和FF的情况下对输入电压进行参数化扫描，电压-延时曲线的仿真结果如图5所示，可以看出在不同的工艺角下电压延时曲线均具有高线性度。当温度为27℃、工艺角为TT时，图6是电源电压分别为1.9V、1.8V、1.7V和1.6V情况下对输入电压进行参数化扫描的电压-延时曲线的仿真结果。电源电压的改变对曲线的线性度并未产生影响，当电源电压越高时，相同输入电压对应的延时越小。当电源电压固定为1.8V、工艺角为TT时，我们分别在温度为－40℃、0℃、27℃和80℃的仿真环境下对输入电压进行参数化扫描，在不同的仿真温度情况下，其电压-延时曲线均能保持较高的线性度，温度越低，对应的延时越小。图5、图6的仿真结果显示，本发明的电压时间转换器的抗PVT干扰能力较强，在不同仿真环境下仍保持高线性度。

Claims (1)

1.一种用于时间域模数转换器的电压时间转换器，该电压时间转换器的电路结构包括：PMOS晶体管M1和NMOS晶体管M2，电流饥饿NMOS晶体管M3，具有固定偏置的NMOS晶体管M4，与M3共同构成电流镜结构的NMOS晶体管M5，带体偏置输入的NMOS晶体管M6和PMOS晶体管M7，电容C；
所述M1的源极连接电压VDD，M1的漏极连接M2的漏极和电容C的一端，M1与M2漏极共接点为输出电压Vout，M1的栅极与M2的栅极共接后连接时钟电压Clk；M2的源极分别连接M3和M4的漏极，M3和M4的源极接地，M4的栅极连接电压VDD，M3的栅极同时连接M5的栅极、M5的漏极和M6的源极，M5的源极接地，M6的漏极与M7的漏极共接，M6的栅极与M7的栅极共接，M6的体偏置输入端连接输入电压Vin，M6与M7的漏极共接点和栅极共接点都连接时钟电压Clk，M7的源极连接电压VDD，M7的体偏置输入端同时连接输入电压Vin和电压VDD。
CN202110472625.8A 2021-04-29 2021-04-29 一种用于时间域模数转换器的电压时间转换器 Active CN113193872B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110472625.8A CN113193872B (zh) 2021-04-29 2021-04-29 一种用于时间域模数转换器的电压时间转换器
US17/328,716 US11356110B1 (en) 2021-04-29 2021-05-24 Voltage-to-time converter architecture for time-domain analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110472625.8A CN113193872B (zh) 2021-04-29 2021-04-29 一种用于时间域模数转换器的电压时间转换器

Publications (2)

Publication Number Publication Date
CN113193872A CN113193872A (zh) 2021-07-30
CN113193872B true CN113193872B (zh) 2022-10-14

Family

ID=76980352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110472625.8A Active CN113193872B (zh) 2021-04-29 2021-04-29 一种用于时间域模数转换器的电压时间转换器

Country Status (2)

Country Link
US (1) US11356110B1 (zh)
CN (1) CN113193872B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011139000A1 (ko) * 2010-05-07 2011-11-10 서울대학교산학협력단 동적 바이어스 작동하는 전류기근형 인버터 및 이를 이용한 저전력 델타 시그마 모듈레이터
JP2019071604A (ja) * 2017-10-10 2019-05-09 国立大学法人 鹿児島大学 電圧・時間変換器及びアナログ・デジタル変換器
CN112636756A (zh) * 2020-12-07 2021-04-09 东南大学 一种基于双向自举控制的低泄漏单次检测电压时间转换器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429077B1 (ko) * 2001-11-16 2004-04-29 한국전자통신연구원 디지털-아날로그 변환기 및 전압 제한기
KR100549872B1 (ko) * 2003-12-10 2006-02-06 삼성전자주식회사 차동 스위칭 회로 및 디지털 아날로그 변환기
JP2006074228A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 電流駆動型ｄ／ａコンバータおよびそのバイアス回路
US20070183185A1 (en) * 2006-01-11 2007-08-09 The Regents Of The University Of California Finfet-based sram with feedback
JP4192183B2 (ja) * 2006-03-10 2008-12-03 株式会社東芝 差動増幅回路
JP5412639B2 (ja) * 2008-10-31 2014-02-12 国立大学法人東京工業大学 比較器及びアナログデジタル変換器
JP2010213042A (ja) * 2009-03-11 2010-09-24 Renesas Electronics Corp 増幅回路及びアナログ／デジタル変換回路
US8810282B2 (en) * 2012-12-21 2014-08-19 Analog Devices Inc. Apparatus and methods for voltage comparison
US8988259B2 (en) * 2013-02-19 2015-03-24 Analog Devices Global Voltage generator, switch and data converter circuits
US11070129B2 (en) * 2019-04-05 2021-07-20 Oregon State University Ultra low-voltage circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011139000A1 (ko) * 2010-05-07 2011-11-10 서울대학교산학협력단 동적 바이어스 작동하는 전류기근형 인버터 및 이를 이용한 저전력 델타 시그마 모듈레이터
JP2019071604A (ja) * 2017-10-10 2019-05-09 国立大学法人 鹿児島大学 電圧・時間変換器及びアナログ・デジタル変換器
CN112636756A (zh) * 2020-12-07 2021-04-09 东南大学 一种基于双向自举控制的低泄漏单次检测电压时间转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Time-based All-Digital Analog to Digital converter for IOT Applications;N. Samimian;《2019 27th Iranian Conference on Electrical Engineering (ICEE)》;20190805;249-252 *

Also Published As

Publication number Publication date
CN113193872A (zh) 2021-07-30
US11356110B1 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
Lin et al. A 15.5 dB, wide signal swing, dynamic amplifier using a common-mode voltage detection technique
Cho et al. A 10 b, 20 Msample/s, 35 mW pipeline A/D converter
US11095300B2 (en) Reduced noise dynamic comparator for a successive approximation register analog-to-digital converter
CN102332919B (zh) 一种模数转换器
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
Kim et al. 10-bit 100-MS/s pipelined ADC using input-swapped opamp sharing and self-calibrated V/I converter
CN108199701B (zh) 一种高速的cmos传输门开关电路
CN113193872B (zh) 一种用于时间域模数转换器的电压时间转换器
CN112448721B (zh) 一种具有自偏置电路的低延迟失真特性的低功耗比较器
Sanati et al. Low power time-domain rail-to-rail comparator with a new delay element for ADC applications
Cho A 2.24-mW, 61.8-dB SNDR, 20-MS/s pipelined ADC with charge-pump-based dynamic biasing for power reduction in op amp sharing
CN112953420A (zh) 一种输入管处于线性区的动态运算放大器电路
CN111722665A (zh) 一种应用于高速度高精度电流舵dac的单位电流源电路
Thamaraimanalan et al. High resolution mutated dynamic precision power gated comparator for 9-bit SAR ADC
Xu et al. A system-level correction SAR ADC with noise-tolerant technique
JP2007243656A (ja) Ａ／ｄ変換器
CN102394594B (zh) 数控体偏置型c类反相器
Bell et al. CMOS current mode flash analog to digital converter
Restu et al. Low power and high speed CMOS current comparators
US11381207B2 (en) Apparatus and method for an analog to digital converter
Heiden Design of two low power comparators for an asynchronous level crossing ADC
Sun et al. A 12-bit 350 MS/s Single-Channel Pipeline ADC with 75 dB SFDR in 0.18 μ m BiCMOS
Gandweed et al. Power Optimization of Two Stage Operational Amplifier Using Power Gating Technique
Tamtrakarn et al. A 2.5-V 10-bit 40-MS/S double sampling pipeline A/D converter
HAJI et al. Reducing the Consumption Power in Flash ADC Using 65nm CMOS Technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant