CN102394594B - 数控体偏置型c类反相器 - Google Patents
数控体偏置型c类反相器 Download PDFInfo
- Publication number
- CN102394594B CN102394594B CN2011102549325A CN201110254932A CN102394594B CN 102394594 B CN102394594 B CN 102394594B CN 2011102549325 A CN2011102549325 A CN 2011102549325A CN 201110254932 A CN201110254932 A CN 201110254932A CN 102394594 B CN102394594 B CN 102394594B
- Authority
- CN
- China
- Prior art keywords
- module
- comparator
- input end
- resistor
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006698 induction Effects 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 abstract description 23
- 230000000694 effects Effects 0.000 abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 6
- 150000004706 metal oxides Chemical class 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000002411 adverse Effects 0.000 abstract description 4
- 230000005669 field effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 230000001960 triggered effect Effects 0.000 description 6
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 4
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种数控体偏置型C类反相器。本发明的数控体偏置型C类反相器包括主体C类反相器模块、数控PMOS体调制模块和数控NMOS体调制模块，其中数控PMOS体调制模块和数控NMOS体调制模块通过“参数感应-电流比较-数字控制-体偏压产生及反馈”等环节能够更加精确地控制所述的主体C类反相器模块中第一PMOS管和第一NMOS管的阈值电压、漏源电流和跨导等参数，因而大大减弱工艺偏差、电源电压扰动和温度变化对主体C类反相器模块的不利影响。本发明的数控体偏置型C类反相器适用于开关电容积分器、Sigma-Delta模数转换器等极低功耗高精度的应用场合。
Description
技术领域
本发明属于集成电路技术领域，具体涉及一种C类反相器。
背景技术
在传统的模拟电路设计中，运算放大器是主要的功耗模块。目前低压低功耗是模拟电路设计发展的主流趋势。因此，如何在低压低功耗环境下来实现符合指标要求的运算放大器成为模拟电路设计的重点和难点。
用C类反相器代替传统的运算放大器是一种新型的低压低功耗电路设计技术。C类反相器中最基本的电路结构包括PMOS(P-Channel Metal OxideSemiconductor，P沟道金属氧化物半导体)输入管和NMOS(N-Channel MetalOxide Semiconductor，N沟道金属氧化物半导体)输入管，C类反相器的电源电压VDD略低于PMOS输入管和NMOS输入管的阈值电压之和。假设PMOS输入管和NMOS输入管的阈值电压近似相等，当输入信号为共模电压VCM＝VDD/2，PMOS输入管和NMOS输入管均处于亚阈值区，此时C类反相器较高的增益和较低的功耗，但带宽和摆率较小，我们称该状态为亚阈值状态。若此时在C类反相器输入端加入额外的激励信号，根据激励信号的极性可以让其中一个输入管进入强反型区，另外一个输入管截止，工作在饱和区的输入管跨导较大，使得C类反相器具有较高的摆率和输出电流，我们称该状态为高摆率状态。在开关电容电路的设计中，可在C类反相器输入端在不同的时钟相位将这两种工作状态结合起来应用。例如，在Youngcheol Chae，Inhee Lee and Gunhee Han的题为“A 0.7V 36μW 85dB-DR Audio ΔΣModulator Using Class-C Inverter”(2008IEEE International Solid-StateCircuits Conference：p.490-491，630)的文中，公开了一个基于C类反相器的三阶单环Sigma-Delta模数转换器。
现有技术中，常见的C类反相器包括：简单型C类反相器和共源共栅型C类反相器。简单型C类反相器的电路部分是一个推挽式反相器，如附图1(a)所示，结构简单，芯片占用面积小，但增益较低；共源共栅型C类反相器增益略高，结构如附图1(b)所示。由于现有技术中C类反相器采用推挽结构，且两输入管在大部分时间内均工作在亚阈值区，导致C类反相器的带宽、摆率、建立时间和功耗等指标在不同的工艺角、电源电压和温度下存在严重偏差，尤其是在SS工艺角、低电源电压和低温情况下，C类反相器两输入管的阈值电压绝对值提高，导致C类反相器带宽、摆率和建立时间等指标的严重退化，从而造成C类反相器应用电路的性能下降甚至功能丧失。
申请号为200910301712.6的中国发明专利公开了一种增益自举型C类反相器，如附图2所示，通过引入PMOS体电位调制模块和NMOS体电位调制模块，补偿C类反相器在不同工艺角、电源电压和温度下的性能偏差。然而，上述的增益自举型C类反相器的问题在于：PMOS体电位调制模块和NMOS体电位调制模块均采用电阻进行电流-电压转换，转换后的电压即为最终的体调制电位，而在实际的集成电路制造中，电阻本身对工艺和温度较为敏感，导致由其产生的体调制电位存在一定的误差，所以增益自举型C类反相器对工艺、电源电压和温度的补偿不能达到最优的效果。
发明内容
本发明提供了一种数控体偏置型C类反相器，以克服现有技术的增益自举型C类反相器补偿工艺涨落、电源电压扰动和温度偏差时存在误差的不足。
一种数控体偏置型C类反相器，包括主体C类反相器模块、数控PMOS体调制模块和数控NMOS体调制模块；其中，
所述的主体C类反相器模块采用共源共栅结构，用于模拟运算放大，它由第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管组成；其中，第一PMOS管和第一NMOS管分别为所述的主体C类反相器模块的PMOS和NMOS输入管，第一PMOS管的栅端与第一NMOS管的栅端相连，作为主体C类反相器模块的输入端，第二PMOS管的漏端接第二NMOS管的漏端，作为主体C类反相器模块的输出端；
第一PMOS管的源端接第一参考电源，第一PMOS管的漏端接第二PMOS管的源端，第一PMOS管的体端接所述的数控PMOS体调制模块输出的体偏置电压；第二PMOS管的栅端接第一偏置电平，第二PMOS管的体端接所述的数控PMOS体调制模块输出的体偏置电压；第一NMOS管的源端接第一参考地，第一NMOS管的漏端与第二NMOS管的源端相连，第一NMOS管的体端接所述的数控NMOS体调制模块输出的体偏置电压；第二NMOS管的栅端接第二偏置电平，第二NMOS管的体端接所述的数控NMOS体调制模块输出的体偏置电压；
所述的数控PMOS体调制模块用于补偿第一PMOS管在不同工艺角、电源电压和温度下的参数偏差，它包括感应PMOS管、第一比较器对模块、第一移位寄存器模块和PMOS体偏置电压产生模块；
其中，感应PMOS管的源端接第一参考电源，感应PMOS管的栅端接共模电压，感应PMOS管的体端接法与第一PMOS管的体端接法一样，均接所述的数控PMOS体调制模块输出的体偏置电压，感应PMOS管的漏端与第一电阻的一端、第一比较器对模块相连，第一电阻的另一端接第一参考地；
其中，第一比较器对模块包括第二电阻、第三电阻、第一比较器和第二比较器，第一比较器和第二比较器均采用动态比较器结构，设有正输入端、负输入端、比较器时钟信号输入端和输出端；第一比较器的正输入端和第二比较器的负输入端均接感应PMOS管的漏端(即第一电阻的一端)，第一比较器的负输入端接第二电阻的一端，第二电阻的一端同时也是第一基准电流的输入端，第二电阻的另一端接第一参考地，第二比较器的正输入端接第三电阻的一端，第三电阻的一端同时也是第二基准电流的输入端，第三电阻的另一端接第一参考地，第一比较器的时钟输入端和第二比较器的时钟输入端均接比较器时钟信号，第一比较器的输出端和第二比较器的输出端均与第一移位寄存器模块相连；
第一移位寄存器模块包括第一SR触发器、由第一级D触发器至第N级D触发器构成的N级D触发器(N为D触发器级数，通常N为8-32，N值决定了最终产生的体偏置电压的精度)和由第一个2选1模块至第N个2选1模块构成的N个2选1模块，每级D触发器设有三个端口，包括D触发器时钟输入端、D触发器数据输入端和D触发器数据输出端；每个2选1模块设有四个端口，包括第一数据输入端、第二数据输入端、选择时钟输入端和选择数据输出端；第一SR触发器设有三个端口，包括置位端、复位端和SR触发器数据输出端；其中，第一SR触发器的置位端接第一比较器的输出端，第一SR触发器的复位端接第二比较器的输出端，第一SR触发器的数据输出端接第一移位寄存器模块中所有N个2选1模块的选择时钟输入端；第一比较器的输出端和第二比较器的输出端输出的信号进行逻辑或运算(or运算)，所产生的信号再与寄存器时钟信号进行逻辑与运算(and运算)，最终产生的信号接第一移位寄存器模块中所有N级D触发器的时钟输入端；N个2选1模块和N级D触发器一一对应，第一个2选1模块的第一数据输入端接第一参考地，第一个2选1模块的第二数据输入端接第二级D触发器(即后一级D触发器)的数据输出端，第一个2选1模块的选择数据输出端接第一级D触发器的数据输入端；第二个2选1模块的第一数据输入端接第一级D触发器(即前一级D触发器)的数据输出端，第二个2选1模块的第二数据输入端接第三级D触发器(即后一级D触发器)的数据输出端，第二个2选1模块的选择数据输出端接第二级D触发器的数据输入端，以此类推，第三至第N-1个2选1模块的第一数据输入端接前一级D触发器的数据输出端，第三至第N-1个2选1模块的第二数据输入端接后一级D触发器的数据输出端，第三至第N-1个2选1模块的选择数据输出端接该级D触发器的数据输入端，第N个2选1模块的第一数据输入端接第N-1级D触发器的数据输出端，第N个2选1模块的第二数据输入端接第一参考地，第N个2选1模块的选择数据输出端接第N级D触发器的数据输入端；第一移位寄存器模块中所有D触发器的数据输出端与PMOS体偏置电压产生模块相连；
PMOS体偏置电压产生模块包括由第一分压电阻至第N-1分压电阻构成的N-1个分压电阻和由第一开关至第N开关构成的N个开关，每个开关均设有开关输入端、开关控制端和开关输出端，第一分压电阻的一端同时接第二参考电源和第一开关的输入端，第一分压电阻的另一端同时接第二分压电阻的一端和第二开关的输入端；第二分压电阻的一端同时接第一分压电阻的另一端和第二开关的输入端，第二分压电阻的另一端同时接第三分压电阻的一端和第三开关的输入端；以此类推，第N-1分压电阻的一端同时接第N-2分压电阻的另一端和第N-1开关的输入端，第N-1分压电阻的另一端同时接第三参考电源和第N开关的输入端；第一开关的控制端接第一级D触发器的数据输出端，第二开关的控制端接第二级D触发器的数据输出端，以此类推，第N开关的控制端接第N级D触发器的数据输出端，所有N个开关的输出端连在一起，输出电压即为所述的数控PMOS体调制模块输出的体偏置电压。
所述的数控NMOS体调制模块与数控PMOS体调制模块类似，用于补偿第一NMOS管在不同工艺角、电源电压和温度下的参数偏差，它包括感应NMOS管、第二比较器对模块、第二移位寄存器模块和NMOS体偏置电压产生模块；
其中，感应NMOS管的源端接第一参考地，感应NMOS管的栅端接共模电压，感应NMOS管的体端接数控NMOS体调制模块输出的体偏置电压，感应NMOS管的漏端与第四电阻的一端、第二比较器对模块相连，第四电阻的另一端接第一参考电源；
第二比较器对模块包括第五电阻、第六电阻、第三比较器和第四比较器，第三比较器和第四比较器也是采用动态比较器结构，设有正输入端、负输入端、比较器时钟信号输入端和输出端；第三比较器的正输入端和第四比较器的负输入端均接感应NMOS管的漏端(即第四电阻的一端)，第三比较器的负输入端接第五电阻的一端，第五电阻的一端同时也是第三基准电流的输入端，第五电阻的另一端接第一参考电源，第四比较器的正输入端接第六电阻的一端，第六电阻的一端同时也是第四基准电流的输入端，第六电阻的另一端接第一参考电源，第三比较器和第四比较器的时钟输入端均接所述的比较器时钟信号，第三比较器的输出端和第四比较器的输出端均与第二移位寄存器模块相连；
第二移位寄存器模块包括第二SR触发器、由第N+1级D触发器至第2N级D触发器构成的N级D触发器和由第N+1个2选1模块至第2N个2选1模块构成的N个2选1模块；同样，每级D触发器设有三个端口，包括D触发器时钟输入端、D触发器数据输入端和D触发器数据输出端；每个2选1模块设有四个端口，包括第一数据输入端、第二数据输入端、选择时钟输入端和选择数据输出端；第二SR触发器设有三个端口，包括置位端、复位端和SR触发器数据输出端；第二SR触发器的置位端接第三比较器的输出端，第二SR触发器的复位端接第四比较器的输出端，第二SR触发器的数据输出端接第二移位寄存器模块中所有N个2选1模块的选择时钟输入端；第三比较器的输出端和第四比较器的输出端输出的信号进行逻辑或运算(or运算)，所产生的信号再与寄存器时钟信号进行逻辑与运算(and运算)，最终产生的信号接第二移位寄存器模块中所有N级D触发器的时钟输入端；N个2选1模块和N级D触发器一一对应，第N+1个2选1模块的第一数据输入端接第一参考地，第N+1个2选1模块的第二数据输入端接第N+2级D触发器(即后一级D触发器)的数据输出端，第N+1个2选1模块的选择数据输出端接第N+1级D触发器的数据输入端；第N+2个2选1模块的第一数据输入端接第N+1级D触发器(即前一级D触发器)的数据输出端，第N+2个2选1模块的第二数据输入端接第N+3级D触发器(即后一级D触发器)的数据输出端，第N+2个2选1模块的选择数据输出端接第N+2级D触发器的数据输入端，以此类推，第N+3至第2N-1个2选1模块的第一数据输入端接前一级D触发器的数据输出端，第N+3至第2N-1个2选1模块的第二数据输入端接后一级D触发器的数据输出端，第N+3至第2N-1个2选1模块的选择数据输出端接该级D触发器的数据输入端，第2N个2选1模块的第一数据输入端接第2N-1级D触发器的数据输出端，第2N个2选1模块的第二数据输入端接第一参考地，第2N个2选1模块的选择数据输出端接第2N级D触发器的数据输入端；第二移位寄存器模块中所有D触发器的输出端与NMOS体偏置电压产生模块相连；
NMOS体偏置电压产生模块包括由第N分压电阻至第2N-2分压电阻构成的N-1个分压电阻和由第N+1开关至第2N开关构成的N个开关，每个开关均设有开关输入端、开关控制端和开关输出端，第N分压电阻的一端同时接第四参考电源和第N+1开关的输入端，第N分压电阻的另一端同时接第N+1分压电阻的一端和第N+2开关的输入端；第N+1分压电阻的一端同时接第N分压电阻的另一端和第N+2开关的输入端，第N+1分压电阻的另一端同时接第N+2分压电阻的一端和第N+3开关的输入端；以此类推，第2N-2分压电阻的一端同时接第2N-3分压电阻的另一端和第2N-1开关的输入端，第2N-2电阻的另一端同时接第五参考电源和第2N开关的输入端；第N+1开关的控制端接第N+1级D触发器的数据输出端，以此类推，第2N开关的控制端接第2N级D触发器的数据输出端，NMOS体偏置电压产生模块中所有N个开关的输出端连在一起，输出电压即为数控NMOS体调制模块输出的体偏置电压。
所述的数控PMOS体调制模块的功能说明如下：首先通过感应PMOS管“感应”第一PMOS管在不同工艺角、电源电压和温度下的参数变化，并输出具有相同变化特征的漏源电流。该漏源电流通过第一比较器对模块分别与第一基准电流、第二基准电流做比较(第一基准电流大于第二基准电流)。
若感应PMOS管的漏源电流值处于第一基准电流值和第二基准电流值之间，说明第一PMOS管处于典型工作区间，此时第一比较器和第二比较器的输出端均为低电平，第一移位寄存器模块中的N级D触发器并不触发(即D触发器时钟输入端为低电平)，N级D触发器的数据输出端电平保持原有状态不变，数控PMOS体调制模块输出的体偏置电压亦保持不变；
若感应PMOS管的漏源电流值大于第一基准电流值，说明第一PMOS管偏出典型工作区间，漏源电流较大，导致无谓的静态功耗，此时第一比较器的输出端为高电平，第二比较器的输出端为低电平，第一移位寄存器模块中的第一SR触发器的数据输出端为高电平，第一个2选1模块的选择数据输出端置为低电平，其余N-1个2选1模块的选择数据输出端电平为前一级D触发器的数据输出端电平，由于第一移位寄存器模块初始化状态下N级D触发器中仅有一级D触发器的数据输出端为高电平，所以当N级D触发器触发时，这唯一的高电平就逐级向后移动，数控PMOS体调制模块输出的体偏置电压逐渐升高(第三参考电源电压大于第二参考电源电压)，将数控PMOS体调制模块输出的体偏置电压反馈到第一PMOS管和感应PMOS管的体端，导致第一PMOS管和感应PMOS管的反向体偏程度提高、阈值电压绝对值增大以及漏源电流减小，一个负反馈就此形成，最终使得感应PMOS管的漏源电流值处于第一基准电流值和第二基准电流值之间；
若感应PMOS管的漏源电流值小于第二基准电流值，说明第一PMOS管偏出典型工作区间，漏源电流较小，跨导较小，可能导致第一PMOS管所在电路的性能下降或功能丧失，此时第一比较器的输出端为低电平，第二比较器的输出端为高电平，第一移位寄存器模块中的第一SR触发器的数据输出端为低电平，第N个2选1模块的选择数据输出端置为低电平，其余N-1个2选1模块的选择数据输出端电平为后一级D触发器的数据输出端电平，所以当第一移位寄存器模块中的N级D触发器触发时，N级D触发器的数据输出端上唯一的高电平就逐级向前移动，数控PMOS体调制模块输出的体偏置电压逐渐降低，导致第一PMOS管和感应PMOS管的正向体偏程度提高、阈值电压绝对值减小、漏源电流和跨导增大，一个负反馈就此形成，最终使得感应PMOS管的漏源电流值处于第一基准电流值和第二基准电流值之间。
所述的数控NMOS体调制模块的功能与数控PMOS体调制模块的功能类似，首先通过感应NMOS管“感应”第一NMOS管在不同工艺角、电源电压和温度下的参数变化，感应NMOS管的漏源电流通过第二比较器对模块分别与第三基准电流、第四基准电流做比较(第三基准电流大于第四基准电流)。若感应NMOS管的漏源电流值处于第三基准电流值和第四基准电流值之间，说明第一NMOS管处于典型工作区间，数控NMOS体调制模块输出的体偏置电压保持不变；若感应NMOS管的漏源电流值大于第三基准电流值，说明第一NMOS管偏出典型工作区间，漏源电流较大，此时第二移位寄存器模块中的N级D触发器数据输出端上唯一的高电平就逐级向后移动，数控NMOS体调制模块输出的体偏置电压逐渐降低(第五参考电源电压小于第四参考电源电压)，导致第一NMOS管和感应NMOS管的反向体偏程度提高、阈值电压绝对值增大以及漏源电流减小，形成一个负反馈；若感应NMOS管的漏源电流值小于第四基准电流值，说明第一NMOS管偏出典型工作区间，漏源电流较小，跨导较小，此时第二移位寄存器模块中的N级D触发器数据输出端上唯一的高电平就逐级向前移动，数控NMOS体调制模块输出的体偏置电压逐渐升高，导致第一NMOS管和感应NMOS管的正向体偏程度提高、阈值电压绝对值减小、漏源电流和跨导增大，形成一个负反馈。
本发明的数控体偏置型C类反相器中，所述的数控PMOS体调制模块和数控NMOS体调制模块通过“参数感应-电流比较-数字控制-体偏压产生及反馈”等环节精确控制所述的主体C类反相器模块中第一PMOS管和第一NMOS管的阈值电压、漏源电流和跨导等参数，因而大大减弱工艺偏差、电源电压扰动和温度变化对主体C类反相器模块的不利影响。
与现有技术的增益自举型C类反相器相比，本发明的数控体偏置型C类反相器具有以下有益的技术效果：本发明的数控体偏置型C类反相器虽然也采用电阻进行感应PMOS管和感应NMOS管的漏源电流到电压的转换，但转换后的电压是用于和基准电流经过相同阻值电阻转换后的电压作比较，比较结果并不受电阻绝对值误差的影响，同时本发明的数控体偏置型C类反相器采用数字控制的方式产生最终的体偏置电压，能够更加精确地补偿工艺涨落、电源电压扰动和温度偏差对主体C类反相器模块的不利影响，因而适用于开关电容积分器、Sigma-Delta模数转换器等极低功耗高精度的应用场合。
附图说明
图1(a)为简单型C类反相器的电路结构图，图1(b)为共源共栅型C类反相器的电路结构图；
图2为增益自举型C类反相器的电路结构图；
图3为本发明的数控体偏置型C类反相器的电路结构图；
图4为本发明的数控体偏置型C类反相器中第一移位寄存器模块的电路结构图；
图5为本发明的数控体偏置型C类反相器中PMOS体偏置电压产生模块的电路结构图。
具体实施方式
下面结合实施例和附图来详细说明本发明，但本发明并不仅限于此。
一种数控体偏置型C类反相器，其电路结构图如附图3所示，它包括主体C类反相器模块31、数控PMOS体调制模块32和数控NMOS体调制模块33。
主体C类反相器模块31由第一PMOS管M1、第一NMOS管M2、第二PMOS管M3和第二NMOS管M4组成；其中，第一PMOS管M1的栅端与第一NMOS管M2的栅端相连，作为主体C类反相器模块31的输入端IN；第二PMOS管M3的漏端接第二NMOS管M4的漏端，作为主体C类反相器模块31的输出端OUT；第一PMOS管M1的源端接第一参考电源VDD，第一PMOS管M1的体端和第二PMOS管M3的体端均接所述的数控PMOS体调制模块32输出的体偏置电压VBP，第一PMOS管M1的漏端与第二PMOS管M3的源端相连；第一NMOS管M2的源端接第一参考地GND，第一NMOS管M2的漏端与第二NMOS管M4的源端相连，第一NMOS管M2的体端和第二NMOS管M4的体端接所述的数控NMOS体调制模块33输出的体偏置电压VBN；第二PMOS管M3的栅端接第一偏置电平VBIAS1，第二NMOS管M4的栅端接第二偏置电平VBIAS2。
数控PMOS体调制模块32包括感应PMOS管M5、第一比较器对模块34、第一移位寄存器模块35和PMOS体偏置电压产生模块36。
其中，感应PMOS管M5的源端接第一参考电源VDD，感应PMOS管M5的栅端接共模电压VCM，感应PMOS管M5的体端接数控PMOS体调制模块32输出的体偏置电压VBP，感应PMOS管M5的漏端与第一电阻R1的一端、第一比较器对模块34相连，第一电阻R1的另一端接第一参考地GND；
其中，第一比较器对模块34包括：第二电阻R2、第三电阻R3、第一比较器COMP1和第二比较器COMP2，第一比较器COMP1和第二比较器COMP2均采用动态比较器结构，设有正输入端、负输入端、比较器时钟信号输入端和输出端；第一比较器COMP1的正输入端和第二比较器COMP2的负输入端均接感应PMOS管M5的漏端(即第一电阻R1的一端)，第一比较器COMP1的负输入端接第二电阻R2的一端，第二电阻R2的一端同时也是第一基准电流IREF1的输入端，第二电阻R2的另一端接第一参考地GND，第二比较器COMP2的正输入端接第三电阻R3的一端，第三电阻R3的一端同时也是第二基准电流IREF2的输入端，第三电阻R3的另一端接第一参考地GND，第一比较器COMP1的时钟输入端和第二比较器COMP2的时钟输入端均接比较器时钟信号，第一比较器的输出端OUT1和第二比较器的输出端OUT2均与第一移位寄存器模块35相连；
第一移位寄存器模块35的电路结构图如附图4所示，包括：第一SR触发器、由第一级D触发器至第N级D触发器构成的N级D触发器(N为D触发器级数，通常N为8-32，N值决定了最终产生的体偏置电压的精度)和由第一个2选1模块至第N个2选1模块构成的N个2选1模块，每级D触发器设有三个端口，包括D触发器时钟输入端、D触发器数据输入端和D触发器数据输出端；每个2选1模块设有四个端口，包括第一数据输入端、第二数据输入端、选择时钟输入端和选择数据输出端(图标
表示2选1模块，选择时钟输入端位于2选1模块上边的端口，位于2选1模块左边的两端口从上至下分别是第一数据输入端和第二数据输入端，位于2选1模块右边的端口是选择数据输出端)；第一SR触发器设有三个端口，包括置位端(S端)、复位端(R端)和SR触发器数据输出端；其中，第一SR触发器的置位端(S端)接第一比较器的输出端OUT1，第一SR触发器的复位端(R端)接第二比较器的输出端OUT2，第一SR触发器的数据输出端(Q端)接第一移位寄存器模块35中所有N个2选1模块的选择时钟输入端；第一比较器的输出端OUT1和第二比较器的输出端OUT2输出的信号进行逻辑或运算(or运算)，所产生的信号再与寄存器时钟信号CLK2进行逻辑与运算(and运算)，最终产生的信号接第一移位寄存器模块35中所有N级D触发器的时钟输入端；N个2选1模块和N级D触发器一一对应，第一个2选1模块的第一数据输入端接第一参考地，第一个2选1模块的第二数据输入端接第二级D触发器(即后一级D触发器)的数据输出端，第一个2选1模块的选择数据输出端接第一级D触发器的数据输入端；第二个2选1模块的第一数据输入端接第一级D触发器(即前一级D触发器)的数据输出端，第二个2选1模块的第二数据输入端接第三级D触发器(即后一级D触发器)的数据输出端，第二个2选1模块的选择数据输出端接第二级D触发器的数据输入端，以此类推，第三至第N-1个2选1模块的第一数据输入端接前一级D触发器的数据输出端，第三至第N-1个2选1模块的第二数据输入端接后一级D触发器的数据输出端，第三至第N-1个2选1模块的选择数据输出端接该级D触发器的数据输入端，第N个2选1模块的第一数据输入端接第N-1级D触发器的数据输出端，第N个2选1模块的第二数据输入端接第一参考地，第N个2选1模块的选择数据输出端接第N级D触发器的数据输入端；第一移位寄存器模块35中所有D触发器的数据输出端与PMOS体偏置电压产生模块36相连；
其中，PMOS体偏置电压产生模块36的电路结构图如附图5所示，它包括由第一分压电阻RR1至第N-1分压电阻RR(N-1)构成的N-1个分压电阻RR1～RR(N-1)和由第一开关至第N开关构成的N个开关1～N，每个开关均设有开关输入端、开关控制端和开关输出端，第一分压电阻RR1的一端同时接第二参考电源VREF2和第一开关的输入端，第一分压电阻RR1的另一端同时接第二分压电阻RR2的一端和第二开关的输入端；第二分压电阻RR2的一端同时接第一分压电阻RR1的另一端和第二开关的输入端，第二分压电阻RR2的另一端同时接第三分压电阻RR3的一端和第三开关的输入端；以此类推，第N-1分压电阻RR(N-1)的一端同时接第N-2分压电阻RR(N-2)的另一端和第N-1开关的输入端，第N-1分压电阻RR(N-1)的另一端同时接第三参考电源VREF3和第N开关的输入端；第一开关的控制端接第一级D触发器的数据输出端，第二开关的控制端接第二级D触发器的数据输出端，以此类推，第N开关的控制端接第N级D触发器的数据输出端，所有N个开关的输出端连在一起，输出电压即为数控PMOS体调制模块32输出的体偏置电压VBP。
数控NMOS体调制模块33与数控PMOS体调制模块32类似，用于补偿第一NMOS管M2在不同工艺角、电源电压和温度下的参数偏差，它包括：感应NMOS管M6、第二比较器对模块37、第二移位寄存器模块38和NMOS体偏置电压产生模块39；
其中，感应NMOS管M6的源端接第一参考地GND，感应NMOS管M6的栅端接共模电压VCM，感应NMOS管M6的体端接数控NMOS体调制模块33输出的体偏置电压VBN，感应NMOS管M6的漏端与第四电阻R4的一端、第二比较器对模块37相连。第四电阻R4的另一端接第一参考电源VDD；
其中，第二比较器对模块37包括：第五电阻R5、第六电阻R6、第三比较器COMP3和第四比较器COMP4，第三比较器COMP3和第四比较器COMP4也是采用动态比较器结构，设有正输入端、负输入端、比较器时钟信号输入端和输出端；第三比较器的正输入端COMP3和第四比较器COMP4的负输入端均接感应NMOS管M6的漏端(即第四电阻R4的一端)，第三比较器COMP3的负输入端接第五电阻R5的一端，第五电阻R5的一端同时也是第三基准电流IREF3的输入端，第五电阻R5的另一端接第一参考电源VDD，第四比较器COMP4的正输入端接第六电阻R6的一端，第六电阻R6的一端同时也是第四基准电流IREF4的输入端，第六电阻R6的另一端接第一参考电源VDD，第三比较器COMP3和第四比较器的时钟输入端均接所述的比较器时钟信号，第三比较器的输出端OUT3和第四比较器的输出端OUT4均与第二移位寄存器模块38相连；
其中，第二移位寄存器模块38的结构与第一移位寄存器模块35相同，包括第二SR触发器、由第N+1级D触发器至第2N级D触发器构成的N级D触发器(N为D触发器级数，通常N为8-32，N值决定了最终产生的体偏置电压的精度)和由第N+1个2选1模块至第2N个2选1模块构成的N个2选1模块；同样，每级D触发器设有三个端口，包括D触发器时钟输入端、D触发器数据输入端和D触发器数据输出端；每个2选1模块设有四个端口，包括第一数据输入端、第二数据输入端、选择时钟输入端和选择数据输出端；第二SR触发器设有三个端口，包括置位端、复位端和SR触发器数据输出端；第二SR触发器的置位端接第三比较器的输出端OUT3，第二SR触发器的复位端接第四比较器的输出端OUT4，第二SR触发器的数据输出端接第二移位寄存器模块38中所有N个2选1模块的选择时钟输入端；第三比较器的输出端OUT3和第四比较器的输出端OUT4输出的信号进行逻辑或运算(or运算)，所产生的信号再与寄存器时钟信号CLK2进行逻辑与运算(and运算)，最终产生的信号接第二移位寄存器模块38中所有N级D触发器的时钟输入端；N个2选1模块和N级D触发器一一对应，第N+1个2选1模块的第一数据输入端接第一参考地，第N+1个2选1模块的第二数据输入端接第N+2级D触发器(即后一级D触发器)的数据输出端，第N+1个2选1模块的选择数据输出端接第N+1级D触发器的数据输入端；第N+2个2选1模块的第一数据输入端接第N+1级D触发器(即前一级D触发器)的数据输出端，第N+2个2选1模块的第二数据输入端接第N+3级D触发器(即后一级D触发器)的数据输出端，第N+2个2选1模块的选择数据输出端接第N+2级D触发器的数据输入端，以此类推，第N+3至第2N-1个2选1模块的第一数据输入端接前一级D触发器的数据输出端，第N+3至第2N-1个2选1模块的第二数据输入端接后一级D触发器的数据输出端，第N+3至第2N-1个2选1模块的选择数据输出端接该级D触发器的数据输入端，第2N个2选1模块的第一数据输入端接第2N-1级D触发器的数据输出端，第2N个2选1模块的第二数据输入端接第一参考地，第2N个2选1模块的选择数据输出端接第2N级D触发器的数据输入端；第二移位寄存器模块38中所有D触发器的输出端与NMOS体偏置电压产生模块39相连；
其中，NMOS体偏置电压产生模块39包括由第N分压电阻至第2N-2分压电阻构成的N-1个分压电阻和由第N+1开关至第2N开关构成的N个开关，每个开关均设有开关输入端、开关控制端和开关输出端，第N分压电阻的一端同时接第四参考电源和第N+1开关的输入端，第N分压电阻的另一端同时接第N+1分压电阻的一端和第N+2开关的输入端；第N+1分压电阻的一端同时接第N分压电阻的另一端和第N+2开关的输入端，第N+1分压电阻的另一端同时接第N+2分压电阻的一端和第N+3开关的输入端；以此类推，第2N-2分压电阻的一端同时接第2N-3分压电阻的另一端和第2N-1开关的输入端，第2N-2电阻的另一端同时接第五参考电源和第2N开关的输入端；第N+1开关的控制端接第N+1级D触发器的数据输出端，以此类推，第2N开关的控制端接第2N级D触发器的数据输出端，NMOS体偏置电压产生模块39中所有N个开关的输出端连在一起，输出电压即为数控NMOS体调制模块33输出的体偏置电压。
上述的数控体偏置型C类反相器中，主体C类反相器模块31采用共源共栅结构，用于模拟运算放大；数控PMOS体调制模块32用于补偿第一PMOS管M1在不同工艺角、电源电压和温度下的参数偏差；数控NMOS体调制模块33用于补偿第一NMOS管M2在不同工艺角、电源电压和温度下的参数偏差。
在数控PMOS体调制模块32中，感应PMOS管M5上施加的栅源电压与第一PMOS管M1在亚阈值状态时的栅源电压相同，用于“感应”第一PMOS管M1在不同工艺角、电源电压和温度下的跨导、漏源电流等参数的变化特征，工作时感应PMOS管M5的漏源电流经过第一电阻R1转换为电压，该电压用作第一比较器对模块34的信号输入，从第一比较器COMP1的正输入端和第二比较器COMP2的负输入端输入，第一基准电流IREF1经第二电阻R2所产生的电压从第一比较器的负输入端输入，第二基准电流IREF2经第三电阻R3所产生的电压从第二比较器的正输入端输入。当比较器时钟信号CLK1为高电平时，第一比较器COMP1和第二比较器COMP2分别对其自身正负输入端的电压进行比较；当比较器时钟信号CLK1为低电平时，第一比较器的输出端OUTI和第二比较器的输出端OUT2保持原有状态不变。
假设第一电阻R1、第二电阻R2和第三电阻R3的阻值相同，而且第一基准电流IREF1大于第二基准电流IREF2那么，当比较器时钟信号CLK1为高电平且感应PMOS管M5的漏源电流大于第一基准电流IREF1时，第一比较器的输出端OUT1输出的电压为高电平，第二比较器的输出端OUT2输出的电压为低电平；当感应PMOS管M5的漏源电流小于第一基准电流IREF1大于第二基准电流IREF2时，第一比较器的输出端OUT1和第二比较器的输出端OUT2输出的电压均为低电平；当感应PMOS管M5的漏源电流小于第二基准电流IREF2时，第一比较器的输出端OUT1输出的电压为低电平，第二比较器的输出端OUT2输出的电压为高电平。第一比较器的输出端OUT1输出的电压和第二比较器的输出端OUT2输出的电压用作第一移位寄存器模块35的信号输入。
第一比较器的输出端OUT1输出的电压和第二比较器的输出端OUT2输出的电压进行逻辑“或”运算(or运算)后，再与寄存器时钟信号CLK2进行逻辑“与”运算(and运算)，最终产生的电压为所有N级D触发器的时钟输入端电压，其中寄存器时钟信号CLK2与比较器时钟信号CLK1是两相不交叠时钟。当第一比较器的输出端OUT1输出的电压为高电平，第二比较器的输出端OUT2输出的电压为低电平时，第一SR触发器的数据输出端(Q端)为高电平；当第一比较器的输出端OUT1输出的电压为低电平，第二比较器的输出端OUT2输出的电压为高电平时，第一SR触发器的数据输出端为低电平；当第一比较器的输出端OUT1输出的电压和第二比较器的输出端OUT2输出的电压均为低电平时，此时第一SR触发器的数据输出端保持原有状态不变。同时，第一SR触发器的数据输出端接所有N个2选1模块的选择时钟输入端，从而控制了所有N级D触发器触发后(即D触发器时钟输入端为高电平时)的数据输出端电平。当第一SR触发器的数据输出端为高电平时，第一个2选1模块的选择数据输出端置为低电平，其余N-1个2选1模块的选择数据输出端电平为前一级D触发器的数据输出端电平，由于第一移位寄存器模块35的初始化状态下N级D触发器中仅有一级D触发器的数据输出端为高电平，所以当N级D触发器触发时，这唯一的高电平就逐级向后移动，直至N级D触发器不再触发或第一SR触发器的数据输出端变为低电平；当第一SR触发器的数据输出端为低电平时，N级D触发器的数据输出端上唯一的高电平就逐级向前移动，直至N级D触发器不再触发或第一SR触发器的数据输出端变为高电平。N级D触发器的数据输出端输出的电压汇总表示为DOUT(1～N)，用作PMOS体偏置电压产生模块36的信号输入。
由于N级D触发器的数据输出端输出的电压DOUT(1～N)控制了PMOS体偏置电压产生模块36中相对应的N个开关，而N级D触发器的数据输出端电压DOUT(1～N)中任何时候仅有一级D触发器的数据输出端为高电平，所以PMOS体偏置电压产生模块36在任何时候只有一个开关闭合，即输出的体偏置电压VBP是唯一的。体偏置电压VBP限定在第二参考电源电压VREF2与第三参考电源电压VREF3之间，其中第三参考电源电压VREF3大于第二参考电源电压VREF2。当N级D触发器数据输出端电压DOUT(1～N)中唯一的高电平向后移动时，体偏置电压VBP逐渐升高，将体偏置电压VBP反馈到第一PMOS管MI和感应PMOS管M5的体端，导致第一PMOS管MI和感应PMOS管M5的反向体偏程度提高、阈值电压绝对值增大以及漏源电流减小；同理，当N级D触发器数据输出端电压DOUT(1～N)中唯一的高电平向前移动时，体偏置电压VBP逐渐降低，第一PMOS管MI和感应PMOS管M5的正向体偏程度提高、漏源电流增大。
综上所述，数控PMOS体调制模块32通过“参数感应-电流比较-数字控制-体偏压产生及反馈”等环节可以控制所述的主体C类反相器模块中第一PMOS管MI的阈值电压、漏源电流和跨导等参数，因而能够减弱工艺偏差、电源电压扰动和温度变化的不利影响。
同理，数控NMOS体调制模块33通过感应NMOS管M6、第二比较器对模块37、第二移位寄存器模块38和NMOS体偏置电压产生模块39的共同作用，能够减弱工艺偏差、电源电压扰动和温度变化对第一NMOS管M2参数的不利影响。
其中感应NMOS管M6上施加的栅源电压与第一NMOS管M2在亚阈值状态时的栅源电压相同，用于“感应”第一NMOS管M2在不同工艺角、电源电压和温度下的跨导、漏源电流等参数的变化特征，工作时感应NMOS管M6的漏源电流经过第四电阻R4转换为电压，该电压用作第二比较器对模块37的信号输入，从第三比较器COMP3的正输入端和第四比较器COMP4的负输入端输入，第三基准电流IREF3经第五电阻R5所产生的电压从第三比较器COMP3的负输入端输入，第四基准电流IREF4经第六电阻R6所产生的电压从第四比较器COMP4的正输入端输入，第三比较器的输出电压OUT3和第四比较器的输出电压OUT4用作第二移位寄存器模块38的信号输入；第二移位寄存器模块38的电路结构和工作原理与数控PMOS体调制模块32中的第一移位寄存器模块35基本一致，第N+1级D触发器至第2N级D触发器的数据输出端电压汇总为DOUT(N+1～2N)，用作NMOS体偏置电压产生模块39的信号输入，其中DOUT(N+1～2N)中任何时候仅有一级D触发器的数据输出端为高电平；NMOS体偏置电压产生模块39的电路结构和工作原理与PMOS体偏置电压产生模块36基本一致，体偏置电压VBN限定在第四参考电源电压VREF4与第五参考电源电压VREF5之间，其中第五参考电源电压VREF5小于第四参考电源电压VREF4。
关于数控体偏置型C类反相器需要说明的是：
1、第一移位寄存器模块35中第一D触发器和第二移位寄存器模块38中第二D触发器的级数N决定了体偏置电压VBP和VBN的精度。这是因为N值越大，PMOS体偏置电压产生模块36和NMOS体偏置电压产生模块39中对应的分压电阻和开关就越多，因而产生的体偏置电压VBP和VBN的最小精度得以提高。
2、PMOS体偏置电压产生模块36的工作方式可分为全调制(VREF3＞VDD，VREF2＝VCM)和半调制(VREF3＝VDD，VREF2＝VCM)两种。全调制能够产生大于第一参考电源VDD的体偏置电压VBP，即第一PMOS管MI和感应PMOS管M5能够实现反向体偏置，避免了第一PMOS管MI在FF工艺角、高电源电压和高温等情况下无谓的静态的功耗，但全调制的缺点在于需要额外增加一个高于VDD的参考电源；半调制不需要额外增加参考电源(VREF3与VDD复用)，而且半调制和全调制一样，都能解决第一PMOS管MI在SS工艺角、低电源电压和低温等情况下阈值电压绝对值提高、跨导和漏源电流减小的问题，这类问题更为重要，它可能直接导致第一PMOS管MI所在电路的性能下降甚至功能丧失。
Claims (3)
1.一种数控体偏置型C类反相器，其特征在于，包括主体C类反相器模块、数控PMOS体调制模块和数控NMOS体调制模块；
所述的主体C类反相器模块由第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管组成；其中，第一PMOS管的栅端与第一NMOS管的栅端相连，作为主体C类反相器模块的输入端，第二PMOS管的漏端接第二NMOS管的漏端，作为主体C类反相器模块的输出端；第一PMOS管的源端接第一参考电源，第一PMOS管的漏端接第二PMOS管的源端，第一PMOS管的体端接所述的数控PMOS体调制模块输出的体偏置电压；第二PMOS管的栅端接第一偏置电平，第二PMOS管的体端接所述的数控PMOS体调制模块输出的体偏置电压；第一NMOS管的源端接第一参考地，第一NMOS管的漏端与第二NMOS管的源端相连，第一NMOS管的体端接所述的数控NMOS体调制模块输出的体偏置电压；第二NMOS管的栅端接第二偏置电平，第二NMOS管的体端接所述的数控NMOS体调制模块输出的体偏置电压；
所述的数控PMOS体调制模块包括感应PMOS管、第一比较器对模块、第一移位寄存器模块和PMOS体偏置电压产生模块；
其中，感应PMOS管的源端接第一参考电源，感应PMOS管的栅端接共模电压，所述的共模电压与第一PMOS管在亚阈值状态时的栅源电压相同；感应PMOS管的体端接所述的数控PMOS体调制模块输出的体偏置电压，感应PMOS管的漏端与第一电阻的一端、第一比较器对模块相连，第一电阻的另一端接第一参考地；
第一比较器对模块包括第二电阻、第三电阻、第一比较器和第二比较器，第一比较器的正输入端和第二比较器的负输入端均接感应PMOS管的漏端，第一比较器的负输入端接第二电阻的一端，第一比较器的负输入端同时也是第一基准电流的输入端，第二电阻的另一端接第一参考地，第二比较器的正输入端接第三电阻的一端，第二比较器的正输入端同时也是第二基准电流的输入端，第三电阻的另一端接第一参考地，第一比较器的时钟输入端和第二比较器的时钟输入端均接比较器时钟信号，第一比较器的输出端和第二比较器的输出端均与第一移位寄存器模块相连;
第一移位寄存器模块包括第一SR触发器、由第一级D触发器至第N级D触发器构成的N级D触发器和由第一个2选1模块至第N个2选1模块构成的N个2选1模块，其中，第一SR触发器的置位端接第一比较器的输出端，第一SR触发器的复位端接第二比较器的输出端，第一SR触发器的数据输出端接第一移位寄存器模块中所有N个2选1模块的选择时钟输入端；第一比较器的输出端和第二比较器的输出端输出的信号进行逻辑或运算，所产生的信号再与寄存器时钟信号进行逻辑与运算，最终产生的信号接第一移位寄存器模块中所有N级D触发器的时钟输入端；N个2选1模块和N级D触发器一一对应，第一个2选1模块的第一数据输入端接第一参考地，第一个2选1模块的第二数据输入端接第二级D触发器的数据输出端，第一个2选1模块的选择数据输出端接第一级D触发器的数据输入端；第二个2选1模块的第一数据输入端接第一级D触发器的数据输出端，第二个2选1模块的第二数据输入端接第三级D触发器的数据输出端，第二个2选1模块的选择数据输出端接第二级D触发器的数据输入端；以此类推，第三至第N-1个2选1模块的第一数据输入端接前一级D触发器的数据输出端，第三至第N-1个2选1模块的第二数据输入端接后一级D触发器的数据输出端，第三至第N-1个2选1模块的选择数据输出端接该级D触发器的数据输入端；第N个2选1模块的第一数据输入端接第N-1级D触发器的数据输出端，第N个2选1模块的第二数据输入端接第一参考地，第N个2选1模块的选择数据输出端接第N级D触发器的数据输入端；第一移位寄存器模块中所有D触发器的数据输出端与PMOS体偏置电压产生模块相连；
PMOS体偏置电压产生模块包括由第一分压电阻至第N-1分压电阻构成的N-1个分压电阻和由第一开关至第N开关构成的N个开关，第一分压电阻的一端同时接第二参考电源和第一开关的输入端，第一分压电阻的另一端同时接第二分压电阻的一端和第二开关的输入端；第二分压电阻的一端同时接第一分压电阻的另一端和第二开关的输入端，第二分压电阻的另一端同时接第三分压电阻的一端和第三开关的输入端；以此类推，第N-1分压电阻的一端同时接第N-2分压电阻的另一端和第N-1开关的输入端，第N-1分压电阻的另一端同时接第三参考电源和第N开关的输入端；第一开关的控制端接第一级D触发器的数据输出端，第二开关的控制端接第二级D触发器的数据输出端，以此类推，第N开关的控制端接第N级D触发器的数据输出端；所有N个开关的输出端连在一起，输出电压为所述的数控PMOS体调制模块输出的体偏置电压；
所述的数控NMOS体调制模块包括感应NMOS管、第二比较器对模块、第二移位寄存器模块和NMOS体偏置电压产生模块；
其中，感应NMOS管的源端接第一参考地，感应NMOS管的栅端接共模电压，所述的共模电压与第一NMOS管在亚阈值状态时的栅源电压相同；感应NMOS管的体端接数控NMOS体调制模块输出的体偏置电压，感应NMOS管的漏端与第四电阻的一端、第二比较器对模块相连，第四电阻的另一端接第一参考电源；
第二比较器对模块包括第五电阻、第六电阻、第三比较器和第四比较器；第三比较器的正输入端和第四比较器的负输入端均接感应NMOS管的漏端，第三比较器的负输入端接第五电阻的一端，第三比较器的负输入端同时也是第三基准电流的输入端，第五电阻的另一端接第一参考电源，第四比较器的正输入端接第六电阻的一端，第四比较器的正输入端同时也是第四基准电流的输入端，第六电阻的另一端接第一参考电源，第三比较器和第四比较器的时钟输入端均接所述的比较器时钟信号，第三比较器的输出端和第四比较器的输出端均与第二移位寄存器模块相连;
第二移位寄存器模块包括第二SR触发器、由第N+1级D触发器至第2N级D触发器构成的N级D触发器和由第N+1个2选1模块至第2N个2选1模块构成的N个2选1模块；第二SR触发器的置位端接第三比较器的输出端，第二SR触发器的复位端接第四比较器的输出端，第二SR触发器的数据输出端接第二移位寄存器模块中所有N个2选1模块的选择时钟输入端；第三比较器的输出端和第四比较器的输出端输出的信号进行逻辑或运算，所产生的信号再与寄存器时钟信号进行逻辑与运算，最终产生的信号接第二移位寄存器模块中所有N级D触发器的时钟输入端；N个2选1模块和N级D触发器一一对应，第N+1个2选1模块的第一数据输入端接第一参考地，第N+1个2选1模块的第二数据输入端接第N+2级D触发器的数据输出端，第N+1个2选1模块的选择数据输出端接第N+1级D触发器的数据输入端；第N+2个2选1模块的第一数据输入端接第N+1级D触发器的数据输出端，第N+2个2选1模块的第二数据输入端接第N+3级D触发器的数据输出端，第N+2个2选1模块的选择数据输出端接第N+2级D触发器的数据输入端，以此类推，第N+3至第2N-1个2选1模块的第一数据输入端接前一级D触发器的数据输出端，第N+3至第2N-1个2选1模块的第二数据输入端接后一级D触发器的数据输出端，第N+3至第2N-1个2选1模块的选择数据输出端接该级D触发器的数据输入端，第2N个2选1模块的第一数据输入端接第2N-1级D触发器的数据输出端，第2N个2选1模块的第二数据输入端接第一参考地，第2N个2选1模块的选择数据输出端接第2N级D触发器的数据输入端；第二移位寄存器模块中所有D触发器的输出端与NMOS体偏置电压产生模块相连；
NMOS体偏置电压产生模块包括由第N分压电阻至第2N-2分压电阻构成的N-1个分压电阻和由第N+1开关至第2N开关构成的N个开关，第N分压电阻的一端同时接第四参考电源和第N+1开关的输入端，第N分压电阻的另一端同时接第N+1分压电阻的一端和第N+2开关的输入端；第N+1分压电阻的一端同时接第N分压电阻的另一端和第N+2开关的输入端，第N+1分压电阻的另一端同时接第N+2分压电阻的一端和第N+3开关的输入端；以此类推，第2N-2分压电阻的一端同时接第2N-3分压电阻的另一端和第2N-1开关的输入端，第2N-2电阻的另一端同时接第五参考电源和第2N开关的输入端；第N+1开关的控制端接第N+1级D触发器的数据输出端，以此类推，第2N开关的控制端接第2N级D触发器的数据输出端，NMOS体偏置电压产生模块中所有N个开关的输出端连在一起，输出电压即为数控NMOS体调制模块输出的体偏置电压。
2.如权利要求1所述的数控体偏置型C类反相器，其特征在于，所述的N为整数且N取值为8～32。
3.如权利要求1所述的数控体偏置型C类反相器，其特征在于，所述的第一基准电流大于第二基准电流，所述的第三参考电源电压大于第二参考电源电压，所述的第三基准电流大于第四基准电流，所述的第五参考电源电压小于第四参考电源电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102549325A CN102394594B (zh) | 2011-08-31 | 2011-08-31 | 数控体偏置型c类反相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102549325A CN102394594B (zh) | 2011-08-31 | 2011-08-31 | 数控体偏置型c类反相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102394594A CN102394594A (zh) | 2012-03-28 |
| CN102394594B true CN102394594B (zh) | 2013-11-27 |
Family
ID=45861808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102549325A Expired - Fee Related CN102394594B (zh) | 2011-08-31 | 2011-08-31 | 数控体偏置型c类反相器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102394594B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104579315B (zh) * | 2014-12-03 | 2017-06-23 | 浙江大学 | 同时实现高增益和宽输出摆幅的c类反相器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078770B2 (en) * | 2003-10-09 | 2006-07-18 | Micron Technology, Inc. | Fully depleted silicon-on-insulator CMOS logic |
| CN101621292A (zh) * | 2009-04-10 | 2010-01-06 | 浙江大学 | 开关电容积分器 |
| CN101692603A (zh) * | 2009-04-21 | 2010-04-07 | 浙江大学 | 增益自举型c类反向器及其应用电路 |
| CN102064809A (zh) * | 2009-11-17 | 2011-05-18 | 无锡华润矽科微电子有限公司 | 一种模拟开关电路及其设计方法 |
-
2011
- 2011-08-31 CN CN2011102549325A patent/CN102394594B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078770B2 (en) * | 2003-10-09 | 2006-07-18 | Micron Technology, Inc. | Fully depleted silicon-on-insulator CMOS logic |
| CN101621292A (zh) * | 2009-04-10 | 2010-01-06 | 浙江大学 | 开关电容积分器 |
| CN101692603A (zh) * | 2009-04-21 | 2010-04-07 | 浙江大学 | 增益自举型c类反向器及其应用电路 |
| CN102064809A (zh) * | 2009-11-17 | 2011-05-18 | 无锡华润矽科微电子有限公司 | 一种模拟开关电路及其设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102394594A (zh) | 2012-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8723712B1 (en) | Digital to analog converter with current steering source for reduced glitch energy error | |
| JP5171908B2 (ja) | 電源回路 | |
| KR101199574B1 (ko) | 아날로그 디지털 변환기 | |
| CN102291103B (zh) | 动态体偏置型c类反相器及其应用 | |
| TWI611284B (zh) | 用於延遲鎖定電源供應調整器的設備及其方法 | |
| US9515671B1 (en) | Apparatus for gain selection with compensation for parasitic elements and associated methods | |
| US6707413B2 (en) | A/D converter | |
| CN102394634B (zh) | 数模混合控制体偏置型c类反相器 | |
| US10198015B1 (en) | Digital low drop-out regulator and operation method thereof | |
| US7477087B2 (en) | Switch-capacitor techniques for level-shifting | |
| JP3904495B2 (ja) | Ａ／ｄ変換器 | |
| CN102394594B (zh) | 数控体偏置型c类反相器 | |
| WO2018120555A1 (zh) | 一种相位插值器电路及其提升线性度的方法 | |
| US20100148854A1 (en) | Comparator with reduced power consumption | |
| KR100713604B1 (ko) | 클록신호 타이밍 조정을 위한 지연 회로를 갖는 디지털 회로 | |
| US20090206900A1 (en) | Duty cycle correction circuit and method for correcting duty cycle | |
| KR101939147B1 (ko) | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | |
| JP5417470B2 (ja) | ダイナミックコンパレータのためのオフセット電圧補正回路とそれを用いたダイナミックコンパレータ回路 | |
| JP2007243656A (ja) | Ａ／ｄ変換器 | |
| CN113193872B (zh) | 一种用于时间域模数转换器的电压时间转换器 | |
| CN108304019A (zh) | 电压调整器 | |
| JP5520192B2 (ja) | 電圧電流変換回路 | |
| CN115865078A (zh) | 电荷泵型时钟管理电路及其双核模数转换器 | |
| CN116915191A (zh) | 一种基于浮动电源的宽带高线性环形放大器 | |
| JP2004153783A (ja) | 低電圧で安定的に動作する比較器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131127 Termination date: 20160831 |