TWI519064B - 緩衝電路 - Google Patents

緩衝電路 Download PDF

Info

Publication number
TWI519064B
TWI519064B TW103119870A TW103119870A TWI519064B TW I519064 B TWI519064 B TW I519064B TW 103119870 A TW103119870 A TW 103119870A TW 103119870 A TW103119870 A TW 103119870A TW I519064 B TWI519064 B TW I519064B
Authority
TW
Taiwan
Prior art keywords
transistor
output
operational amplifier
operational amplifiers
control
Prior art date
Application number
TW103119870A
Other languages
English (en)
Other versions
TW201547191A (zh
Inventor
鄭至剛
蔡宗昀
Original Assignee
奕力科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奕力科技股份有限公司 filed Critical 奕力科技股份有限公司
Priority to TW103119870A priority Critical patent/TWI519064B/zh
Priority to US14/455,991 priority patent/US9374047B2/en
Publication of TW201547191A publication Critical patent/TW201547191A/zh
Application granted granted Critical
Publication of TWI519064B publication Critical patent/TWI519064B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

緩衝電路
本發明有關於一種放大器，且特別是一種具有多個放大器的緩衝電路。
請參照圖1A、圖1B與圖1C，其繪示傳統的緩衝電路的應用的示意圖。緩衝電路可以用一個或多個操作放大器實現。如圖1A所示，傳統的緩衝電路1以積體電路(IC)實現，其內包括兩個操作放大器OP1、OP2。每一個操作放大器具有非反向輸入端(+)、反向輸入端以(-)及輸出端(Vout1或Vout2)。操作放大器OP1之反向輸入端(-)連接輸出端Vout1，使操作放大器OP1形成一緩衝器。同樣的，操作放大器OP2之反向輸入端(-)連接輸出端Vout2，使操作放大器OP2形成一緩衝器。操作放大器OP1的非反向輸入端(+)連接封裝體10的輸入端Vin1(例如是輸入引腳)，操作放大器OP2的非反向輸入端(+)連接封裝體10的輸入端Vin2。在圖1A中，作為緩衝器的操作放大器OP1與操作放大器OP2是獨立運作。而在當不供電給操作放大器OP1與操作放大器OP2以使操作放大器OP1與操作放大器OP2禁能(disable)時，操作放大器OP1與操作放大器OP2的輸出端Vout1或Vout2可連接至一偏壓位準，如圖1C所示，操作放大器OP1的輸出端Vout1例如連接至供應電壓PW，而操作放大器OP2的輸出端Vout2例如連接至接地GND。
然而，為了使緩衝電路能提供較大的驅動能力，可以將多個緩衝器並聯使用。在圖1B的應用情況，連接操作放大器OP1的輸 入端Vin1與連接操作放大器OP2的輸入端Vin2被短路(或稱為共接，共接為輸入端Vin)，且操作放大器OP1的輸出端Vout1與操作放大器OP2的輸出端Vout2彼此共接而成為輸出端Vout。然而，每一個操作放大器所具有的偏移電壓(Offset Voltage)可能不相同，如圖2B所示，操作放大器OP1具有偏移電壓Vos1，操作放大器OP2具有偏移電壓Vos2，如此操作放大器OP1的輸出端Vout1與操作放大器OP2的輸出端Vout2的電壓位準可能不相同，而造成輸出端Vout1與輸出端Vout2之間的漏電流IL。其中，圖2中的操作放大器內所繪示的電晶體是操作放大器的輸出級。
本發明實施例提供一種緩衝電路，當緩衝電路中的至少兩個操作放大器並聯使用時，共接操作放大器的輸出級的控制端，以避免漏電流的情況發生。
本發明實施例提供一種緩衝電路，包括複數個操作放大器與一開關模組。每一個操作放大器具有非反向輸入端、反向輸入端以及輸出端。操作放大器之反向輸入端連接輸出端，使操作放大器形成一緩衝器。操作放大器具有輸出級，輸出級具有第一電晶體以及第二電晶體，第一電晶體以及第二電晶體連接輸出端，第一電晶體具有第一控制端，第二電晶體具有第二控制端。開關模組連接操作放大器之第一電晶體之第一控制端以及第二電晶體之第二控制端，開關模組依據一控制信號而使第一電晶體之第一控制端的至少其中兩個彼此連接，開關模組依據控制信號而使第二電晶體之第二控制端的至少其中兩個彼此連接。
綜上所述，本發明實施例提供一種緩衝電路，透過開關模組而使所述作為緩衝器的操作放大器中的至少其中兩個的輸出級的對應的電晶體的控制端彼此連接，以避免漏電流的情況發生。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用 來說明本發明，而非對本發明的權利範圍作任何的限制。
1‧‧‧傳統的緩衝電路
2、3、4‧‧‧緩衝電路
10、20、30、40‧‧‧封裝體
OP1、OP2、OPN‧‧‧操作放大器
Vin、Vin1、Vin2‧‧‧輸入端
Vout、Vout1、Vout2、VoutN‧‧‧輸出端
PW‧‧‧偏壓
GND‧‧‧接地
-‧‧‧反向輸入端
+‧‧‧非反向輸入端
sp‧‧‧第一控制端
sn‧‧‧第二控制端
Vos1、Vos2‧‧‧偏移電壓
T1、T3‧‧‧第一電晶體
T2、T4‧‧‧第二電晶體
21、31、41‧‧‧開關模組
211、311、411‧‧‧第一開關元件
212、312、412‧‧‧第二開關元件
IL‧‧‧漏電流
SEL<1：x>、SEL‧‧‧控制信號
421、431‧‧‧輸入級
422、432‧‧‧第二級
圖1A是傳統的緩衝電路的應用的示意圖。
圖1B是傳統的緩衝電路的應用的示意圖。
圖1C是傳統的緩衝電路的應用的示意圖。
圖2是傳統的緩衝電路的漏電流的示意圖。
圖3是本發明實施例提供的緩衝電路的電路圖。
圖4是本發明另一實施例提供的緩衝電路的電路圖。
圖5是本發明另一實例提供的緩衝電路的細部電路圖。
〔緩衝電路之實施例〕
請參照圖3，圖3是本發明實施例提供的緩衝電路的電路圖。本實施例的緩衝電路包括複數個操作放大器與一個開關模組，且操作放大器的數目並不限定。例如在圖3中是以兩個操作放大器為例子來幫助說明。在圖3中，緩衝電路2包括操作放大器OP1、操作放大器OP2、開關模組21與封裝體20。每一個操作放大器具有各自的偏移電壓，因為製程的因素，使得所述各自的偏移電壓可能不相同。另外，封裝體20僅是用於說明因應產品應用時的組裝需要，而可將所述的操作放大器的輸入端與輸出端進行封裝的整合，封裝體20並不影響本實施例的緩衝電路的操作。
操作放大器OP1具有非反向輸入端(+)、反向輸入端(-)以及輸出端Vout1。操作放大器OP1之反向輸入端(-)連接輸出端Vout1，使操作放大器OP1形成一緩衝器。操作放大器OP1具有輸出級，輸出級具有第一電晶體T1以及第二電晶體T2，第一電晶體T1以及第二電晶體T2連接輸出端Vout1，第一電晶體T1具有第一控制端sp(在圖3中為閘極)，第二電晶體T2具有第二控制端sn(在圖3 中為閘極)。操作放大器OP2具有非反向輸入端(+)、反向輸入端(-)以及輸出端Vout2。操作放大器OP2之反向輸入端(-)連接輸出端Vout2，使操作放大器OP2形成一緩衝器。操作放大器OP2具有輸出級，輸出級具有第一電晶體T3以及第二電晶體T4，第一電晶體T3可與第一電晶體T1相同，第二電晶體T4可與第二電晶體T2相同，但本發明並不因此限定。第一電晶體T3以及第二電晶體T4連接輸出端，第一電晶體T3具有第一控制端sp，第二電晶體T4具有第二控制端sn。值得一提的是，在本實施例中，操作放大器OP1與操作放大器OP2為兩個具有相同輸出級的操作放大器，但本發明並不因此限定。
詳細的說，在圖3的實施例中，對操作放大器OP1而言，’第一電晶體T1是PMOS電晶體，PMOS電晶體T1之源極(Source)連接第一偏移電壓(例如VDD)，PMOS電晶體T1之汲極(Drain)連接輸出端Vout1，PMOS電晶體之閘極(Gate)為第一控制端sp。第二電晶體T2是NMOS電晶體，NMOS電晶體之源極連接第二偏移電壓(例如接地或-VDD)，NMOS電晶體之汲極連接輸出端Vout1，NMOS電晶體之閘極為第二控制端sn。對操作放大器OP2而言，第一電晶體T3是PMOS電晶體，PMOS電晶體T3之源極(Source)連接第一偏移電壓(例如VDD)，PMOS電晶體T4之汲極(Drain)連接輸出端Vout2，PMOS電晶體之閘極(Gate)為第一控制端sp。第二電晶體T4是NMOS電晶體，NMOS電晶體之源極連接第二偏移電壓(例如接地或-VDD)，NMOS電晶體之汲極連接輸出端Vout2，NMOS電晶體之閘極為第二控制端sn。
值得一提的是，依據本技術領域具有通常知識者所使用的輸出級的種類與電路設計方式，第一電晶體T1、T3與第二電晶體T2、T4可以替換為雙極性接面電晶體(BJT)、閘關閘流體(GTO)、閘極絕緣雙接面電晶體(IGBT)等半導體元件，本發明並不限定第一電晶體與第二電晶體的種類。所述電晶體所構成的些輸出級可 以例如是A類輸出級、B類輸出級或AB類輸出級，然而本發明並不因此限定。
開關模組21連接操作放大器OP1與OP2之第一電晶體T1、T3之第一控制端sp以及第二電晶體T2、T4之第二控制端sn，開關模組21依據控制信號(圖3未繪示)而使第一電晶體T1、T3之第一控制端sp彼此連接，開關模組21依據控制信號而使第二電晶體T2、T4之第二控制端sn彼此連接。前述的控制信號是用以控制開關模組21的第一開關元件211與第二開關元件212的打開或關閉。第一開關元件211與第二開關元件212可以是雙極性接面電晶體(BJT)、金氧場效應電晶體(MOSFET)、閘關閘流體(GTO)、閘極絕緣雙接面電晶體(IGBT)等半導體開關元件，本發明並不限定開關元件的種類。
當如圖1B的緩衝器(由操作放大器所構成)在並聯的應用情況時，操作放大器OP1的輸入端Vin1連接操作放大器OP2的輸入端Vin1，且操作放大器OP2的輸出端Vout1連接操作放大器OP2的輸出端Vout2。此時，由於操作放大器OP1的第一電晶體T1的第一控制端sp與第二電晶體T2的第二控制端sn分別連接操作放大器OP2的第一電晶體T3的第一控制端sp與第二電晶體T4的第二控制端sn，使得操作放大器OP1、OP2的輸出級的控制端(第一控制端sp和第二控制端sn)的電壓位準相同，而使的操作放大器OP1、OP2的輸出端Vout1、Vout2的電壓位準相同，如此可消除輸出端Vout1與輸出端Vout2之間的漏電流IL，或者使輸出端Vout1與輸出端Vout2之間的漏電流IL為零。如此，可避免傳統的緩衝電路的輸出端的漏電流的情況。
〔緩衝電路之另一實施例〕
前一實施例說明了，具有兩個操作放大器的緩衝電路的情況，圖4進一步說明具有多個操作放大器的實施例。請參照圖4，緩衝電路3包括N個操作放大器OP1、OP2...OPN、開關模組31 與封裝體30，其中N是正整數。
操作放大器OP1、OP2...OPN具有非反向輸入端(+)、反向輸入端(-)以及輸出端Vout1、Vout2...VoutN。操作放大器OP1之反向輸入端(-)連接輸出端Vout1，使操作放大器OP1形成緩衝器。操作放大器OP2之反向輸入端(-)連接輸出端Vout2，使操作放大器OP2形成緩衝器。依此類推，操作放大器OPN之反向輸入端(-)連接輸出端VoutN，使操作放大器OPN形成緩衝器。每一個操作放大器OP1、OP2...OPN的輸出級與前一實施例所述的輸出級相同，請同時參照圖4與圖3，以操作放大器OP1為例，其輸出級具有第一電晶體T1以及第二電晶體T2，第一電晶體T1以及第二電晶體T2連接輸出端Vout1，第一電晶體T1具有第一控制端sp，第二電晶體T2具有第二控制端sn。同樣的，操作放大器OP2...OPN的輸出級可具有上述的第一電晶體T1以及第二電晶體T2。
在圖4的實施例中，開關模組31連接操作放大器OP1、OP2...OPN之第一電晶體之第一控制端sp以及第二電晶體之第二控制端sn，開關模組31例如是開關矩陣，開關矩陣具有N個第一開關元件311與N個第二開關元件312，N個第一開關元件311與N個第二開關元件312受控於數位化之控制信號SEL<1：x>。依據N個第一開關元件311與N個第二開關元件312的打開或關閉的情況，數位化之控制信號SEL<1：x>的位元數可以被決定。第一控制端sp一對一地連接些所述第一開關元件311，第二控制端sn一對應地連接所述第二開關元件312。
開關模組31依據控制信號SEL<1：x>而使第一控制端sp的至少其中兩個彼此連接，開關模組31依據控制信號SEL<1：x>而使第二控制端sn的至少其中兩個彼此連接。例如：當要同時使用兩個操作放大器OP1、OP2作為緩衝電路時，操作放大器OP1的第一控制端sp所連接的第一開關元件311被關閉(closed)，且操作放大器OP2的第一控制端sp所連接的第一開關元件311被關閉，其 他的操作放大器的控制端sp所連接的第一開關元件311被打開(open)，使得操作放大器OP1的第一控制端sp與操作放大器OP2的第一控制端sp彼此連接。此時，操作放大器OP1的第二控制端sn所連接的第二開關元件312被關閉(closed)，且操作放大器OP2的第二控制端sn所連接的第二開關元件312被關閉，其他的操作放大器的控制端sn所連接的第二開關元件312被打開(open)，使得操作放大器OP1的第二控制端sn與操作放大器OP2的第二控制端sn彼此連接。
換句話說，依據緩衝電路所要使用的操作放大器，對應的第一開關元件311和第二開關元件312也被關閉，使得所要使用的操作放大器的第一控制端sp彼此連接，且讓所要使用的操作放大器的第二控制端sn彼此連接，如此可以消除輸出端的漏電流。
例如：當操作放大器的數目為三個時，緩衝電路一共有五種應用情況，第一種情況是三個操作放大器的輸入端彼此連接，且輸出端也都彼此連接，此時對應的三個第一開關元件311皆被關閉，三個第二開關元件312皆被關閉。第二種情況是三個操作放大器彼此獨立工作，此時三個第一開關元件311皆被打開，三個第二開關元件312皆被打開。剩下的三種情況是，將三個操作放大器中任選兩個的輸入端彼此連接，且對應的兩個輸出端也彼此連接，如此所對應的任兩個第一開關元件311被關閉，且所對應的任兩個第二開關元件312被關閉，此時共有三種選擇的情況。對應於上述的五種情況，數位化之控制信號SEL<1：x>可以是至少三位元的數位信號。
〔緩衝電路之另一實施例〕
請同時參照圖3與圖5，圖5是本發明另一實例提供的緩衝電路的細部電路圖。緩衝電路4是圖3的緩衝電路2的細部電路圖。緩衝電路4包括輸入級421、第二級電路422與輸出級(T1和T2)所構成的操作放大器、輸入級431、第二級432與輸出級(T3和T4) 所構成的操作放大器、開關模組41與封裝體40。開關模組41包括第一開關元件411與第二開關元件412。開關模組41接收控制信號SEL以讓第一開關元件411與第二開關元件412打開或關閉。
輸入級421具有反向輸入端(-)與非反向輸入端(+)，其非反向輸入端(+)連接輸入端Vin1，其反向輸入端(-)連接輸出端Vout1。輸入級431具有反向輸入端(-)與非反向輸入端(+)，其非反向輸入端(+)連接輸入端Vin2，其反向輸入端(-)連接輸出端Vout2。亦即，輸入級421(或431)連接圖3的操作放大器OP1(或OP2)的非反向輸入端(+)與反向輸入端(-)。第二級電路422連接輸入級421與輸出級的第一電晶體T1與第二電晶體T2，第二級電路432連接輸入級431與輸出級的第一電晶體T3與第二電晶體T4。
第一開關元件411被關閉以使第一電晶體T1的控制端與第一電晶體T3的控制端彼此連接。第二開關元件412被關閉以使第二電晶體T2的控制端與第二電晶體T4的控制端彼此連接。在本實施例中，第一電晶體T1、T3是PMOS電晶體，第一電晶體T1、T3的源極連接第一偏壓位準(如VDD)，第一電晶體T1、T3的汲極共同連接至輸出端Vout(輸出端Vout1與輸出端Vout2彼此連接)。第二電晶體T2、T4的源極連接第二偏壓位準(如-VDD)，第二電晶體T2、T4的汲極共同連接至輸出端Vout。作為輸出級的第一電晶體T1與第二電晶體T2所構成的電路可以用其他種類的輸出級替代，例如是A類輸出級、B類輸出級或AB類輸出級，但本發明並不因此限定。另外，圖5所繪示的第二級電路422、432也僅是用以舉例，本技術領域具有通常知識者可容易了解輸入級、第二級電路與輸出級的實現方式，不再贅述。本發明也不限定輸入級與輸出級之間的電路的架構(例如具有第三級電路、第四級電路等)。
另外，在另一實施例中，至少一操作放大器具有的輸入級421或431可被禁能。或者，至少一操作放大器具有的第二級電路422 或432可被禁能。依據上述，在實際應用時，當只需要使用一個操作放大器且須提供較大的後級驅動能力時，未被使用的操作放大器的輸出級可以被使用，而未被使用的操作放大器的其他電路部分則被禁能，如此也可減少電力的消耗。例如：輸入級421與第二級電路422的至少其中之一被禁能，第一電晶體T1與第二電晶體T3不受第二級電路422的控制。此時，輸入級431接收輸入信號，第二級電路432產生兩個閘極控制信號以分別控制第一電晶體T3與第二電晶體T4，此時透過開關模組41讓第一電晶體T1的閘極與第一電晶體T3的閘極彼此連接，第二電晶體T2的閘極與第二電晶體T4的閘極彼此連接。如此雖然理論上只有一個操作放大器進行工作，但可以提供兩倍的輸出級的驅動能力。
〔實施例的可能功效〕
綜上所述，本發明實施例所提供的緩衝電路可透過開關模組而使所述作為緩衝器的操作放大器中的至少其中兩個的輸出級的對應的電晶體的控制端彼此連接，藉此並聯的操作放大器的輸出級的控制端被共接，而可以避免漏電流的情況發生。另外，未被使用的操作放大器的輸出級可以被使用，以提升輸出級的驅動能力。
以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。
3‧‧‧緩衝電路
30‧‧‧封裝體
OP1、OP2、OPN‧‧‧操作放大器
Vin‧‧‧輸入端
Vout、Vout1、Vout2、VoutN‧‧‧輸出端
sp‧‧‧第一控制端
sn‧‧‧第二控制端
31‧‧‧開關模組
311‧‧‧第一開關元件
312‧‧‧第二開關元件
SEL<1：x>‧‧‧控制信號

Claims (7)

  1. 一種緩衝電路，包括：複數個操作放大器，每一該操作放大器具有一非反向輸入端、一反向輸入端以及一輸出端，其中該操作放大器之該反向輸入端連接該輸出端，使該操作放大器形成一緩衝器，其中該操作放大器具有一輸出級，該輸出級具有一第一電晶體以及一第二電晶體，該第一電晶體以及該第二電晶體連接該輸出端，該第一電晶體具有一第一控制端，該第二電晶體具有一第二控制端；一開關模組，連接該些操作放大器之該些第一電晶體之該些第一控制端以及該些第二電晶體之該些第二控制端，該開關模組依據一控制信號而使該些第一電晶體之該些第一控制端的至少其中兩個彼此連接，使該些操作放大器之輸出級之該些第一控制端及第二控制端的電壓位準相同，進而使該些操作放大器之輸出端的電壓位準相同，該開關模組依據該控制信號而使該些第二電晶體之該些第二控制端的至少其中兩個彼此連接；以及其中該些操作放大器之該些非反向輸入端的至少其中兩個彼此連接，該些操作放大器之該些輸出端的至少其中兩個彼此連接；該第一電晶體是PMOS電晶體，該PMOS電晶體之源極連接一第一偏移電壓，該PMOS電晶體之汲極連接該輸出端，該PMOS電晶體之閘極為該第一控制端；該第二電晶體是NMOS電晶體，該NMOS電晶體之源極連接一第二偏移電壓，該NMOS電晶體之汲極連接該輸出端，該NMOS電晶體之閘極為該第二控制端。
  2. 根據請求項第1項之緩衝電路，其中每一該操作放大器具有一偏移電壓。
  3. 根據請求項第1項之緩衝電路，其中每一該操作放大器具有一輸入級，該輸入級連接該非反向輸入端與該反向輸入端，其中至少一該操作放大器之該輸入級被禁能。
  4. 根據請求項第3項之緩衝電路，其中每一該操作放大器具有一 第二級電路，該第二級電路連接該輸入級，其中至少一該操作放大器之該第二級電路被禁能。
  5. 根據請求項第1項之緩衝電路，其中該開關模組是一開關矩陣，該開關矩陣接收數位化之該控制信號。
  6. 根據請求項第5項之緩衝電路，其中該些操作放大器的數目為N個，N為正整數，該開關矩陣具有N個第一開關元件與N個第二開關元件，該N個第一開關元件與該N個第二開關元件受控於數位化之該控制信號，其中該些第一電晶體之該些第一控制端一對一地連接該些第一開關元件，該些第二電晶體之該些第二控制端一對應地連接該些第二開關元件。
  7. 根據請求項第1項之緩衝電路，其中該些操作放大器之該些輸出級是A類輸出級、B類輸出級或AB類輸出級。
TW103119870A 2014-06-09 2014-06-09 緩衝電路 TWI519064B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103119870A TWI519064B (zh) 2014-06-09 2014-06-09 緩衝電路
US14/455,991 US9374047B2 (en) 2014-06-09 2014-08-11 Buffer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103119870A TWI519064B (zh) 2014-06-09 2014-06-09 緩衝電路

Publications (2)

Publication Number Publication Date
TW201547191A TW201547191A (zh) 2015-12-16
TWI519064B true TWI519064B (zh) 2016-01-21

Family

ID=54770386

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103119870A TWI519064B (zh) 2014-06-09 2014-06-09 緩衝電路

Country Status (2)

Country Link
US (1) US9374047B2 (zh)
TW (1) TWI519064B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6420104B2 (ja) * 2014-09-16 2018-11-07 ラピスセミコンダクタ株式会社 増幅回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310520B1 (en) * 2000-03-29 2001-10-30 Agere Systems Guardian Corp. High slew-rate operational amplifier architecture
US6970152B1 (en) * 2002-11-05 2005-11-29 National Semiconductor Corporation Stacked amplifier arrangement for graphics displays
JP2006318381A (ja) * 2005-05-16 2006-11-24 Seiko Epson Corp 電圧発生回路
JP4954924B2 (ja) * 2008-03-11 2012-06-20 ルネサスエレクトロニクス株式会社 差動増幅器及びそれを用いた表示装置の駆動回路
US8330501B1 (en) * 2010-10-19 2012-12-11 Xilinx, Inc. Dual mode rail-to-rail buffer for low voltage memory
TWI516020B (zh) * 2012-12-14 2016-01-01 敦泰電子股份有限公司 可自動調整輸出電阻之運算放大裝置

Also Published As

Publication number Publication date
US9374047B2 (en) 2016-06-21
US20150357974A1 (en) 2015-12-10
TW201547191A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
TWI474150B (zh) 基準電壓電路及電子機器
JP2006279517A (ja) 電圧レベル変換回路及び半導体集積回路装置
TW201830861A (zh) 移位器
US20190286178A1 (en) Wide common mode high resolution comparator
JP5987619B2 (ja) 出力回路
TWI415388B (zh) 電晶體免於高電壓應力並可操作在低電壓之電位轉換電路
TWI504139B (zh) 運算放大器電路
TWI519064B (zh) 緩衝電路
JP2005065068A (ja) デジタル電力増幅器
WO2017183275A1 (ja) 半導体集積回路
TWI533611B (zh) 電流限制準位調整電路
JP2012114610A (ja) 電子回路
US7816989B2 (en) Differential amplifier
JP2004120373A5 (zh)
KR102613131B1 (ko) Cmos 인버터 회로
JP2008092090A (ja) 引き算回路および演算増幅器
US9479155B2 (en) Emitter follower buffer with reverse-bias protection
KR20060083605A (ko) 배타적 오아 게이트와 배타적 노아 게이트를 겸용하는논리 회로
US9608607B2 (en) Speed booster for comparator
TWI578707B (zh) 電壓準位移位電路
JP4273881B2 (ja) 差動信号出力回路及びそれを内蔵した半導体集積回路
TWI496419B (zh) 反相器
US8786366B1 (en) Amplifier circuit
JP2014168131A (ja) Ｃｍｏｓインバータ回路
KR101156735B1 (ko) 로직 레벨 변환기