TWI496419B - 反相器 - Google Patents
反相器 Download PDFInfo
- Publication number
- TWI496419B TWI496419B TW100136988A TW100136988A TWI496419B TW I496419 B TWI496419 B TW I496419B TW 100136988 A TW100136988 A TW 100136988A TW 100136988 A TW100136988 A TW 100136988A TW I496419 B TWI496419 B TW I496419B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- transistor
- inverter
- drain
- node
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
本發明是有關於一種反相器,且特別是有關於一種設有疊接電路以增進電路可靠度並降低製程成本的反相器。
積體電路/晶片是現代資訊社會最重要的硬體基礎。晶片形成於半導體的基底(substrate)上,例如說是p摻雜的基底;當晶片運作時,此基底會被偏壓於一基準的電壓,即地端電壓。相對於地端電壓,晶片還會汲取其他較高的工作電壓;晶片中的各種電路即依據工作電壓與地端電壓間的電壓差而運作。
在晶片中,反相器是最基本、最重要也是運用最廣泛的電路單元之一。反相器不僅可實現數位邏輯的反相,亦可作為類比訊號的反相放大器,還可提供訊號緩衝。
為了和外界其他電路交換資料與訊號,晶片中會設置輸出入電路。輸出入電路中設有後級驅動器(post driver),用以驅動介面輸出訊號,以將資訊輸出至晶片外的其他電路。為使介面輸出訊號具有足夠的驅動能力與雜訊容忍程度,介面輸出訊號的擺動範圍較大;為因應介面輸出訊號的較大擺動範圍,後級驅動器會搭配一前級的反相器。相對於介面輸出訊號的較大擺動範圍,前級的反相器將一較小擺動範圍的前級輸入訊號反相為前級輸出訊號,此前級輸出訊號的擺動範圍與前級輸入訊號相同;而後級驅動器即可依據前級輸出訊號而產生介面輸出訊號。舉例而言,介面輸出訊號的擺動範圍可以是0伏(地端電壓)至3.3伏,前級輸入訊號與前級輸出訊號的擺動範圍則是1.8伏至3.3伏。
為配合介面輸出訊號的較大擺動範圍,前級的反相器與後級驅動器均需運作於較高的工作電壓(例如3.3伏)。不過,較高工作電壓會影響電晶體的可靠度,尤其是先進製程下的電晶體。對金氧半電晶體而言,若其汲極與源極間跨壓過大(例如大於一定的容忍值),且其體極與源極間的跨壓也過大(大於另一容忍值),該金氧半電晶體就會因熱載子注入(hot carrier injection,HCI)而使其閘極氧化層受損,降低其可靠度。
請參考第1圖,其所示意的是一習知反相器10。反相器10於節點npi接收輸入的訊號Si,並於節點npo產生輸出的訊號Sp。訊號Si與Sp的擺動範圍均是由電壓VR至VIO;其中,電壓VIO大於電壓VR,電壓VR則大於地端電壓GND。例如說,電壓GND、VR與VIO可以分別是0伏、1.8伏與3.3伏。為了因應訊號Si與Sp所應具備的擺動範圍,反相器10亦運作於電壓VR與電壓VIO之間。反相器10中設有兩電晶體MP0與MN0。電晶體MP0為p通道金氧半電晶體,其閘極、汲極與源極分別耦接節點npi、npo與電壓VIO。電晶體MN0則為n通道金氧半電晶體,其閘極、汲極與源極分別耦接節點npi、npo與電壓VR;為了避免電晶體MN0的可靠度受損,電晶體MN0的體極(bulk)則必須與源極一起耦接至電壓VR。
在反相器10運作時,當訊號Si的位準為電壓VR時,節點npo的電壓會是反相的電壓VIO。此時,對電晶體MN0而言,其汲極(節點npo)與源極間已有相當大的跨壓(VIO-VR);若其體極係耦接至地端電壓GND,則源極與體極間也會有相當大的跨壓(VR-GND)。在此情形下,由於汲極源極間跨壓與源極體極間跨壓均已過大,電晶體MN0會遭到熱載子注入的傷害。因此,在習知反相器10中,電晶體MN0的體極必須與源極一起耦接至電壓VR,以避免可靠度受影響。
然而,在晶片的半導體結構中,一般的n通道金氧半電晶體的體極即為晶片的基底,而基底是耦接於地端電壓GND的。因此,電晶體MN0不能以一般的n通道金氧半電晶體實現,必須以深n井(deep n-well)電晶體實現。第1圖也示意了深n井電晶體MN0的半導體剖面結構,其具有閘極G0、源極S0、汲極D0與體極B0;其中,摻雜區NL即用以形成深n井,以將體極B0隔離於基底Sub,使體極B0能和源極S0共同耦接至電壓VR,基底Sub則維持於地端電壓GND。
第1圖中也示意了一個一般的n通道金氧半電晶體MNa的半導體剖面結構,其具有閘極G、源極S與汲極D,體極則為基底Sub,耦接於地端電壓GND。兩相比對之下,由於深n井電晶體MN0比一般電晶體MNa多出深n井的結構,故深n井電晶體MN0的製程較為繁複,其成本也比較高,不利於晶片的普及運用。
本發明係有關於一種能以一般電晶體實現的反相器,以克服習知技術的缺點。
本發明的目的是提供一種反相器,其係於一輸入端接收一輸入訊號並於一輸出端提供一對應的輸出訊號。反相器中設有一第一電晶體、一第二電晶體與一疊接電路。第一電晶體具有一第一閘極、一第一源極與一第一汲極,分別耦接輸入端、一第一電壓與輸出端。第二電晶體具有一第二閘極、一第二源極、一第二體極(bulk)與一第二汲極,第二閘極、第二源極與第二體極分別耦接輸入端、一參考電壓與一地端電壓。疊接電路則耦接於第一汲極與第二汲極之間,在第一汲極與第二汲極間提供一跨壓。其中,第一電壓大於參考電壓,參考電壓大於地端電壓。輸入訊號與輸出訊號的擺動範圍係在參考電壓至第一電壓之間。
一實施例中,疊接電路設有一第三電晶體,具有一第三閘極、一第三源極與第三汲極,分別耦接一第二參考電壓、第二汲極與第一汲極。一實施例中,第二參考電壓等於第一電壓。一實施例中,第二參考電壓大於參考電壓且小於第一電壓。一實施例中,疊接電路更設有一電阻,耦接於第三汲極與第一汲極之間。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下:
請參考第2圖,其所示意的是依據本發明一實施例的反相器20a。舉例而言,反相器20a可以是在晶片中與後級驅動器搭配的前級反相器。反相器20a於一節點n1接收訊號Si(即輸入訊號),並於另一節點n2提供對應的訊號Sp(輸出訊號);節點n1與n2可分別視為反相器20a的輸入端與輸出端。
反相器20a中設有兩電晶體MP、MN與一疊接電路22a。電晶體MP(第一電晶體)可以是一p通道金氧半電晶體,其閘極、源極與汲極分別耦接節點n1、一電壓VIO(第一電壓)與節點n2;電晶體MP的體極(未繪出)可以耦接電壓VIO。電晶體MN可以是一n通道金氧半電晶體,其閘極、源極、體極與汲極分別耦接節點n1、一電壓VR(參考電壓)、一地端電壓GND與節點n3。疊接電路22a則耦接於節點n2與n3之間,在節點n2與n3間提供一跨壓。其中,電壓VIO、VR與地端電壓GND可以是直流電壓,電壓VIO大於電壓VR,電壓VR大於地端電壓GND。電壓VIO與VR可以是晶片輸出入電路的直流工作電壓。訊號Si與訊號Sp的擺動範圍係在電壓VR至電壓VIO之間。舉例而言,電壓VIO、VR與地端電壓GND可以分別是3.3伏、1.8伏與0伏。
在第2圖實施例中,疊接電路22a中設有一電晶體N2(第三電晶體)。電晶體N2可以是一n通道金氧半電晶體,其閘極、汲極與源極分別耦接電壓VIO、節點n2與節點n3;電晶體N2的體極(未繪出)可以耦接至地端電壓GND。
反相器10a的運作可描述如下。當訊號Si的位準為電壓VR時,電晶體MN不導通,電晶體MP則將節點n2導通至電壓VIO,使訊號Sp的位準反相為電壓VIO。當訊號Si的位準為電壓VIO時,電晶體MP關閉不導通,電晶體N2與MN則均導通,使節點n2能被導通至節點n4的電壓VR,並將訊號Sp的位準反相為電壓VR。
在反相器20a中,疊接電路22a會在節點n2與n3間提供跨壓,以減少電晶體MN的汲極源極間跨壓。舉例而言,當訊號Si使節點n1的位準為電壓VR而節點n2的位準為電壓VIO時,疊接電路22a在節點n2與n3間提供的跨壓會使電晶體MN的汲極源極間跨壓小於電壓(VIO-VR)。如此一來,即使電晶體MN的體極接至地端電壓GND,電晶體MN也不會因汲極源極間跨壓過大而受到熱載子注入的損害。是故,電晶體MN(與N2)可以用低成本的一般電晶體(例如第1圖的電晶體MNa)實現,不需使用成本高昂、製程繁複的深n井電晶體。也就是說,本發明反相器20a能兼顧可靠度與成本,在不影響可靠度的情形下降低晶片的成本。
在第2圖中,由於電晶體N2的閘極耦接高電壓VIO,電晶體N2可等效為一二極體,其陽極與陰極分別耦接節點n2與n3。因此,即使當訊號Si的位準為電壓VR而電晶體MN未導通(或導通程度極微小)時,電晶體N2即可在節點n2與n3間提供跨壓,使節點n3的電壓小於節點n2的電壓。當訊號Si由電壓VR逐漸上升但訊號So仍維持於電壓VIO時,電晶體N2提供的跨壓還會隨訊號Si的升高而持續增加。當訊號Si使電晶體MN的閘極源極間跨壓大於其臨限電壓,電晶體MN與N2都會大幅增加導通程度,將節點n2導通至節點n4,使節點n2的訊號Sp反相為電壓VR。
延續第2圖實施例,請參考第3圖;第3圖示意的是依據本發明另一實施例的反相器20b。類似於第2圖反相器20a,第3圖反相器20b設有電晶體MP、MN與疊接電路22b,於節點n1接收訊號Si並於節點n2輸出反相的訊號Sp。電晶體MP的閘極、源極與汲極分別耦接節點n1、電壓VIO與節點n2,疊接電路22b耦接於節點n2與n3間,電晶體MN的閘極、源極、汲極與體極則分別耦接節點n1、節點n4、節點n3與地端電壓GND。訊號Si與訊號Sp的擺動範圍均係在電壓VR至電壓VIO之間;反相器20b進行反相運作的原理可由反相器20a類推而得。由於電晶體MN的體極可以耦接地端電壓GND,故其可用一般電晶體(例如第1圖中的電晶體MNa)來實現。
在第3圖實施例中,疊接電路22b中設有一電晶體N2;電晶體N2可以是一n通道金氧半電晶體,其閘極、汲極與源極分別耦接一電壓VR2(第二參考電壓)、節點n2與節點n3,以在節點n2與n3間提供跨壓。電壓VR2可以是一直流電壓,其電壓值可以小於電壓VIO但大於電壓VR。當輸入訊號Si為電壓VR時,電壓VR2已可使疊接電路22b中的電晶體N2開始提供跨壓。電晶體N2會與電晶體MN一起分擔節點n2至n4間的電壓差,使節點n2至n4間的跨壓不會完全由電晶體MN的汲極源極間跨壓承擔。因此,電晶體MN的體極可以耦接地端電壓GND。
請參考第4圖,其所示意的是依據本發明又一實施例的反相器20c。類似於第2圖與第3圖的反相器20a與20b,第4圖反相器20c中設有電晶體MP、MN與一疊接電路22c,於節點n1接收訊號Si並於節點n2輸出反相的訊號Sp。電晶體MP的閘極、源極與汲極分別耦接節點n1、電壓VIO與節點n2,疊接電路22c耦接於節點n2與n3間。電晶體MN的閘極、汲極與體極則分別耦接節點n1、節點n3與地端電壓GND,源極則於節點n4耦接電壓VR。訊號Si與訊號Sp的擺動範圍均係在電壓VR至電壓VIO之間;反相器20c進行反相運作的原理可由反相器20a、20b類推而得。
在第4圖實施例中,疊接電路22c中設有一電阻R與一電晶體N2。電晶體N2可以是一n通道金氧半電晶體,其閘極耦接一電壓VR2,汲極耦接節點n5,源極則由節點n6耦接節點n3。電阻R則耦接於節點n2與n5之間。電壓VR2可以是一直流電壓,其電壓值可以大於電壓VR,且小於或等於電壓VIO。一實施例中,電壓VR2等於電壓VIO。當輸入訊號Si為電壓VR時,電壓VR2已可使疊接電路22c中的電晶體N2開始提供跨壓。當輸入訊號Si的位準由電壓VR逐漸升高但節點n2仍維持於電壓VIO的位準時,電晶體MN的導通程度也逐漸增加;電晶體N2與MN導通的汲極至源極電流會進一步在電阻R上建立跨壓,使電阻R、電晶體N2與電晶體MN一起分擔節點n2至n4間的電壓差,讓節點n2至n4間的跨壓不會完全由電晶體MN的汲極源極跨壓單獨承擔,放鬆電晶體MN在其汲極源極間承受電壓的壓力(stress)。由於疊接電路22c的設置,電晶體MN的體極可以耦接至地端電壓GND,故其可用低成本的一般電晶體(例如第1圖中的電晶體MNa)來實現。
請參考第5圖,其係以本發明一實施例中的一圖表來示意本發明以疊接電路所提供的保護性跨壓;此圖表的橫軸為輸入訊號的電壓位準;隨著輸入訊號Si由電壓VR(如1.8伏)增加至電壓VIO(如3.3伏),電壓曲線V(n2)代表節點n2的對應電壓變化,電壓曲線V(n3)則代表節點n3的對應電壓變化。也就是說,電壓曲線V(n2)為本發明反相器的輸入至輸出轉移曲線;例如說,當輸入訊號Si為電壓VR,節點n2為電壓VIO;當輸入訊號Si增加至電壓VIO時,節點n2的電壓下降至電壓VR。而由電壓曲線V(n2)與V(n3)的差距即可看出疊接電路(如第2圖疊接電路22a)在節點n2與n3間所提供的跨壓。舉例而言,當輸入訊號Si為電壓VR時,疊接電路已經開始提供跨壓,使節點n3的電壓小於電壓VIO。當輸入訊號Si的電壓由電壓VR逐漸增加但節點n2仍維持於電壓VIO的位準時,疊接電路提供的跨壓還會進一步增加,使節點n3的電壓更低。因此,疊接電路可以為電晶體MN有效控制節點n3與n4間的汲極源極間跨壓,使電晶體MN的體極可以直接耦接地端電壓GND。
總結來說,相較於習知技術,本發明反相器係以疊接電路的設置來分擔反相器電晶體的跨壓,不僅可以維持電晶體的可靠性,還能降低反相器的成本,不需使用製程繁複成本高昂的深n井電晶體。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20a-20c...反相器
22a-22c...疊接電路
VIO、VR、VR2...電壓
V(n2)、V(n3)...電壓曲線
GND...地端電壓
Si、Sp...訊號
npi、npo、n1-n6...節點
MP0、MN0、MNa、MN、MP、N2...電晶體
R...電阻
S0、S...源極
D0、D...汲極
G0、G...閘極
B0...體極
Sub...基底
NL...摻雜區
第1圖示意的是一習知反相器。
第2圖至第4圖示意的是依據本發明不同實施例的反相器。
第5圖係依據本發明一實施例的電壓曲線。
20a...反相器
22a...疊接電路
VIO、VR...電壓
GND...地端電壓
Si、Sp...訊號
n1-n4...節點
MN、MP、N2...電晶體
Claims (8)
- 一種反相器,於一輸入端接收一輸入訊號並於一輸出端提供一對應的輸出訊號;該反相器包含:一第一電晶體,具有一第一源極與一第一汲極,分別耦接一第一電壓與該輸出端;一第二電晶體,具有一第二源極、一第二體極(bulk)與一第二汲極;該第二源極與該第二體極分別耦接一參考電壓與一地端電壓;以及一疊接電路,耦接於該第一汲極與該第二汲極之間,在該第一汲極與該第二汲極間提供一跨壓;其中該第一電壓大於該參考電壓,該參考電壓大於該地端電壓;並且,該疊接電路包含一第三電晶體,用以等效於一二極體。
- 如申請專利範圍第1項所述的反相器,其中該輸入訊號的擺動範圍係於該參考電壓至該第一電壓,該輸出訊號的擺動範圍亦係於該參考電壓至該第一電壓。
- 如申請專利範圍第1項所述的反相器,其中該第三電晶體具有一第三閘極、第三源極與一第三汲極,分別耦接一第二參考電壓、該第二汲極與該第一汲極。
- 如申請專利範圍第3項所述的反相器,其中該第二參考電壓等於該第一電壓。
- 如申請專利範圍第3項所述的反相器,其中該第二參考電壓大於該參考電壓且小於該第一電壓。
- 如申請專利範圍第3項所述的反相器,其中該疊接電路更包含:一電阻,耦接於該第三汲極與該第一汲極之間。
- 如申請專利範圍第1項所述的反相器,其中該第一電晶體更具有一第一閘極,耦接該輸入端。
- 如申請專利範圍第1項所述的反相器,其中該第二電晶體更具有一第二閘極,耦接該輸入端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100136988A TWI496419B (zh) | 2011-10-12 | 2011-10-12 | 反相器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100136988A TWI496419B (zh) | 2011-10-12 | 2011-10-12 | 反相器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201316688A TW201316688A (zh) | 2013-04-16 |
TWI496419B true TWI496419B (zh) | 2015-08-11 |
Family
ID=48803174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100136988A TWI496419B (zh) | 2011-10-12 | 2011-10-12 | 反相器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI496419B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012743A (ja) * | 1996-06-24 | 1998-01-16 | Nkk Corp | インバータ |
JP2004023047A (ja) * | 2002-06-20 | 2004-01-22 | Renesas Technology Corp | 半導体装置 |
-
2011
- 2011-10-12 TW TW100136988A patent/TWI496419B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012743A (ja) * | 1996-06-24 | 1998-01-16 | Nkk Corp | インバータ |
JP2004023047A (ja) * | 2002-06-20 | 2004-01-22 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TW201316688A (zh) | 2013-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI783290B (zh) | 溫度不穩定性感知電路及用於此電路的方法 | |
JP5285773B2 (ja) | 入出力回路 | |
US7408386B2 (en) | Bootstrap inverter circuit | |
JP2006279517A (ja) | 電圧レベル変換回路及び半導体集積回路装置 | |
US9024674B1 (en) | Negative level shifter | |
TW201906268A (zh) | 電源保護電路 | |
JP2008141292A (ja) | 半導体集積回路 | |
JP2003235245A (ja) | 負電圧出力チャージポンプ回路 | |
JP2017112537A (ja) | インバータ回路 | |
TWI415388B (zh) | 電晶體免於高電壓應力並可操作在低電壓之電位轉換電路 | |
TWI472155B (zh) | 電壓開關電路 | |
US20190286178A1 (en) | Wide common mode high resolution comparator | |
KR101558072B1 (ko) | 메모리에 대한 회로들 및 방법들 | |
US20150381149A1 (en) | Semiconductor device | |
US7098694B2 (en) | Overvoltage tolerant input buffer | |
TWI449336B (zh) | 接收電路 | |
US8305130B2 (en) | Clamp circuit using PMOS and NMOS devices | |
TWI496419B (zh) | 反相器 | |
JP2011061620A (ja) | 半導体装置及びレベルシフト回路 | |
TW200913446A (en) | Level shifting circuit | |
US20170257083A1 (en) | Integrated circuit | |
JP4469798B2 (ja) | 集積回路装置、およびインバータ段の出力で出力信号を駆動するための方法 | |
TWI519064B (zh) | 緩衝電路 | |
TWI448076B (zh) | 可承載高電壓之輸出緩衝器 | |
US20090284287A1 (en) | Output buffer circuit and integrated circuit |