CN101916128B

CN101916128B - 一种提高带隙基准源输出电源抑制比的方法及相应的电路

Info

Publication number: CN101916128B
Application number: CN2010102559337A
Authority: CN
Inventors: 聂辉; 鲁文高; 陈中建; 赵汗青; 方然; 王冠男; 张雅聪; 吉利久
Original assignee: Peking University
Current assignee: Peking University
Priority date: 2010-08-18
Filing date: 2010-08-18
Publication date: 2012-07-25
Anticipated expiration: 2030-08-18
Also published as: CN101916128A

Abstract

本发明提供一种提高带隙基准源输出电源抑制比的方法及相应的电路，属于微电子模拟集成电路设计领域。本发明利用带隙基准核心电路在误差放大器的环路控制内，且误差放大器的电源电压抑制比等于或近似为1，实现带隙基准源宽电源电压范围、低功耗、自偏置等特性，本发明带隙基准源产生电路通过对其中运算放大器电路的合适设计，在其他性能保证的情况下，显著提高带隙基准源的电源抑制比。电路实现复杂度低，可在相同代价的情况下实现更有竞争力的性能，具有很高的实际应用价值。

Description

一种提高带隙基准源输出电源抑制比的方法及相应的电路

技术领域

本发明属于微电子模拟集成电路设计领域，具体涉及一种提高带隙基准源输出电源抑制比的方法及相应的电路。

背景技术

基准源产生电路由于其能输出对电源电压和温度变化不敏感的精确电压而作为系统的基础性搭建模块而得到了广泛地应用。相较其它基准源产生电路，带隙基准源产生电路由于与标准CMOS工艺完全兼容，而成为现代集成电路设计中的主流选择。

随着如今的科学技术的日益发展，对其中带隙基准源的温度漂移特性，电源电压抑制比，噪声特性，初始精度等性能要求也越来越高，其中，带隙基准源的电源电压抑制比(PSRR_Vref)作为关键的性能指标，引起了业界广泛的研究和讨论。

发明内容

本发明提供一种新的带隙基准源的电源电压抑制比的方案，可保证带隙输出能有很好的电源抑制比性能。

本发明提供的技术方案为：

一种提高带隙基准源输出电源抑制比的方法，如图1所示，具体为，将带隙基准核心电路在误差放大器的环路控制内，误差放大器的电源电压抑制比(PSRR_ota)等于1。

本发明提供上述方法相应的电路，如图6所示，具体包括启动电路、带隙基准源核心电路、误差放大器和驱动管，其中，误差放大器具有与电源电压一致的波动特性，其电源电压抑制比近似为1。

本发明相对于传统的提高带隙基准源电源抑制比性能的方法，具备如下特征：

1、本发明技术方案只需要对误差放大器做简单的调整和设计，即可达到提高带隙基准源输出的PSRR性能的效果；

2、本发明技术方案适用的带隙基准源结构广泛，电路实现复杂度低，而且电路功耗以及成本亦可很大的降低，具有很高的实际应用价值。

附图说明

图1为体现本发明提高带隙基准源输出电源抑制比方法的示意图；

图2是本发明实施例所提供的带隙基准源(不包括启动电路)的结构示意图；

图3是本发明实施例中误差放大器的一种实现的模块示意图；

图4是本发明实施例中误差放大器的一种电路示意图；

图5是本发明实施例所提供的带隙基准源(不包括启动电路)的电路示意图；

图6是本发明带隙基准源产生电路结构示意图。

具体实施方式

下面结合附图对本发明做进一步说明。需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

本实施例首先具体描述本发明技术方案所提供的一阶带隙基准源的结构特征。

如图2所示，所述电路省略了启动电路，包括了带隙基准源核心电路201，单PMOS驱动控制管202和误差放大器203三部分。

其中，带隙基准核心电路201包括电阻R₁、R₂和R₃及PNP三极管Q₁和Q₂；由于误差放大器的调节作用，节点A、B的电平会近似相等，此时，三极管Q₁和Q₂间的电压差与电阻R₃将决定流经Q₂的电流，电阻R₁和R₂的阻值比例将决定流经三极管Q₁和Q₂电流的比例，而调节电阻R₁和R₂的阻值的大小可得到一阶补偿的带隙基准源输出V_REF。

由于流经三极管Q₁和Q₂电流的大小由带隙基准源核心电路201中的电阻R₁和R₂的比例决定，PMOS管202在此实施例中只用做驱动控制管的用途。

误差放大器203的正输入端接至带隙基准源核心电路201内部的节点B，负输入端接至201内部的节点A，输出接到驱动控制管202的栅极，这样构成的环路能保证带隙基准源的正常工作。

下面，对本发明技术方案所提供的提高带隙基准源电源电压抑制比PSRR_Vref的方法做具体描述。

可以利用传输函数推导带隙基准源电源电压抑制比PSRR_Vref的表达式。以本实施例做低频小信号分析，如图2所示。

由定义可知：

- [(\frac{R_{3} + 1 / g_{Q_{2}}}{R_{3} + R_{2} + 1 / g_{Q_{2}}} - \frac{1 / g_{Q_{1}}}{R_{1} + 1 / g_{Q_{1}}}) \times A_{ota} \times V_{ref} + V_{dd} / {PSRR}_{ota} - V_{dd}] \times g_{m 3} + \frac{V_{dd} - V_{ref}}{r_{ds 3}}

= \frac{V_{ref}}{(R_{1} + 1 / g_{Q_{1}}) / / (R_{2} + R_{3} + 1 / g_{Q_{2}})}

其中，设电源电压小信号波动为V_dd，带隙基准源输出的小信号波动为V_ref，三极管Q₁和Q₂的跨导分别为g_Q1和g_Q2，单PMOS驱动控制管202的跨导为g_m3，单PMOS驱动控制管202的小信号输出阻抗为r_ds3，误差放大器203的增益为A_ota，误差放大器203的电源电压抑制比为PSRR_ota，带隙基准源的电源电压抑制比为PSRR_Vref。

{PSRR}_{Vref} = \frac{V_{dd}}{V_{ref}}

= \frac{\frac{1}{(R_{1} + 1 / g_{Q_{1}}) / / (R_{2} + R_{3} + 1 / g_{Q_{2}})} + (\frac{R_{3} + 1 / g_{Q_{2}}}{R_{3} + R_{2} + 1 / g_{Q_{2}}} - \frac{1 / g_{Q_{1}}}{R_{1} + 1 / g_{Q_{1}}}) \times A_{ota} \times g_{m 3} + \frac{1}{r_{ds 3}}}{(1 - 1 / {PSRR}_{ota}) \times g_{m 3} + \frac{1}{r_{ds 3}}}

当PSRR_ota＝1或近似等于1时，可以近似得出：

{PSRR}_{Vref} \approx (\frac{R_{3} + 1 / g_{Q_{2}}}{R_{3} + R_{2} + 1 / g_{Q_{2}}} - \frac{1 / g_{Q_{1}}}{R_{1} + 1 / g_{Q_{1}}}) \times A_{ota} \times g_{m 3} \times r_{ds 3}

图3即为一种实现PSRR_ota＝1的误差放大器模块图。301为一基本运算放大器OTA结构，通常可用单级运算放大器OTA结构实现；302为与301级联的第二级，以NMOS管作为放大管的共源级实现，其负载管为二极管连接的MOS管实现(图示为二极管连接的PMOS管)；由于第二级增益不大，主要为此误差放大器实现PSRR_ota＝1，因此无需大的电流，可为整个电路节省相当的功耗。

图4为一种实现PSRR_ota＝1的误差放大器的电路图，其中，第一级由M₄～M₈构成，为一基本的单级运算放大器结构；第二级由M₉～M₁₀构成，可为误差放大器提供电源电压抑制比近似为1的输出。

由PSRR_Vref的推导可知，当误差放大器的电源电压抑制比等于或近似为1时，在相对较小的电流消耗下，可以得到近似二级运放增益的带隙基准源电源电压抑制比。

图5为本实施例的一种完整电路图(无启动电路)，为一种自偏置、高PSRR带隙基准源的实现，501为带隙基准源核心电路，502为PMOS驱动单管，503为误差放大器。

由上述分析可知，只要构成带隙基准源的支路在误差放大器的控制环路内，而无论其具体实现方式，均可采用本技术发明的思想，通过对误差放大器的改进设计提高带隙基准源的电源电压抑制比。

综上所述，本发明技术方案所提供的提高带隙基准源电源电压抑制比的方法中，核心思想为带隙基准核心电路支路在误差放大器的环路控制内，且误差放大器的电源电压抑制比等于或近似为1。因此，该方案相对于传统的提高带隙基准源电源电压抑制比的方法，具备如下特征：

1、本发明技术方案只需要对误差放大器做不大的修改，即可得到十分可观的电源电压抑制比提高，电路实现复杂度低；

2、本发明技术方案中，可灵活设计，实现宽工作电压范围、低功耗，自偏置等特性，具有很高的实际应用价值。

Claims

1.一种提高带隙基准源输出电源抑制比的方法，其特征在于，将带隙基准核心电路控制在误差放大器的环路内，误差放大器的正输入端接至带隙基准源核心电路的节点B，误差放大器的负输入端接至带隙基准源核心电路的的节点A，误差放大器的输出接到驱动管的栅极，误差放大器的第一级为基本运算放大器OTA结构，第二级以NMOS作为放大管的共源级，其负载管为二极管连接的MOS管，从而使误差放大器的电源电压抑制比等于或近似为1。

2.一种带隙源基准源产生电路，其特征在于，包括启动电路、带隙基准源核心电路、误差放大器和驱动管，带隙基准源核心电路处于误差放大器反馈回路中，误差放大器的正输入端接至带隙基准源核心电路的节点B，误差放大器的负输入端接至带隙基准源核心电路的的节点A，误差放大器的输出接到驱动管的栅极，误差放大器的第一级为基本运算放大器OTA结构，第二级以NMOS作为放大管的共源级，其负载管为二极管连接的MOS管，从而使误差放大器的电源电压抑制比等于或近似为1。

3.如权利要求2所述的带隙源基准源产生电路，其特征在于，所述驱动管包括直接被误差放大器输出端驱动的电流镜PMOS驱动控制管，或为直接被误差放大器输出端驱动的单个PMOS驱动控制管。