CN102064809A - 一种模拟开关电路及其设计方法 - Google Patents

Abstract

本发明公开了一种模拟开关电路及其设计方法。模拟开关电路包含PMOS管、NMOS管、偏压电路及开关选择电路。其中，偏压电路包含第一电压输出端及第二电压输出端，且第一电压输出端的电压低于第二电压输出端的电压。偏压电路通过控制PMOS管或NMOS管的衬底偏压的方式来降低该模拟开关电路的导通阻抗。

Description

一种模拟开关电路及其设计方法

技术领域

本发明涉及一种模拟开关电路，尤其涉及一种低导通阻抗的模拟开关电路及其设计方法。

背景技术

在集成电路设计中，CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)模拟开关通常用于信号传输过程中的路径切换。通常采用时钟信号控制模拟开关的通断，从而使输入端的输入信号周期性的从输出端导出。一般希望在信号传输过程中，其信号衰减尽可能的小。反映到CMOS模拟开关上，就是输入信号的电压在经过开关后，压降较低。为了降低输入电压信号的衰减，一般通过最大的降低模拟开关的导通阻抗来实现。

如图1所示的一种现有标准CMOS工艺模拟开关电路，其基本结构是NMOS(N-Mental-Oxide-Semiconductor，N型金属氧化物半导体)与PMOS(P-Mental-Oxide-Semiconductor，P型金属氧化物半导体)并联设置，源漏两极分别作为信号输入端和输出端，而栅极共同连接控制信号端。很明显，整个电路的导通阻抗R_on由单个MOS(Metal-Oxide-Semiconductor，金属氧化物半导体)的R_ds决定，而R_ds的计算公式如下：

$R_{\mathrm{ds}}=\frac{L}{K*W*(V_{\mathrm{gs}}-V_{\mathrm{th}}-V_{\mathrm{ds}})}$

其中，K为固定系数，V_gs和V_ds分别为MOS管的栅源电压和源漏电压，均由使用过程中的电源电压和控制端电压决定。W/L是MOS管的宽长比，与R_ds为反比关系，因而现有技术通常采用增大管子的宽长比来降低CMOS开关电路的导通阻抗。然而，W对应着器件的沟道宽度，直接增大MOS器件的尺寸虽然可以获得降低R_ds的效果，但会导致集成电路的集成度下降、能耗增加等缺陷。

发明内容

本发明的目的在于提供一种低导通阻抗的模拟开关电路。

本发明提供一种模拟开关电路，包含PMOS管、NMOS管及偏压电路，且偏压电路用于控制所述PMOS管或NMOS管的源极与衬底之间的偏压。

本发明还提供一种模拟开关电路的设计方法，该模拟开关电路包含PMOS管及NMOS管，利用偏压电路控制所述PMOS管或NMOS管的源极与衬底之间的偏压。

本发明的模拟开关电路，通过偏压电路在PMOS管或NMOS管的衬底及源极之间加偏压的方式，实现降低模拟开关电路的导通阻抗的效果。

附图说明

图1为现有技术标准CMOS模拟开关电路示意图。

图2为本发明模拟开关电路在PMOS管加偏压电路的工作原理图。

图3为本发明模拟开关电路在NMOS管加偏压电路的工作原理图。

图4为图2中偏压电路采用二极管实现的示意图。

图5为图2中偏压电路采用NMOS管实现的示意图。

图6为图2中偏压电路采用PMOS管实现的示意图。

具体实施方式

针对上述通过增加W/L降低模拟开关导通阻抗给集成电路带来的各种缺陷，本发明采用改变衬底偏置电压V_SB即源极与衬底之间的电压，达到降低阈值电压|V_th|，达到减少R_ds的目的。MOS管的阈值电压V_th计算公式如下：

$V_{\mathrm{th}}=V_{T0}+\mathrm{\γ}(\sqrt{2\left|{\mathrm{\φ}}_F\right|+V_{\mathrm{SB}}}-\sqrt{2\left|{\mathrm{\φ}}_F\right|})$

现有技术MOS管使用时，MOS管的衬底和源极的二极管处于反偏或零偏置状态，如果能够使该二极管在不导通的情况下弱正偏，那么MOS管的阈值电压将会显著降低。

如图2所示，本发明的一种模拟开关电路包含PMOS管、NMOS管、偏压电路及开关选择电路。其中，PMOS管与NMOS管并联连接；偏压电路含有第一电压输出端1及第二电压输出端2，且第一电压输出端1的电压低于第二输出端2的电压，第一电压输出端1与开关选择电路相连，第二电压输出端2与PMOS管及NMOS管的源极相连；开关选择电路的输入端分别连接电源电压Vdd及偏压电路的第一电压输出端1，选择端与控制端信号ctrl相连，输出端与PMOS管衬底相连。下面详细介绍该模拟开关电路的工作方式。

当控制端ctrl输入导通信号时，PMOS管和NMOS管均导通，开关选择电路选择偏压电路第一电压输出端1连接到PMOS管的衬底，由于PMOS管的V_T0＜0，此时衬偏电压V_SB为正值，因此降低了|V_th|，从而降低该模拟开关的导通阻抗。当控制端ctrl输入关闭信号时，PMOS管和NMOS管均关闭，开关选择电路选择电源电压vdd连接到PMOS管的衬底，此时衬偏电压V_SB为负值，抬高了|V_th|，有利于模拟开关关闭时的输出隔离。在模拟开关电路中，需要保持两个开关管的源漏两端具有一致的开关响应速率，而在PMOS中沟道内的载流子迁移率要比NMOS慢，为了保持相同的迁移时间，一般PMOS会比相应的NMOS沟道长度做得更短，这样使得CMOS工艺里，PMOS沟道中W/L宽长比是相应NMOS的3倍。从MOS管的阻抗公式上可以看出，PMOS的阻抗更小。所以对PMOS进行的改进，更容易得到较小的导通阻抗。

以上实施例对模拟开关中的PMOS加偏压电路降低导通阻抗的方式同样可以使用于NMOS管上，如图3所示。其与图2区别在于，偏压电路的第一电压输出端1连接NMOS及PMOS管的源极，第二电压输出端2连接开关选择电路；开关选择电路两输入端则分别连接第二电压输出端2及接地电压gnd，其输出端连接NMOS管的衬底。当控制端ctrl输入导通信号时，PMOS管和NMOS管均导通，开关选择电路选择偏压电路第二电压输出端2连接到NMOS管的衬底，由于NMOS管的V_T0＞0，此时衬偏电压V_SB为负值，因此降低了|V_th|，从而降低该模拟开关的导通阻抗。当控制端ctrl输入关闭信号时，PMOS管和NMOS管均关闭，开关选择电路选择接地电压gnd连接到NMOS管的衬底，此时衬偏电压V_SB为正值，抬高了|V_th|，有利于模拟开关关闭时的输出隔离。

当然，上述偏压电路也可以同时加在PMOS管及NMOS管上来降低模拟开关电路的导通阻抗。

上述内容详细介绍了利用偏压电路控制降低模拟开关电路导通阻抗的工作原理。本发明的偏压电路可以有各种电路实现形式，需满足其第一电压输出端的电压低于其第二电压输出端的电压。如图4、图5、图6则简单列举了利用二极管、NMOS管或PMOS管实现图2中的偏压电路，该3种偏压电路其输入端IN作为第二电压输出端，输出端OUT作为第一电压输出端。但偏压电路不仅限于上述3种实现方式，且3种偏压电路对应到图3中的偏压电路时，应当做相应修改。本发明的开关选择电路其主要作用是根据控制信号选通两输入端中的一种输入到对应MOS管的衬底，故开关选择电路也具有多种电路实现方式，如采用二选一电路来实现。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (17)

1.一种模拟开关电路，所述模拟开关电路包含PMOS管及NMOS管，其特征在于，所述模拟开关电路包含偏压电路，所述偏压电路用于控制所述PMOS管或NMOS管的源极与衬底之间的偏压。

2.如权利要求1所述模拟开关电路，其特征在于，所述偏压电路包含第一电压输出端及第二电压输出端，所述第一电压输出端的电压低于第二电压输出端的电压。

3.如权利要求2所述模拟开关电路，其特征在于，所述第一电压输出端用于连接所述PMOS管的衬底，所述第二电压输出端用于连接所述PMOS管的源极。

4.如权利要求2所述模拟开关电路，其特征在于，所述第一电压输出端用于连接所述NMOS管的源极，所述第二电压输出端用于连接所述NMOS管的衬底。

5.如权利要求2所述模拟开关电路，其特征在于，所述模拟开关电路还包含开关选择电路，所述开关选择电路用于控制所述PMOS管或NMOS管的衬底电压。

6.如权利要求5所述模拟开关电路，其特征在于，当所述模拟开关电路导通时，所述开关选择电路用于选通所述第一电压输出端连接所述PMOS管的衬底或选通第二电压输出端连接所述NMOS管的衬底。

7.如权利要求5所述模拟开关电路，其特征在于，所述开关选择电路连接有电源电压或接地电压，当所述模拟开关电路关闭时，所述开关选择电路用于选通电源电压连接所述PMOS管的衬底或选通接地电压连接所述NMOS管的衬底。

8.如权利要求5所述模拟开关电路，其特征在于，所述开关选择电路为二选一电路。

9.一种模拟开关电路的设计方法，所述模拟开关电路包含PMOS管及NMOS管，其特征在于，利用偏压电路控制所述PMOS管或NMOS管的源极与衬底之间的偏压。

10.如权利要求9所述的设计方法，其特征在于，所述偏压电路含有第一电压输出端及第二电压输出端，所述第一电压输出端的电压低于第二电压输出端的电压，利用所述第一电压输出端连接所述PMOS管的衬底，利用第二电压输出端连接所述PMOS管的源极。

11.如权利要求10所述的设计方法，其特征在于，所述模拟开关电路还含有开关选择电路，利用所述开关选择电路控制所述PMOS管的衬底电压。

12.如权利要求11所述的设计方法，其特征在于，当所述模拟开关电路导通时，利用所述开关选择电路选通所述第一电压输出端连接所述PMOS管的衬底。

13.如权利要求11所述的设计方法，其特征在于，所述开关选择电路连接有电源电压，当所述模拟开关电路关闭时，利用所述开关选择电路选通所述电源电压连接所述PMOS管的衬底。

14.如权利要求9所述的设计方法，其特征在于，所述偏压电路含有第一电压输出端及第二电压输出端，所述第一电压输出端的电压低于第二电压输出端的电压，利用所述第二电压输出端连接所述NMOS管的衬底，利用第一电压输出端连接所述NMOS管的源极。

15.如权利要求14所述的设计方法，其特征在于，所述模拟开关电路还含有开关选择电路，利用所述开关选择电路控制所述NMOS管的衬底电压。

16.如权利要求15所述的设计方法，其特征在于，当所述模拟开关电路导通时，利用所述开关选择电路选通所述第二电压输出端连接所述NMOS管的衬底。

17.如权利要求15所述的设计方法，其特征在于，所述开关选择电路连接有接地电压，当所述模拟开关电路关闭时，利用所述开关选择电路选通所述接地电压连接所述NMOS管的衬底。

Images