CN105375916A - 一种改进的异或门逻辑单元电路 - Google Patents

一种改进的异或门逻辑单元电路 Download PDF

Info

Publication number
CN105375916A
CN105375916A CN201510927493.8A CN201510927493A CN105375916A CN 105375916 A CN105375916 A CN 105375916A CN 201510927493 A CN201510927493 A CN 201510927493A CN 105375916 A CN105375916 A CN 105375916A
Authority
CN
China
Prior art keywords
circuit
grid
input signal
drain electrode
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510927493.8A
Other languages
English (en)
Inventor
孙缵
胡银肖
李玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinchang Technology Co Ltd
Original Assignee
Wuhan Xinchang Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinchang Technology Co Ltd filed Critical Wuhan Xinchang Technology Co Ltd
Priority to CN201510927493.8A priority Critical patent/CN105375916A/zh
Publication of CN105375916A publication Critical patent/CN105375916A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Abstract

本发明公开了一种改进的异或门逻辑单元电路，由PMOS晶体管P1、P2和NMOS晶体管N1、N2组成第一级电路；PMOS晶体管P3、P4、P5和NMOS晶体管N3、N4、N5组成第二级电路。第一级电路中，PMOS晶体管P1和PMOS晶体管P2串联，NMOS晶体管N1和NMOS晶体管N2并联。第二级电路中，PMOS晶体管P3和PMOS晶体管P4并联，然后和PMOS晶体管P5串联；NMOS晶体管N3和NMOS晶体管N4串联，然后和NMOS晶体管N5并联。本发明所使用的晶体管数量为10个，比传统的异或门逻辑单元电路少2个晶体管，通过较少的晶体管实现了异或运算逻辑，减小了面积，降低了功耗。

Description

一种改进的异或门逻辑单元电路
所属技术领域
本发明涉及集成电路技术领域，更具体的涉及一种改进的异或门逻辑单元电路。
背景技术
随着集成电路工艺尺寸的不断缩小和设计技术的快速发展，集成电路朝着更大规模、更复杂的趋势发展，功耗已经成为集成电路发展面临的严峻挑战之一。这在移动应用领域显得尤为重要。而为了保证信息安全，对数据进行加密解密运算是必不可少的，这其中经常会用到大量的异或门逻辑单元。
传统的异或门逻辑单元主要由12个晶体管组成，包括6个PMOS晶体管和6个NMOS晶体管，如图1所示。这种异或门电路是一种镜像结构，长久以来都是主流的电路结构。但是，随着电路工艺尺寸的缩小和工作频率的提高，它存在着管子数量较多，功耗较大的问题。
发明内容
本发明所要解决的技术问题是克服上述传统的异或门单元存在的管子数量较多，功耗较大的问题，提供一种改进的异或门逻辑单元电路结构，有效的解决电路的功耗问题。
本发明解决上述问题所采用的技术方案是：减少晶体管的数量，采用两级电路连接来组成异或门电路单元。
本发明是通过以下技术方案来实现的：一种改进的异或门逻辑单元电路，由PMOS晶体管P1、P2和NMOS晶体管N1、N2组成第一级电路；
PMOS晶体管P3、P4、P5和NMOS晶体管N3、N4、N5组成第二级电路。
第一级电路中，PMOS晶体管P1和PMOS晶体管P2串联，NMOS晶体管N1和NMOS晶体管N2并联。其中，P1的源级连接电源VDD，栅极连接输入信号A，漏极与P2的源级短接；P2的栅极连接输入信号B，漏极与N1和N2的漏极短接；N1的栅极连接输入信号A，N2的栅极连接输入信号B，N1和N2的源级共同连接电源地VSS。
第二级电路中，PMOS晶体管P3和PMOS晶体管P4并联，然后和PMOS晶体管P5串联；NMOS晶体管N3和NMOS晶体管N4串联，然后和NMOS晶体管N5并联。其中，P5的源级连接电源VDD，漏极与P3和P4的源级短接，栅极与N5的栅极共同连接到P2的漏极；P3的栅极连接输入信号A，P4的栅极连接输入信号B，N3的栅极连接输入信号A，N4的栅极连接输入信号B；N3的源级与N4的漏极短接，N4和N5的源级共同连接电源地VSS，N3和N5的漏极与P3和P4的漏极短接在一起，并引出电路输出信号Z。
因此，本发明所使用的晶体管数量为10个，比传统的异或门逻辑单元电路少2个晶体管。
本发明的有益效果是使用了较少的晶体管实现了异或运算逻辑，减小了面积，降低了功耗。
附图说明
图1是传统的异或门电路图。
图2是本发明改进的异或门逻辑单元电路图。
具体实施方式
以下结合附图和实施例对本发明进一步说明。
如图2所示，本发明提供了一种改进的异或门逻辑单元电路，采用两级电路连接，实现了异或逻辑。第一级电路由PMOS晶体管P1、P2和NMOS晶体管N1、N2组成，第二级电路由PMOS晶体管P3、P4、P5和NMOS晶体管N3、N4、N5组成。
第一级电路中，PMOS晶体管P1和PMOS晶体管P2串联，NMOS晶体管N1和NMOS晶体管N2并联。其中，P1的源级连接电源VDD，栅极连接输入信号A，漏极与P2的源级短接；P2的栅极连接输入信号B，漏极与N1和N2的漏极短接；N1的栅极连接输入信号A，N2的栅极连接输入信号B，N1和N2的源级共同连接电源地GND。事实上，这第一级电路就是一个典型的或非门电路单元。
第二级电路中，PMOS晶体管P3和PMOS晶体管P4并联，然后和PMOS晶体管P5串联；NMOS晶体管N3和NMOS晶体管N4串联，然后和NMOS晶体管N5并联。其中，P5的源级连接电源VDD，漏极与P3和P4的源级短接，栅极与N5的栅极共同连接到P2的漏极；P3的栅极连接输入信号A，P4的栅极连接输入信号B，N3的栅极连接输入信号A，N4的栅极连接输入信号B；N3的源级与N4的漏极短接，N4和N5的源级共同连接电源地GND，N3和N5的漏极与P3和P4的漏极短接在一起，并引出电路输出信号Z。事实上，这第二级电路就是一个典型的与或非电路单元。
当输入信号A和输入信号B均为逻辑0时，P1和P2均导通，N1和N2均截止，第一级电路输出为高电平，使得P5截止，N5导通。所以，N5的漏极输出就为低电平，即输出信号Z为0。
当输入信号A和输入信号B均为逻辑1时，P1和P2均截止，N1和N2均导通，第一级电路输出为低电平，使得P5导通，N5截止。而N3和N4均导通，所以，N3的漏极输出就为低电平，即输出信号Z为0。
当输入信号A为逻辑0，输入信号B为逻辑1时，N2导通，N2的漏极输出即第一级电路输出为低电平，使得P5导通，N5截止，而P3此时也导通，这样，P3的漏极输出就为高电平，即输出信号Z为1。
当输入信号A为逻辑1，输入信号B为逻辑0时，N1导通，N1的漏极输出即第一级电路输出为低电平，使得P5导通，N5截止，而P4此时也导通，这样，P4的漏极输出就为高电平，即输出信号Z为1。
从上面分析可以得出结论，就是当输入信号A和输入信号B的逻辑电平相同时，输出信号Z为0；而当输入信号A和输入信号B的逻辑电平不相同时，输出信号Z为1。因此，电路实现了异或逻辑功能。
改进的异或门电路相较于传统的异或门电路，由于管子数量减少了2个，管子的电流消耗减小了，电路的综合功耗也就降低了。

Claims (3)

1.一种改进的异或门逻辑单元电路，其特征在于，由两级电路来组成电路单元，包括第一级电路和第二级电路；所述第一级电路的输出端连接第二级电路的输入端；
所述第一级电路中，PMOS晶体管P1和PMOS晶体管P2串联，NMOS晶体管N1和NMOS晶体管N2并联；
所述第二级电路中，PMOS晶体管P3和PMOS晶体管P4并联，然后和PMOS晶体管P5串联；NMOS晶体管N3和NMOS晶体管N4串联，然后和NMOS晶体管N5并联。
2.根据权利要求1所述的改进的异或门逻辑单元电路，其特征在于：所述第一级电路中，P1的源级连接电源VDD，栅极连接输入信号A，漏极与P2的源级短接；P2的栅极连接输入信号B，漏极与N1和N2的漏极短接；N1的栅极连接输入信号A，N2的栅极连接输入信号B，N1和N2的源级共同连接电源地VSS。
3.根据权利要求1所述的改进的异或门逻辑单元电路，其特征在于；所述第二级电路中P5的源级连接电源VDD，漏极与P3和P4的源级短接，栅极与N5的栅极共同连接到P2的漏极；P3的栅极连接输入信号A，P4的栅极连接输入信号B，N3的栅极连接输入信号A，N4的栅极连接输入信号B；N3的源级与N4的漏极短接，N4和N5的源级共同连接电源地VSS，N3和N5的漏极与P3和P4的漏极短接在一起，并引出电路输出信号Z。
CN201510927493.8A 2015-12-14 2015-12-14 一种改进的异或门逻辑单元电路 Pending CN105375916A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510927493.8A CN105375916A (zh) 2015-12-14 2015-12-14 一种改进的异或门逻辑单元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510927493.8A CN105375916A (zh) 2015-12-14 2015-12-14 一种改进的异或门逻辑单元电路

Publications (1)

Publication Number Publication Date
CN105375916A true CN105375916A (zh) 2016-03-02

Family

ID=55377771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510927493.8A Pending CN105375916A (zh) 2015-12-14 2015-12-14 一种改进的异或门逻辑单元电路

Country Status (1)

Country Link
CN (1) CN105375916A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107222205A (zh) * 2017-05-09 2017-09-29 长沙中部芯空微电子研究所有限公司 一种异或门电路及抗核辐射芯片
CN107301834A (zh) * 2017-08-25 2017-10-27 京东方科技集团股份有限公司 一种逻辑单元电路和像素驱动电路
CN112636736A (zh) * 2019-10-09 2021-04-09 中芯国际集成电路制造(上海)有限公司 逻辑电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4417161A (en) * 1980-09-04 1983-11-22 Matsushita Electric Industrial Co., Ltd. Complementary channel type MOS transistor exclusive OR/NOR logic gate circuit
US5218246A (en) * 1990-09-14 1993-06-08 Acer, Incorporated MOS analog XOR amplifier
US20060181310A1 (en) * 2005-02-17 2006-08-17 Young-Chul Rhee Exclusive-or and/or exclusive-nor circuits including output switches and related methods
CN104682950A (zh) * 2014-12-05 2015-06-03 北京大学 一种基于延时的双轨预充逻辑与非门电路以及异或门电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4417161A (en) * 1980-09-04 1983-11-22 Matsushita Electric Industrial Co., Ltd. Complementary channel type MOS transistor exclusive OR/NOR logic gate circuit
US5218246A (en) * 1990-09-14 1993-06-08 Acer, Incorporated MOS analog XOR amplifier
US20060181310A1 (en) * 2005-02-17 2006-08-17 Young-Chul Rhee Exclusive-or and/or exclusive-nor circuits including output switches and related methods
CN104682950A (zh) * 2014-12-05 2015-06-03 北京大学 一种基于延时的双轨预充逻辑与非门电路以及异或门电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
魏淑桃: "《计算机电路基础》", 30 September 2005 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107222205A (zh) * 2017-05-09 2017-09-29 长沙中部芯空微电子研究所有限公司 一种异或门电路及抗核辐射芯片
CN107301834A (zh) * 2017-08-25 2017-10-27 京东方科技集团股份有限公司 一种逻辑单元电路和像素驱动电路
CN107301834B (zh) * 2017-08-25 2020-11-03 京东方科技集团股份有限公司 一种逻辑单元电路和像素驱动电路
CN112636736A (zh) * 2019-10-09 2021-04-09 中芯国际集成电路制造(上海)有限公司 逻辑电路

Similar Documents

Publication Publication Date Title
CN105471425A (zh) 一种可实现异或门或者同或门复用的电路
CN104617924B (zh) 高速低功耗多阈值异步置位复位保持型d型触发器
CN105375916A (zh) 一种改进的异或门逻辑单元电路
CN105720956B (zh) 一种基于FinFET器件的双时钟控制触发器
CN104836570B (zh) 一种基于晶体管级的与/异或门电路
CN104617922B (zh) 高速低功耗多阈值异步置位复位d型触发器
CN205212816U (zh) 一种改进的异或门逻辑单元电路
CN105720948B (zh) 一种基于FinFET器件的时钟控制触发器
CN203911880U (zh) 一种由衬底控制的d触发器
CN106411303A (zh) 一种适用于集成电路中的防漏电mos开关结构
CN106505995B (zh) 一种基于FinFET器件的单轨电流模一位全加器
US9094013B2 (en) Single component sleep-convention logic (SCL) modules
CN102420586A (zh) 时钟门控制电路及触发器
CN102394637B (zh) 基于灵敏放大逻辑的抗差分能量攻击的三值计数器
CN104617943A (zh) 多阈值低功耗d型cr寄存器
CN104579251A (zh) 一种门控时钟触发器
Jeong et al. 0.37 mW/Gb/s low power SLVS transmitter for battery powered applications
CN101373770B (zh) 一种芯片衬底电位隔离电路及其应用和应用方法
CN104639151A (zh) 一种正高压电平转换电路
CN107222200A (zh) 基于FinFET器件的电流模RM或非‑异或单元
CN102075176B (zh) 电位转换电路
CN104617923B (zh) 高速低功耗多阈值d型触发器
CN205160497U (zh) 一种基于3d手势通讯的电平转换电路
CN201146193Y (zh) 一种芯片衬底电位隔离电路
CN104639116B (zh) 高速低功耗多阈值同步置位复位d型触发器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160302