CN101373770B - 一种芯片衬底电位隔离电路及其应用和应用方法 - Google Patents
一种芯片衬底电位隔离电路及其应用和应用方法 Download PDFInfo
- Publication number
- CN101373770B CN101373770B CN2007100588511A CN200710058851A CN101373770B CN 101373770 B CN101373770 B CN 101373770B CN 2007100588511 A CN2007100588511 A CN 2007100588511A CN 200710058851 A CN200710058851 A CN 200710058851A CN 101373770 B CN101373770 B CN 101373770B
- Authority
- CN
- China
- Prior art keywords
- substrate
- current
- chip
- circuit
- limiting resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种芯片衬底电位隔离电路，包括输入检测端子，其特征在于它还包括芯片衬底、电压箝位电路和限流电路；其中，输入检测端子通过电压箝位电路和限流电路连接到芯片的衬底上，整个芯片的衬底是作为芯片的一个非电源和地的输入输出端子独立使用。本发明的优越性和特点在于：衬底电压发生变化的时候，芯片仍能正常工作，一般的芯片的衬底是接在地或者电源的，实现了用一般的工艺能生产对工艺有特殊要求的芯片产品，从而降低了生产成本。
Description
(一)技术领域：
本发明涉及一种电位隔离电路及其应用，尤其是一种芯片衬底电位隔离电路及其应用和应用方法。
(二)背景技术：
目前，在集成电路的设计过程中，工艺与设计有着紧密的联系，针对不同的设计的要求，所需选择的工艺就会不同，如使用BiCMOS工艺还是CMOS工艺，使用高压工艺还是普通的工艺以及使用单阱工艺还是双阱工艺等等。
实现CMOS电路的工艺技术有多种，而CMOS是在PMOS工艺技术基础上于1963年发展起来的，因此采用在n型衬底上的p阱制备NMOS器件是很自然的选择，其结构如图1所示；
为了实现与LSI的主流工艺增强型/耗层型(E/D)的完全兼容，n阱CMOS工艺得到了重视和发展。它采用E/D NMOS的相同的p型衬底材料制备NMOS器件，采用离子注入形成的n阱制备PMOS器件，采用沟道离子注入调整两种沟道器件的阈值电压，结构如图2所示；
另外在单阱工艺的基础上又发展出了双阱工艺。双阱CMOS采用高浓度的n+衬底，在上面生长高阻r外延层，并在其上形成n阱和p阱。其结构如图3所示；
n阱CMOS工艺与p阱CMOS工艺相比有许多明显的优点。首先是与E/D NMOS工艺完全兼容，因此，可以直接利用已经高度发展的NMOS工艺技术；其次是制备在轻掺杂衬底上的NMOS的性能得到了最佳化--保持了高的电子迁移率，低的体效应系数，低的n+结的寄生电容，降低了漏结势垒区的电场强度，从而降低了电子碰撞电离所产生的电流等。这个优点对动态CMOS电路，如时钟CMOS电路，多米诺电路等的性能改进尤其明显。而对于双阱工艺来说，由于工艺相对比较复杂，所以成本就要比单阱工艺高。所以目前P衬底N阱工艺应用的最为广泛。
另外，从目前的技术上来看，为了防止闩锁和其他寄生效应，导致芯片不能正常工作的现象的发生，阱的衬底，尤其是整个芯片的衬底的电位都是要接在电源或者地上的。
(三)发明内容：
本发明的发明目的在于提供一种芯片衬底电位隔离电路及其应用和应用方法，它可以克服现有技术的不足，不再局限于把衬底接再把衬底接在电源或者地上，而是把衬底做为一个输入输出端子，且操作起来简单，使用方便，是一种实用性很强的新型优化电路设计。
本发明的技术方案：一种芯片衬底电位隔离电路，包括输入检测端子，其特征在于它还包括芯片衬底、电压箝位电路和限流电路；其中，输入检测端子通过电压箝位电路和限流电路连接到芯片的衬底上。
上述所说的电压箝位电路是由限流电阻I和PMOS管I 0构成；所说的限流电阻I的一端与外部输入检测端子连接，另一端则与芯片的P型衬底连接；所说的PMOS管I采用二极管的连接方式，其源极与P型衬底连接，其栅极和漏极连接在一起，并与地VSS连接，PMOS管I的衬底与电源VDD连接。
上述所说的限流电路是由限流电阻II、NMOS管II和NMOS管III组成；所说的限流电阻II连接在NMOS管II的源极和NMOS管III的漏极之间；所说的NMOS管II 1的漏极与外部输入检测端子连接，其衬底与P衬底连接，栅极连接内部电压控制信号输入端；所说的NMOS管III的漏极与限流电阻II相连，源端和衬底与地VSS连接，栅极连接内部电压控制信号输入端。
上述所说的限流电路是由限流电阻III、限流电阻IV、PMOS管IV、NMOS管V组成；所说的限流电阻III和限流电阻IV的一端连接MOS开关管的栅极，限流电阻III的另外一端连接PMOS管IV的漏极，限流电阻IV的另外一端连接NMOS管V的漏极；PMOS管IV的衬底和源极连接到电源VDD上，栅极连接内部电压控制信号；NMOS管V的源极连接内部电压控制信号输入端子，其衬底连接P型衬底，且其栅极与内部电压控制信号输入端连接。
一种芯片衬底电位隔离电路的应用，其特征在于整个芯片的衬底是作为芯片的一个非电源和地的输入输出端子独立使用。
一种芯片衬底电位隔离电路的应用方法，其特征在于它包括以下步骤：
(1)将整个芯片的衬底作为芯片的一个非电源和地的输入输出端子，并进行线路连接；
(2)将外部的输入检测端子的检测到得电压信号接到电压箝位电路和限流电路，然后通过电压箝位电路和限流电路后连接到整个芯片的大衬底上；
(3)当输入检测端子的电压比较高的时候，PMOS管I管导通，则电流流过限流电阻I，在电阻上产生压降，从而使得P衬底的电压被箝制下去；当输入检测端子电压比较低，甚至为负电压的时候，PMOS管I管不打开，从而整个衬底的电压等于输入检测端子的电压；
(4)当输入检测端子的电流比较高的时候，则电流流过限流电阻，从而限制了流过整个衬底的电流。
本发明的优越性在于：①整个芯片衬底作为芯片的一个非电源和地的输入输出端子的应用，不需要把芯片的衬底接在地或者电源，实现了用一般的工艺能生产对工艺有特殊要求的芯片产品的目的；②采用电压箝位电路和限流电路的方法防止了闩锁现象的发生；③使用比较常见的P衬底工艺，将整个芯片的衬底作为芯片的一个非电源和地的输入输出端子的应用，降低了生产成本；④整个芯片的衬底作为芯片的一个非电源和地的输入输出端子，即使输入端子电压发生变化，既整个芯片的衬底的电压发生变化的时候，芯片仍能正常工作。
(四)附图说明：
图1为本发明所涉一种芯片衬底电位隔离电路及其应用和应用方法的现有技术中N衬底P阱工艺的原理图；
图2为本发明所涉一种芯片衬底电位隔离电路及其应用和应用方法的现有技术中P衬底N阱工艺的原理图；
图3为本发明所涉一种芯片衬底电位隔离电路及其应用和应用方法的现有技术中双阱工艺的原理图；
图4为本发明所涉一种芯片衬底电位隔离电路的结构示意图；
图5为本发明所涉一种芯片衬底电位隔离电路及其应用中一种芯片的外部连接的MOS开关管及内部输出buffer的原理示意图；
图6为本发明所涉一种芯片衬底电位隔离电路中电压箝位电路的一种实施方式；
图7为本发明所涉一种芯片衬底电位隔离电路中限流电路的一种实施方式；
图8为本发明所涉一种芯片衬底电位隔离电路中限流电路的另一种实施方式；
图9为本发明所涉一种芯片衬底电位隔离电路及其应用的用N衬底P阱工艺实现芯片功能的原理示意图。
其中，R0为限流电阻I，R1为限流电阻II，R2为限流电阻III，R3为限流电阻IV，M0为PMOS管I，M1为NMOS管II，M2为NMOS管III，M3为PMOS管IV，M4为NMOS管V，P-SUB表示P衬底，N-SUB表示N衬底。
(五)具体实施方式：
实施例1：一种芯片衬底电位隔离电路(见图4)，包括输入检测端子，其特征在于它还包括芯片衬底、电压箝位电路和限流电路；其中，输入检测端子通过电压箝位电路和限流电路连接到芯片的衬底上。
上述所说的电压箝位电路(见图6)是由限流电阻I R0和PMOS管I M0构成；所说的限流电阻I R0的一端与外部输入检测端子连接，另一端则与芯片的P型衬底连接；所说的PMOS管I M0采用二极管的连接方式，其源极与P型衬底连接，其栅极和漏极连接在一起，并与地VSS连接，PMOS管I M0的衬底与电源VDD连接。
上述所说的限流电路(见图7)是由限流电阻IIR1、NMOS管IIM1和NMOS管IIIM2组成；所说的限流电阻IIR1连接在NMOS管IIM1的源极和NMOS管IIIM2的漏极之间；所说的NMOS管IIM1的漏极与外部输入检测端子连接，其衬底与P衬底连接，栅极连接内部电压控制信号输入端；所说的NMOS管IIIM2的漏极与限流电阻IIR1相连，源端和衬底与地VSS连接，栅极连接内部电压控制信号输入端。
一种芯片衬底电位隔离电路的应用，其特征在于整个芯片的衬底是作为芯片的一个非电源和地的输入输出端子独立使用。
一种芯片衬底电位隔离电路的应用方法，其特征在于它包括以下 步骤：
(1)将整个芯片的衬底作为芯片的一个非电源和地的输入输出端子，并进行线路连接；
(2)将外部的输入检测端子的检测到得电压信号接到电压箝位电路和限流电路，然后通过电压箝位电路和限流电路后连接到整个芯片的大衬底上；
(3)当输入检测端子的电压比较高的时候，PMOS管I M0管导通，则电流流过限流电阻I R0，在电阻上产生压降，从而使得P衬底的电压被箝制下去；当输入检测端子电压比较低，甚至为负电压的时候，PMOS管I M0管不打开，从而整个衬底的电压等于输入检测端子的电压；
(4)当输入检测端子的电流比较高的时候，则电流流过限流电阻IIR1，从而限制了流过整个衬底的电流。
实施例2：一种芯片衬底电位隔离电路(见图4)，包括输入检测端子，其特征在于它还包括芯片衬底、电压箝位电路和限流电路；其中，输入检测端子通过电压箝位电路和限流电路连接到芯片的衬底上。
上述所说的电压箝位电路(见图6)是由限流电阻I R0和PMOS管I M0构成；所说的限流电阻I R0的一端与外部输入检测端子连接，另一端则与芯片的P型衬底连接；所说的PMOS管I M0采用二极管的连接方式，其源极与P型衬底连接，其栅极和漏极连接在一起，并与地VSS连接，PMOS管I M0的衬底与电源VDD连接。
上述所说的限流电路(见图8)是由限流电阻IIIR2、限流电阻IVR3、PMOS管IVM3、NMOS管VM4组成；所说的限流电阻IIIR2和限流电阻IVR3的一端连接MOS开关管的栅极，限流电阻IIIR2的另外一端连接PMOS管IVM3的漏极，限流电阻IVR3的另外一端连接NMOS管VM4的漏极；PMOS管IVM3的衬底和源极连接到电源VDD上，栅极连接内部电压控制信号；NMOS管VM4的源极连接内部电压控制信号输入端子，其衬底连接P型衬底，且其栅极与内部电压控制信号输入端连接。
一种芯片衬底电位隔离电路的应用，其特征在于整个芯片的衬底是作为芯片的一个非电源和地的输入输出端子独立使用。
一种芯片衬底电位隔离电路的应用方法，其特征在于它包括以下步骤：
(1)将整个芯片的衬底作为芯片的一个非电源和地的输入输出端子，并进行线路连接；
(2)将外部的输入检测端子的检测到得电压信号接到电压箝位电路和限流电路，然后通过电压箝位电路和限流电路后连接到整个芯片的大衬底上；
(3)当输入检测端子的电压比较高的时候，PMOS管I M0管导通，则电流流过限流电阻I R0，在电阻上产生压降，从而使得P衬底的电压被箝制下去；当输入检测端子电压比较低，甚至为负电压的时候，PMOS管I M0管不打开，从而整个衬底的电压等于输入检测端子的电压；
(4)当输入检测端子的电流比较高的时候，则电流流过限流电阻IIIR2和限流电阻IVR3，从而限制了流过整个衬底的电流。
对于实现此功能的电路来说，由于其中一个输出端子需要控制一个MOS开关管，且作为一个检测电压的MOS开关管的源极电压并不是一个固定电平，其变化范围为(负数十V<VMOS源电压<正电源电压)，所以为了保证能完全关断MOS开关管，内部输出buffer的高压NMOS管的源极需要接在这个检测电压上，而衬底(P-SUB)需要通过箝位电路和限流电路接在这个检测电压上，衬底(P-SUB)和检测单压的连接方式如图4所示。其简单的示意图如图5所示。所以一般来说从工艺上考虑要采用N衬底P阱工艺，其原理如图9所示，把高压P阱的衬底和高压NMOS管的源极连接到输入检测电压端子。而采用了本文所提到的发明之后，则可以采用普通的P衬底N阱的工艺来实现，其原理如图4所示，是把整个芯片的衬底和高压NMOS管的源极连接到输入检测电压端子，即把整个芯片的衬底作为一个单独的输入输出端子。可以利用通用的半导体工艺来实现具有特殊技术要求的电路功能。与特殊的半导体工艺相比，具有加工技术相对简单，加工成本也相对较低，因此使用该技术可以降低芯片产品的生产成本。
Claims (3)
1.一种芯片衬底电位隔离电路，包括输入检测端子，其特征在于它包括芯片衬底、电压箝位电路和限流电路；其中，输入检测端子通过电压箝位电路和限流电路连接到芯片的衬底上；
所说的电压箝位电路是由限流电阻I和PMOS管I构成；所说的限流电阻I的一端与外部输入检测端子连接，另一端则与芯片的P型衬底连接；所说的PMOS管I采用二极管的连接方式，其源极与P型衬底连接，其栅极和漏极连接在一起，并与地VSS连接，PMOS管I的衬底与电源VDD连接；
所说的限流电路是由限流电阻II、NMOS管II和NMOS管III组成；所说的限流电阻II连接在NMOS管II的源极和NMOS管III的漏极之间；所说的NMOS管II的漏极与外部输入检测端子连接，其衬底与P衬底连接，栅极连接内部电压控制信号输入端；所说的NMOS管III的漏极与限流电阻II相连，源端和衬底与地VSS连接，栅极连接内部电压控制信号输入端；
所说的整个芯片的衬底是芯片的一个非电源和地的输入输出端子。
2.一种芯片衬底电位隔离电路，包括输入检测端子，其特征在于它包括芯片衬底、电压箝位电路和限流电路；其中，输入检测端子通过电压箝位电路和限流电路连接到芯片的衬底上；
所说的电压箝位电路是由限流电阻I和PMOS管I构成；所说的限流电阻I的一端与外部输入检测端子连接，另一端则与芯片的P型衬底连接；所说的PMOS管I采用二极管的连接方式，其源极与P型衬底连接，其栅极和漏极连接在一起，并与地VSS连接，PMOS管I的衬底与电源VDD连接；
所说的限流电路是由限流电阻III、限流电阻IV、PMOS管IV、NMOS管V组成；所说的限流电阻III和限流电阻IV的一端连接MOS开关管的栅极，限流电阻III的另外一端连接PMOS管IV的漏极，限流电阻IV的另外一端连接NMOS管V的漏极；PMOS管IV的衬底和源极连接到电源VDD上，栅极连接内部电压控制信号；NMOS管V 的源极连接内部电压控制信号输入端子，其衬底连接P型衬底，且其栅极与内部电压控制信号输入端连接；
所说的整个芯片的衬底是芯片的一个非电源和地的输入输出端子。
3.一种权利要求1或2中芯片衬底电位隔离电路的应用方法，其特征在于它包括以下步骤：
(1)将整个芯片的衬底作为芯片的一个非电源和地的输入输出端子，并进行线路连接；
(2)将外部的输入检测端子的检测到的电压信号接到电压箝位电路和限流电路，然后通过电压箝位电路和限流电路后连接到整个芯片的大衬底上；
(3)当输入检测端子的电压比较高的时候，PMOS管I导通，则电流流过限流电阻I，在电阻上产生压降，从而使得P衬底的电压被箝制下去；当输入检测端子电压比较低，甚至为负电压的时候，PMOS管I不打开，从而整个衬底的电压等于输入检测端子的电压；
(4)当输入检测端子的电流比较高的时候，则电流流过限流电阻，从而限制了流过整个衬底的电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100588511A CN101373770B (zh) | 2007-08-20 | 2007-08-20 | 一种芯片衬底电位隔离电路及其应用和应用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100588511A CN101373770B (zh) | 2007-08-20 | 2007-08-20 | 一种芯片衬底电位隔离电路及其应用和应用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101373770A CN101373770A (zh) | 2009-02-25 |
| CN101373770B true CN101373770B (zh) | 2011-10-05 |
Family
ID=40447823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100588511A Expired - Fee Related CN101373770B (zh) | 2007-08-20 | 2007-08-20 | 一种芯片衬底电位隔离电路及其应用和应用方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101373770B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102306210A (zh) * | 2011-07-05 | 2012-01-04 | 上海宏力半导体制造有限公司 | 用于版图原理图一致性验证的mos晶体管建模方法 |
| CN109509760A (zh) * | 2018-09-24 | 2019-03-22 | 深圳市乐夷微电子有限公司 | 一种适合微型表面贴装的光敏传感芯片结构及其加工方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1402358A (zh) * | 2001-08-22 | 2003-03-12 | 联华电子股份有限公司 | 高基底触发效应的静电放电保护元件结构及其应用电路 |
| CN1734748A (zh) * | 2004-08-13 | 2006-02-15 | 上海先进半导体制造有限公司 | 0.8微米硅双极互补金属氧化物半导体集成电路制造工艺 |
| CN1748309A (zh) * | 2003-02-10 | 2006-03-15 | 飞思卡尔半导体公司 | 低电压nmos基静电放电箝位电路 |
| CN1983588A (zh) * | 2005-12-13 | 2007-06-20 | 上海华虹Nec电子有限公司 | 一种利用nmos的防静电保护结构 |
| CN201146193Y (zh) * | 2007-08-20 | 2008-11-05 | 天津南大强芯半导体芯片设计有限公司 | 一种芯片衬底电位隔离电路 |
-
2007
- 2007-08-20 CN CN2007100588511A patent/CN101373770B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1402358A (zh) * | 2001-08-22 | 2003-03-12 | 联华电子股份有限公司 | 高基底触发效应的静电放电保护元件结构及其应用电路 |
| CN1748309A (zh) * | 2003-02-10 | 2006-03-15 | 飞思卡尔半导体公司 | 低电压nmos基静电放电箝位电路 |
| CN1734748A (zh) * | 2004-08-13 | 2006-02-15 | 上海先进半导体制造有限公司 | 0.8微米硅双极互补金属氧化物半导体集成电路制造工艺 |
| CN1983588A (zh) * | 2005-12-13 | 2007-06-20 | 上海华虹Nec电子有限公司 | 一种利用nmos的防静电保护结构 |
| CN201146193Y (zh) * | 2007-08-20 | 2008-11-05 | 天津南大强芯半导体芯片设计有限公司 | 一种芯片衬底电位隔离电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101373770A (zh) | 2009-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7821293B2 (en) | Asynchronous interconnection system for 3D interchip communication | |
| CN101777907A (zh) | 一种低功耗rs锁存器单元及低功耗主从型d触发器 | |
| CN102208909B (zh) | 电平转换电路 | |
| CN107786190B (zh) | 一种带漏电流消除技术的低导通电阻平坦度模拟开关 | |
| CN103166616B (zh) | 模拟开关电路结构 | |
| CN100561871C (zh) | 电平转换电路 | |
| CN101373770B (zh) | 一种芯片衬底电位隔离电路及其应用和应用方法 | |
| CN105375916A (zh) | 一种改进的异或门逻辑单元电路 | |
| CN101777905A (zh) | 一种逻辑电平转换电路 | |
| CN202652172U (zh) | 模拟开关电路结构 | |
| CN106533144A (zh) | 防反接及电流反灌电路 | |
| CN106411303A (zh) | 一种适用于集成电路中的防漏电mos开关结构 | |
| CN104158388B (zh) | 一种高端mosfet驱动电路 | |
| CN201146193Y (zh) | 一种芯片衬底电位隔离电路 | |
| CN101951246A (zh) | 静态电压电平恢复器 | |
| CN101840908A (zh) | 大输入电压范围零漏电流的输入上拉电路 | |
| CN103051325B (zh) | 可防止反灌电的上拉电阻电路 | |
| CN105245221B (zh) | 一种p沟道场效应晶体管抗单粒子效应加固电路 | |
| CN101594136A (zh) | N沟道功率mos管驱动芯片中电流模式电平转换电路 | |
| CN106603041B (zh) | 一种基于igbt闩锁效应的触发器 | |
| CN205212816U (zh) | 一种改进的异或门逻辑单元电路 | |
| CN101494450B (zh) | 电平转移电路 | |
| CN105047664A (zh) | 静电保护电路及3d芯片用静电保护电路 | |
| CN2722503Y (zh) | 具有斜率控制的宽摆幅输出cmos驱动器电路 | |
| CN209313715U (zh) | 双模式隔离控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| DD01 | Delivery of document by public notice |
Addressee: Wang Lige Document name: Notification of Passing Examination on Formalities |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111005 Termination date: 20140820 |
|
| EXPY | Termination of patent right or utility model |