CN1983588A - 一种利用nmos的防静电保护结构 - Google Patents

一种利用nmos的防静电保护结构 Download PDF

Info

Publication number
CN1983588A
CN1983588A CN 200510111424 CN200510111424A CN1983588A CN 1983588 A CN1983588 A CN 1983588A CN 200510111424 CN200510111424 CN 200510111424 CN 200510111424 A CN200510111424 A CN 200510111424A CN 1983588 A CN1983588 A CN 1983588A
Authority
CN
China
Prior art keywords
nmos
parallel
sides
parasitic npn
protective circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200510111424
Other languages
English (en)
Inventor
金锋
苏庆
徐向明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200510111424 priority Critical patent/CN1983588A/zh
Publication of CN1983588A publication Critical patent/CN1983588A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种利用NMOS的防静电保护结构，使用NMOS作为构成静电保护电路的基本器件，其中NMOS为偶数个且至少为四个且在漏区加入场隔离下的N阱电阻；该静电保护电路中央各设置一个NMOS，其栅极并联，漏极也并联；除静电保护电路中央设置的NMOS外，其余两侧NMOS漏极与中央的NMOS的漏极并联，源极、栅极并联与中央的NMOS的栅极相连接地线；静电保护电路中央设置的NMOS源极与其余两侧并联的NMOS的衬底即寄生NPN的基极相连，当静电保护电路中央设置的NMOS寄生NPN导通泻流时，其电流也会分流到其余两侧且并联的NMOS的寄生NPN的基极，使其余两侧并联的NMOS的寄生NPN的基极与发射极正向导通。本发明解决了GGNMOS结构作为ESD保护时，保护管不能均匀导通泻流造成ESD保护能力不高的问题。

Description

一种利用NMOS的防静电保护结构
技术领域
本发明涉及一种防静电电路结构，特别涉及一种利用NMOS的防静电保护结构。
背景技术
目前流行的工艺技术使用CMOS(互补金属氧化物半导体，Complementary Metal-Oxide-Semiconductor Transistor)作为静电放电(ESD，ElectroStatic Discharge)保护器件，当ESD发生时，泄放的静电电荷会造成保护管Nmos(N-channel metal-oxide semiconductor，N型沟道金属氧化物半导体)的寄生三极管导通，如图3所示，会产生阶跃恢复(Snapback)的现象，如图4；在进入正常泻流状态的BC区域之前，保护管需达到A点的开启电压。开启电压由漏端的PN结反向漏电形成的衬底电流与衬底电阻决定，由于电路结构上会造成居中的NMOS的有效衬底电阻比两侧的大，因此居中的NMOS更易提前开启，而此时两侧的保护管并未达到开启的条件。这样并联在一起的保护管开启电压Vtl不一，如果所有的保护管不能尽量开启泻流的话，在强烈的ESD冲击下，保护管就会损坏。
发明内容
本发明要解决的技术问题是提供一种利用NMOS的防静电保护结构，以解决GGNMOS(Gate Ground NMOS栅极接地的NMOS)结构作为ESD保护时，保护管不能均匀导通泻流造成ESD保护能力不高的问题。
为解决上述技术问题，本发明的防静电保护结构使用NMOS作为构成静电保护电路的基本器件，其中NMOS为偶数个且至少为四个且在漏区加入场隔离下的N阱电阻；该静电保护电路中央各设置一个NMOS，其栅极并联，漏极也并联；除静电保护电路中央设置的NMOS外，其余两侧NMOS漏极与中央的NMOS的漏极并联，源极、栅极并联与中央的NMOS的栅极相连接地线；静电保护电路中央设置的NMOS源极与其余两侧并联的NMOS的衬底即寄生NPN的基极相连，当静电保护电路中央设置的NMOS寄生NPN导通泻流时，其电流也会分流到其余两侧且并联的NMOS的寄生NPN的基极，使其余两侧并联的NMOS的寄生NPN的基极与发射极正向导通。
本发明由于在不使用金属硅化物阻挡的工艺条件下，通过改变并联的NMOS连接方式，在漏区加入场隔离下的N阱电阻能低压触发NMOS的原理，有效的解决了并联的NMOS保护器件在ESD发生时的开启电压不一，造成ESD保护能力不能充分发挥的问题。
附图说明
图1是本发明的防静电保护结构的电路图；
图2是本发明的防静电保护结构的剖面图；
图3是现有工艺中防静电保护结构的示意图；
图4是现有工艺中防静电保护结构产生Snapback的现象；
图5是本发明的防静电保护结构的一个具体实施例的电路设计图；
图6是图5的具体实施例的电路示意图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步详细的说明。
先阐述本发明的发明思想：首先对GGNMOS在ESD发生时的工作状态首先进行说明，由于NMOS寄生的NPN三极管的基极(衬底)与发射极(源极)的PN结在泻流时应处于正向导通，所以基极上加的偏压应比发射极高0.7V，这个偏压与衬底电流与衬底电阻有关，在衬底电流不变的情况下，衬底电阻越大，基极上的偏压越大，则寄生NPN越能更早的导通。但实验证明在ESD发生时总是居中的NMOS寄生NPN先导通，这样可能因放电途径的单一而造成ESD保护能力很低。于是，为了平衡并联的NMOS的寄生NPN同时导通，充分发挥并联的NMOS的泻流能力，在不使用金属硅化物阻挡的工艺条件下，本发明设计了利用漏区的场隔离下的N阱电阻增强低压触发NMOS的防静电保护结构，如图2是本发明的防静电保护结构的剖面图。其工作原理是，将居中的NMOS的源极与两侧的NMOS的寄生NPN的基极(即衬底)相连，当居中的NMOS寄生NPN导通泻流时，其电流也会分流到两侧的NMOS的寄生NPN的基极(衬底)中，提高了其衬底电流，并且由于加入了场隔离下的N阱电阻区，电流的途径更远离沟道表面，这样也提高其衬底电阻，这使两侧的寄生NPN的基极与发射极在居中的寄生NPN导通后的极短的时间内也正向导通，进入线性放大区。于是，由并联GGNMOS开启不平衡造成ESD放电途径单一的问题得到了解决。
下面以具体实施例来对本发明进行说明：图5是本发明的防静电保护结构的一个具体实施例的电路设计图；图6是图5的具体实施例的电路示意图。
本实施例包括4个并联的NMOS保护管为例。将居中的两个NMOS的源极与居于两侧的各一个NMOS的寄生NPN的基极(即衬底)分别相连，当居中的NMOS寄生NPN导通泻流时，其电流也会分别流到与其相连侧的NMOS的寄生NPN的基极中，从而提高了其衬底电流；并且由于加入了场隔离下的N阱电阻区，电流的途径更远离沟道表面，也提高其衬底电阻，这使两侧的寄生NPN的基极与发射极在居中的寄生NPN导通后的极短的时间内也正向导通，进入线性放大区。
综上所述，本发明的防静电保护结构在设计中改变传统的漏源区和衬底的连接方式，并在漏区引入场隔离下的N阱电阻，在不使用金属硅化物阻挡的工艺条件下，不但有利于提高Drain上串联电阻，而且也有助于提高两侧的衬底电阻，以达到所有保护管在ESD发生时能均匀的开启泻流，充分发挥每一并联的保护管的保护能力。

Claims (1)

1、一种利用NMOS的防静电保护结构，使用NMOS作为构成静电保护电路的基本器件，其特征在于，所述NMOS为偶数个且至少为四个且在漏区加入场隔离下的N阱电阻；该静电保护电路中央各设置一个NMOS，其栅极并联，漏极也并联；除静电保护电路中央设置的NMOS外，其余两侧NMOS漏极与中央的NMOS的漏极并联，源极、栅极并联与中央的NMOS的栅极相连接地线；所述静电保护电路中央设置的NMOS源极与其余两侧并联的NMOS的衬底即寄生NPN的基极相连，当静电保护电路中央设置的NMOS寄生NPN导通泻流时，其电流也会分流到其余两侧且并联的NMOS的寄生NPN的基极，使其余两侧并联的NMOS的寄生NPN的基极与发射极正向导通。
CN 200510111424 2005-12-13 2005-12-13 一种利用nmos的防静电保护结构 Pending CN1983588A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200510111424 CN1983588A (zh) 2005-12-13 2005-12-13 一种利用nmos的防静电保护结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200510111424 CN1983588A (zh) 2005-12-13 2005-12-13 一种利用nmos的防静电保护结构

Publications (1)

Publication Number Publication Date
CN1983588A true CN1983588A (zh) 2007-06-20

Family

ID=38165978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510111424 Pending CN1983588A (zh) 2005-12-13 2005-12-13 一种利用nmos的防静电保护结构

Country Status (1)

Country Link
CN (1) CN1983588A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866922A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 一种用于esd保护电路的ggnmos器件
CN101373770B (zh) * 2007-08-20 2011-10-05 天津南大强芯半导体芯片设计有限公司 一种芯片衬底电位隔离电路及其应用和应用方法
CN102054840B (zh) * 2009-11-05 2012-08-01 上海宏力半导体制造有限公司 静电放电保护装置
CN106531734A (zh) * 2015-09-14 2017-03-22 上海岭芯微电子有限公司 Esd保护结构
CN116565820A (zh) * 2023-07-10 2023-08-08 荣耀终端有限公司 一种防静电保护电路及电子设备

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373770B (zh) * 2007-08-20 2011-10-05 天津南大强芯半导体芯片设计有限公司 一种芯片衬底电位隔离电路及其应用和应用方法
CN102054840B (zh) * 2009-11-05 2012-08-01 上海宏力半导体制造有限公司 静电放电保护装置
CN101866922A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 一种用于esd保护电路的ggnmos器件
CN101866922B (zh) * 2010-05-12 2015-01-07 上海华虹宏力半导体制造有限公司 一种用于esd保护电路的ggnmos器件
CN106531734A (zh) * 2015-09-14 2017-03-22 上海岭芯微电子有限公司 Esd保护结构
CN106531734B (zh) * 2015-09-14 2019-07-12 上海岭芯微电子有限公司 Esd保护结构
CN116565820A (zh) * 2023-07-10 2023-08-08 荣耀终端有限公司 一种防静电保护电路及电子设备
CN116565820B (zh) * 2023-07-10 2023-10-31 荣耀终端有限公司 一种防静电保护电路及电子设备

Similar Documents

Publication Publication Date Title
CN100477205C (zh) 静电放电防护的晶体管以及形成两个邻近的晶体管的方法
CN101657900A (zh) 具有减小的触发电压的堆叠式静电放电保护电路
CN108520875A (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
CN1601747A (zh) 用于芯片上静电放电防护的具有深n型井的有效开启双极结构
CN100474578C (zh) 一种利用nmos的防静电保护结构
CN201887449U (zh) 一种新型esd保护电路
JP3337493B2 (ja) 過電圧保護半導体スイッチ
CN101211910A (zh) 用于保护半导体集成电路的器件
CN1983588A (zh) 一种利用nmos的防静电保护结构
CN104716132A (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
CN104835818A (zh) 一种双触发lvtscr结构及其电路
CN101174622A (zh) 接垫的静电放电保护装置与其方法及结构
CN107403797A (zh) 高压 esd 保护器件、电路及装置
US6646840B1 (en) Internally triggered electrostatic device clamp with stand-off voltage
CN103165600A (zh) 一种esd保护电路
CN112599522B (zh) 一种快速开启均匀导通双向静电浪涌保护ic
CN102034814B (zh) 一种静电放电防护器件
CN101136400A (zh) 一种用于高压漏极扩展nmos的栅极耦合的防静电保护结构
CN1476090A (zh) 用于芯片上静电放电保护的双极结晶体管及其方法
CN104241276B (zh) 一种堆叠stscr‑ldmos的高压esd保护电路
CN101211909B (zh) 一种esd保护电路
CN102270658A (zh) 一种低触发电压低寄生电容的可控硅结构
CN106099887A (zh) 一种耐高压rc触发式esd电路
CN1979861A (zh) 一种利用自衬底触发npn型三极管的防静电保护电路结构
CN108766964A (zh) Ldmos静电保护器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication