CN112599522B - 一种快速开启均匀导通双向静电浪涌保护ic - Google Patents
一种快速开启均匀导通双向静电浪涌保护ic Download PDFInfo
- Publication number
- CN112599522B CN112599522B CN202011472694.0A CN202011472694A CN112599522B CN 112599522 B CN112599522 B CN 112599522B CN 202011472694 A CN202011472694 A CN 202011472694A CN 112599522 B CN112599522 B CN 112599522B
- Authority
- CN
- China
- Prior art keywords
- well
- metal
- injection region
- esd
- bidirectional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 86
- 230000001965 increasing effect Effects 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 123
- 238000002347 injection Methods 0.000 claims description 88
- 239000007924 injection Substances 0.000 claims description 88
- 239000007943 implant Substances 0.000 claims description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 47
- 229920005591 polysilicon Polymers 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 12
- 230000003071 parasitic effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 2
- 230000003068 static effect Effects 0.000 claims description 2
- 238000002513 implantation Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种快速开启均匀导通双向静电浪涌保护IC，属于电路的静电放电与浪涌防护领域。通过引用由N型埋层和P阱构成的反向偏置单元，实现对工作电压高于18V应用电路进行双向静电浪涌防护；通过调节P阱宽度，调节本发明所述双向静电浪涌保护IC的电压箝位能力；通过引入开态NMOS，增强P阱表面的电流导通均匀性，提高本发明所述双向静电浪涌保护IC的开启速度。通过引入一GGNMOS与开态NMOS级联电学结构，既可增强本发明所述双向静电浪涌保护IC的表面电流泄流能力，又可增强本发明所述双向静电浪涌保护IC的ESD鲁棒性。在不增加芯片面积的前提下，本发明所述双向静电浪涌保护IC还具有双向ESD/TVS防护性能。
Description
技术领域
本发明属于电路的静电放电与浪涌防护领域，涉及一种静电浪涌防护集成电路，具体涉及一种内嵌MOS辅助触发SCR的快速开启均匀导通双向静电浪涌保护IC，可用于提高片上IC和电子产品系统的可靠性。
背景技术
静电放电与电路浪涌是电子产品中常见的一种物理现象，其主要成因是携带不同静电能量的物体互相靠近或直接接触时产生电荷转移或瞬间高压或大电流放电。静电放电发生在集成电路从生产制造到使用的全过程；电子产品在上电、断电或信号转换等过程中，也常会发生浪涌现象。因此静电放电(ESD)与浪涌(TVS)在电子产品的生产与应用过程中具有普遍性。随着电子产品的日益智能化与便携化，针对集成电路(IC)内部建立有效的静电放电防护措施，或在电子系统端口设置合理的浪涌防护电路，对增强IC或电子产品的系统稳定性与可靠性，尤为必要。
在ESD/TVS防护研究与应用中，SCR因其具有鲁棒性强和寄生效应少等特点受到了广泛关注。但是，它开启后的电压回滞幅度较大，触发电压一般在十几伏，而维持电压仅为两三伏左右。这极大限制了SCR在ESD/TVS防护中的应用。为减小SCR的电压回滞幅度，一方面增大维持电压或电流，使该值高于被保护电路工作电压或电流一定幅度；另一方面降低触发电压，使该值高于被保护电路工作电压一定幅度。针对特定高压被保护电路，即使控制了SCR的电压回滞，但是ESD/TVS防护的鲁棒性仍然不足，这还将限制其推广应用。本发明实例针对18V以上的高压被保护电路，通过合理控制内嵌MOS结构的工作特性，以及设置内部多通道电流路径，提出了一种快速开启均匀导通双向静电浪涌防护IC。与传统的SCR相比，本发明实例不仅具有中心对称的物理结构，还具有半开态MOS、纵向NPN与寄生SCR等辅助触发开启的电学工作结构。本发明可满足高压击穿，快速开启，强ESD鲁棒性等ESD/TVS防护需求，能用于增强高压IC及电路系统的ESD/TVS防护能力。
发明内容
针对传统SCR维持电压低，触发电压高，易导致被保护电路栅氧击穿等问题，本发明提出了一种快速开启均匀导通双向静电浪涌(ESD/TVS)保护IC。通过引用由N型埋层和P阱构成的反向偏置单元，实现对工作电压高于18V应用电路进行双向ESD/TVS防护；通过调节P阱宽度，调节本发明所述双向ESD/TVS保护IC的电压箝位能力；通过引入开态NMOS，增强P阱表面的电流导通均匀性，提高本发明所述双向ESD/TVS保护IC的开启速度。通过引入一GGNMOS与开态NMOS级联电学结构，既可增强本发明所述双向ESD/TVS保护IC的表面电流泄流能力，又可增强本发明所述双向ESD/TVS保护IC的ESD鲁棒性。在不增加芯片面积的前提下，本发明所述双向ESD/TVS保护IC还具有双向ESD/TVS防护性能。
本发明通过以下技术方案实现：
一种快速开启均匀导通双向ESD/TVS保护IC，主要包括嵌入式NMOS、寄生SCR和金属互连线，所述双向ESD/TVS保护IC主要由P型衬底100、第一N型埋层101、第二N型埋层102、第一N阱103、第一P阱104、第二N阱105、第二P阱106、第三N阱107、第一N+注入区108、第一P+注入区109、第二N+注入区110、第二P+注入区111、第三N+注入区112、第四N+注入区113、第五N+注入区114、第三P+注入区115、第六N+注入区116、第四P+注入区117、第七N+注入区118、第四N阱119、第三P阱120、第一多晶硅栅121、第一薄栅氧化层122、第二多晶硅栅123及第二薄栅氧化层124构成；
其中，P型衬底100为凸台结构，在凸台结构两侧的表面区域，从左至右依次设有第一N型埋层101和第二N型埋层102，凸台结构的凸台面与第一N型埋层101和第二N型埋层102的表面齐平；第一N型埋层101的左侧边缘与第一N阱103的左侧边缘相连，第一N型埋层101的右侧边缘位于第一P阱104的中间；第二N型埋层102的左侧边缘位于第二P阱106的中间，第二N型埋层102的右侧边缘与第三N阱107的右侧边缘相连；
沿所述双向ESD/TVS保护IC左右方向，在第一N型埋层101和第二N型埋层102的表面区域从左到右依次设有第一N阱103、第一P阱104、第二N阱105、第二P阱106和第三N阱107；
在第一N阱103的表面区域从左到右依次设有第一N+注入区108、第一P+注入区109和第二N+注入区110；
在第一P阱104的表面区域的中央设有第二P+注入区111；
在第二P阱106的表面区域的中央设有第三P+注入区115；
在第三N阱107的表面区域从左到右依次设有第六N+注入区116、第四P+注入区117和第七N+注入区118；
在第一P阱104和第二P阱106之间区域、P型衬底100的表面区域，从上到下，依次设有第四N阱119、第三P阱120和第二N阱105；
沿所述双向ESD/TVS保护IC上下方向，第四N+注入区113自上而下跨接在第四N阱119、第三P阱120和第二N阱105表面区域；
在第三P阱120的表面区域，从左到右依次设有第三N+注入区112、第一多晶硅栅121及被其覆盖的第一薄栅氧化层122、第二多晶硅栅123及被其覆盖的第二薄栅氧化层124、第五N+注入区114，第四N+注入区113的左侧边缘与第一多晶硅栅121及被其覆盖的第一薄栅氧化层122的右侧边缘相连，其右侧边缘与第二多晶硅栅123及被其覆盖的第二薄栅氧化层124的左侧边缘相连；
本发明所述双向ESD/TVS保护IC的金属布线如图2所示，所述金属线用于连接所述双向ESD/TVS保护IC的不同电路结构，并从部分金属线中引出两个电极作为所述双向ESD/TVS保护IC的电学应力端口。其中第一N+注入区108与第一金属1 201相连，第一P+注入区109与第一金属2 202相连、第二N+注入区110与第一金属3 203相连，第二P+注入区111与第一金属4 204相连，第三N+注入区112与第一金属5 205相连，第一多晶硅栅121与第一金属6206相连，第五N+注入区114与第一金属7 207相连，第二多晶硅栅123与第一金属8 208相连，第三P+注入区115与第一金属9 209相连，第六N+注入区116与第一金属10 210相连，第四P+注入区117与第一金属11 211相连，第七N+注入区118与第一金属12 212相连；
第一金属1 201和第一金属2 202均与第二金属1 213相连，第一金属3 203和第一金属8 208均与第二金属2 214相连，第一金属4 204和第一金属5 205均与第二金属3 215相连，第一金属6 206和第一金属10 210均与第二金属4 216相连，第一金属7 207和第一金属9 209均与第二金属5 217相连，第一金属11211和第一金属12 212均与第二金属6 218相连；
从第二金属1 213引出第一电极301，用作所述双向ESD/TVS保护IC的第一电学应力端，从第二金属6 218引出第二电极302，用作所述双向ESD/TVS保护IC的第二电学应力端。
本发明的有益技术效果为：
1、由第一N型埋层101与第一P阱104构成的第一反偏电路结构，以及由第二N型埋层102与第二P阱106构成的第二反偏电路结构，可用于调节所述双向ESD/TVS保护IC分别在正向与反向ESD/TVS应用作用下的工作电压及其触发电压，用于满足不同工艺与电源域被保护高压IC或电路的ESD/TVS防护需求。
2、由第三N+注入区112、第一多晶硅栅121、第一薄栅氧化层122、第四N+注入区113构成的第一NMOS M1，由第四N+注入区113、第二多晶硅栅123，第二薄栅氧化层124和第五N+注入区114构成的第二NMOS M2，可增强所述ESD/TVS保护IC的电流导通均匀性，可提高所述双向ESD/TVS保护IC的开启速度。
3、由第一P+注入区109、第一N阱103、第一P阱104、第二P阱106、第三P阱120、第三N阱107和第七N+注入区118构成的SCR电流路径，可增强所述双向ESD/TVS保护IC的鲁棒性，提高开启速度。
4、所述双向ESD/TVS保护IC可通过在所述P衬底上表面区域增加场氧隔离区域，削弱增强所述高压保护集成电路的级联后的寄生效应，实现不同电源域的高压ESD/TVS防护需求。
5、所述双向ESD/TVS保护IC可通过叉指并接方法，增强电路抗ESD/TVS鲁棒性；所述双向ESD/TVS保护IC还可以通过堆叠方法，实现对不同高压IC或电路的ESD/TVS防护。
6、所述双向ESD/TVS保护IC，以第四N+注入区113为中心，其余电路结构单元及物理结构均呈左右上下对称特点，当在所述双向ESD/TVS保护IC的第一电学应力端与第二电学应力端之间，无论施加正向或反向的电学应力，所述双向ESD/TVS保护IC内部在正向电学应力作用下的内部电学特性与反向电学应力作用下的内部电学特性相同，具有双向ESD/TVS防护功能。
附图说明
图1是本发明所述双向ESD/TVS保护IC的三维结构图；
图2是本发明所述双向ESD/TVS保护IC的金属连接图；
图3是本发明所述双向ESD/TVS保护IC结构的不同剖面位置；
图4是所述双向ESD/TVS保护IC沿AA’方向的剖面结构图；
图5是所述双向ESD/TVS保护IC沿BB’方向的剖面结构图；
图6是所述双向ESD/TVS保护IC的等效电路图。
图中：100P型衬底、101第一N型埋层、102第二N型埋层、103第一N阱、104第一P阱、105第二N阱、106第二P阱、107第三N阱、108第一N+注入区、109第一P+注入区、110第二N+注入区、111第二P+注入区、112第三N+注入区、113第四N+注入区、114第五N+注入区、115第三P+注入区、116第六N+注入区、117第四P+注入区、118第七N+注入区、119第四N阱、120第三P阱、121第一多晶硅栅、122第一薄栅氧化层、123第二多晶硅栅、124第二薄栅氧化层、201第一金属1、202第一金属2、203第一金属3、204第一金属4、205第一金属5、206第一金属6、207第一金属7、208第一金属8、209第一金属9、210第一金属10、211第一金属11、212第一金属12、213第二金属1、214第二金属2、215第二金属3、216第二金属4、217第二金属5、218第二金属6、第一电极301、第二电极302。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明；
本发明实例针对18V以上的高压应用提供了一种快速开启均匀导通双向ESD/TVS保护IC。与传统SCR相比，本发明实例通过引用由N型埋层和P阱构成的反向偏置单元，实现对工作电压高于18V应用电路进行双向ESD/TVS保护IC；通过调节P阱宽度，调节本发明所述双向ESD/TVS保护IC的电压箝位能力；通过引入开态NMOS，增强P阱表面的电流导通均匀性，提高本发明所述双向ESD/TVS保护IC的开启速度。通过引入一GGNMOS与开态NMOS级联电学结构，既可增强本发明所述双向ESD/TVS保护IC的表面电流泄流能力，又可增强本发明所述双向ESD/TVS保护IC的ESD鲁棒性。在不增加芯片面积的前提下，本发明所述双向ESD/TVS保护IC还具有双向ESD/TVS防护性能。
如图1所示的本发明所述双向ESD/TVS保护IC的三维结构图，具体为一种快速开启均匀导通双向ESD/TVS保护IC，其特征在于：主要包括嵌入式NMOS、寄生SCR和金属互连线，所述双向ESD/TVS保护IC主要由P型衬底100、第一N型埋层101、第二N型埋层102、第一N阱103、第一P阱104、第二N阱105、第二P阱106、第三N阱107、第一N+注入区108、第一P+注入区109、第二N+注入区110、第二P+注入区111、第三N+注入区112、第四N+注入区113、第五N+注入区114、第三P+注入区115、第六N+注入区116、第四P+注入区117、第七N+注入区118、第四N阱119、第三P阱120、第一多晶硅栅121、第一薄栅氧化层122、第二多晶硅栅123及第二薄栅氧化层124构成；
其中，P型衬底100为凸台结构，在凸台结构两侧的表面区域，从左至右依次设有第一N型埋层101和第二N型埋层102，凸台结构的凸台面与第一N型埋层101和第二N型埋层102的表面齐平；第一N型埋层101的左侧边缘与第一N阱103的左侧边缘相连，第一N型埋层101的右侧边缘位于第一P阱104的中间；第二N型埋层102的左侧边缘位于第二P阱106的中间，第二N型埋层102的右侧边缘与第三N阱107的右侧边缘相连；
沿所述双向ESD/TVS保护IC左右方向，在第一N型埋层101和第二N型埋层102的表面区域从左到右依次设有第一N阱103、第一P阱104、第二N阱105、第二P阱106和第三N阱107；
在第一N阱103的表面区域从左到右依次设有第一N+注入区108、第一P+注入区109和第二N+注入区110；
在第一P阱104的表面区域的中央设有第二P+注入区111；
在第二P阱106的表面区域的中央设有第三P+注入区115；
在第三N阱107的表面区域从左到右依次设有第六N+注入区116，第四P+注入区117和第七N+注入区118；
在第一P阱104和第二P阱106之间、P型衬底100的表面区域，，从上到下，依次设有第四N阱119、第三P阱120和第二N阱105；
沿所述双向ESD/TVS保护IC上下方向，第四N+注入区113自上而下跨接在第四N阱119、第三P阱120和第二N阱105表面区域；
在第三P阱120的表面区域，从左到右依次设有第三N+注入区112、第一多晶硅栅121及被其覆盖的第一薄栅氧化层122、第二多晶硅栅123及被其覆盖的第二薄栅氧化层124、第五N+注入区114，第四N+注入区113的左侧边缘与第一多晶硅栅121及被其覆盖的第一薄栅氧化层122的右侧边缘相连，其右侧边缘与第二多晶硅栅123及被其覆盖的第二薄栅氧化层124的左侧边缘相连；
本发明所述双向ESD/TVS保护IC的金属连线如图2所示，所述金属线用于连接所述双向ESD/TVS保护IC的不同电路结构，并从部分金属线中引出两个电极作为所述双向ESD/TVS保护IC的电学应力端口。其中第一N+注入区108与第一金属1 201相连，第一P+注入区109与第一金属2 202相连、第二N+注入区110与第一金属3 203相连，第二P+注入区111与第一金属4 204相连，第三N+注入区112与第一金属5 205相连，第一多晶硅栅121与第一金属6206相连，第五N+注入区114与第一金属7 207相连，第二多晶硅栅123与第一金属8 208相连，第三P+注入区115与第一金属9 209相连，第六N+注入区116与第一金属10 210相连，第四P+注入区117与第一金属11 211相连，第七N+注入区118与第一金属12 212相连；
第一金属1 201和第一金属2 202均与第二金属1 213相连，第一金属3 203和第一金属8 208均与第二金属2 214相连，第一金属4 204和第一金属5 205均与第二金属3 215相连，第一金属6 206和第一金属10 210均与第二金属4 216相连，第一金属7 207和第一金属9 209均与第二金属5 217相连，第一金属11211和第一金属12 212均与第二金属6 218相连；
从第二金属1 213引出第一电极301，用作所述双向ESD/TVS保护IC的第一电学应力端，从第二金属6 218引出第二电极302，用作所述双向ESD/TVS保护IC的第二电学应力端。
本发明所述双向ESD/TVS保护IC结构的不同剖面位置如图3所示，不同剖面位置，器件正、反向电学应力作用下的内部电学特性不同。当沿BB’方向切割时，器件剖面结构如图5所示，当正向电学应力作用于所述双向ESD/TVS保护IC的第一电极301时，应力施加在第一N+注入区108、第一P+注入区109上，电流流经纵向的第一N阱103阱电阻和第一N型埋层101埋层电阻，所述双向ESD/TVS保护IC中的横向电场使第一N型埋层101和第一P阱104组成的反偏PN结雪崩击穿，电流流入第二N阱105和第四N阱119，然后流入第四N+注入区113，打开如图4所示由第四N+注入区113，第二多晶硅栅123，第二薄栅氧化层124和第五N+注入区114组成的第二多晶硅栅接高电位的NMOS M2。
当沿AA’方向切割时，所述双向ESD/TVS保护IC剖面结构如图4所示，在正向电学应力作用下，由第一N型埋层101和第一P阱104组成的反偏PN结发生雪崩击穿后，电流迅速增加，当纵向的第一N阱103阱电阻和横向的第一N型埋层101埋层电阻上的压降大于0.7V，主要由第一P+注入区109，第一N阱103和第一P阱104，第二P+注入区111组成的PNP管T1导通，随后，主要由第一N+注入区108，第一N阱103，第一P阱104，第二P阱106，第三P阱120和第三N阱107，第七N+注入区118组成的NPN管T2也导通。由此，PNP管T1和NPN管T2均工作在放大状态下，在PNP管T1和NPN管T2组成的正反馈网络作用下，SCR开启，可提高本发明中所述双向ESD/TVS保护IC的电流泄放能力。其中由纵向的第一N阱103阱电阻和横向的第一N型埋层101埋层电阻组成的偏置电阻延长了电流路径，可增强所述双向ESD/TVS保护IC的电压箝位能力。同时：当第一N型埋层101和第一P阱104组成的反偏PN结发生雪崩击穿后，会有部分电流进入第二N阱106和第四N阱119，然后流入第四N+注入区113。由第四N+注入区113，第二多晶硅栅123，第二薄栅氧化层124和第五N+注入区114组成的NMOS M2的第二多晶硅栅123与第二N+注入区110相连，第二多晶硅栅123得到了高电位，栅下形成的纵向电场，排斥空穴，吸引电子，在第二薄栅氧化层124下形成了弱导电沟道。流入到第四N+注入区113的电流，流过开态NMOSM2和由第三P+注入区115，第二P阱106，第三N阱107组成的二极管，经由阱电阻泄放到地，形成一条表面路径。开态NMOS M2的开启可加速所述双向ESD/TVS保护IC中寄生的SCR的完全开启，增强防护IC的鲁棒性。当电流密度增加到一定程度后，由第四N+注入区113、第一多晶硅栅121，第一薄栅氧化层122和第五N+注入区114组成的第一多晶硅栅接低电位的NMOS M1在栅的耦合作用下开启，表面电流路径在开态NMOS前增加一GGNMOS。雪崩电流通过金属连线流至第三N+注入区112，进入电流表面泄放路径。进一步增强了表面电流路径的电流泄放能力，分流了SCR路径，从而进一步增强所述双向ESD/TVS保护IC的鲁棒性。
所述双向ESD/TVS保护IC，以第四N+注入区113为中心，其余电路结构单元及物理结构均呈左右上下对称特点。在反向电学应力下，所述双向ESD/TVS保护IC的内部电学特性与正向相同，具有双向ESD/TVS防护功能。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (8)
1.一种快速开启均匀导通双向静电浪涌保护IC，其特征在于：双向静电浪涌保护IC即双向ESD/TVS保护IC，包括P型衬底(100)、第一N型埋层(101)、第二N型埋层(102)、第一N阱(103)、第一P阱(104)、第二N阱(105)、第二P阱(106)、第三N阱(107)、第一N+注入区(108)、第一P+注入区(109)、第二N+注入区(110)、第二P+注入区(111)、第三N+注入区(112)、第四N+注入区(113)、第五N+注入区(114)、第三P+注入区(115)、第六N+注入区(116)、第四P+注入区(117)、第七N+注入区(118)、第四N阱(119)、第三P阱(120)、第一多晶硅栅(121)、第一薄栅氧化层(122)、第二多晶硅栅(123)及第二薄栅氧化层(124)；
P型衬底(100)为凸台结构，在凸台结构两侧的表面区域，从左至右依次设有第一N型埋层(101)和第二N型埋层(102)，凸台结构的凸台面与第一N型埋层(101)和第二N型埋层(102)的表面齐平；第一N型埋层(101)的左侧边缘与第一N阱(103)的左侧边缘相连，第一N型埋层(101)的右侧边缘位于第一P阱(104)的中间；第二N型埋层(102)的左侧边缘位于第二P阱(106)的中间，第二N型埋层(102)的右侧边缘与第三N阱(107)的右侧边缘相连；
沿所述双向ESD/TVS保护IC左右方向，在第一N型埋层(101)和第二N型埋层(102)的表面区域从左到右依次设有第一N阱(103)、第一P阱(104)、第二N阱(105)、第二P阱(106)和第三N阱(107)；
在第一N阱(103)的表面区域从左到右依次设有第一N+注入区(108)、第一P+注入区(109)和第二N+注入区(110)；
在第一P阱(104)的表面区域的中央设有第二P+注入区(111)；
在第二P阱(106)的表面区域的中央设有第三P+注入区(115)；
在第三N阱(107)的表面区域从左到右依次设有第六N+注入区(116)、第四P+注入区(117)和第七N+注入区(118)；
在第一P阱(104)和第二P阱(106)之间、P型衬底(100)的表面区域，从上到下，依次设有第四N阱(119)、第三P阱(120)和第二N阱(105)；
沿所述双向ESD/TVS保护IC上下方向，第四N+注入区(113)自上而下跨接在第四N阱(119)、第三P阱(120)和第二N阱(105)表面区域；
在第三P阱(120)的表面区域，从左到右依次设有第三N+注入区(112)、第一多晶硅栅(121)及被其覆盖的第一薄栅氧化层(122)、第二多晶硅栅(123)及被其覆盖的第二薄栅氧化层(124)、第五N+注入区(114)，第四N+注入区(113)的左侧边缘与第一多晶硅栅(121)及被其覆盖的第一薄栅氧化层(122)的右侧边缘相连，其右侧边缘与第二多晶硅栅(123)及被其覆盖的第二薄栅氧化层(124)的左侧边缘相连；
金属线用于连接所述双向ESD/TVS保护IC的不同电路结构，并从部分金属线中引出两个电极作为所述双向ESD/TVS保护IC的电学应力端口。
2.根据权利要求1所述的一种快速开启均匀导通双向静电浪涌保护IC，其特征还在于：其中第一N+注入区(108)与第一金属1(201)相连，第一P+注入区(109)与第一金属2(202)相连、第二N+注入区(110)与第一金属3(203)相连，第二P+注入区(111)与第一金属4(204)相连，第三N+注入区(112)与第一金属5(205)相连，第一多晶硅栅(121)与第一金属6(206)相连，第五N+注入区(114)与第一金属7(207)相连，第二多晶硅栅(123)与第一金属8(208)相连，第三P+注入区(115)与第一金属9(209)相连，第六N+注入区(116)与第一金属10(210)相连，第四P+注入区(117)与第一金属11(211)相连，第七N+注入区(118)与第一金属12(212)相连；
第一金属1(201)和第一金属2(202)均与第二金属1(213)相连，第一金属3(203)和第一金属8(208)均与第二金属2(214)相连，第一金属4(204)和第一金属5(205)均与第二金属3(215)相连，第一金属6(206)和第一金属10(210)均与第二金属4(216)相连，第一金属7(207)和第一金属9(209)均与第二金属5(217)相连，第一金属11(211)和第一金属12(212)均与第二金属6(218)相连；
从第二金属1(213)引出第一电极(301)，用作所述双向ESD/TVS保护IC的第一电学应力端，从第二金属6(218)引出第二电极(302)，用作所述双向ESD/TVS保护IC的第二电学应力端。
3.根据权利要求1或2所述的快速开启均匀导通双向静电浪涌保护IC，其特征还在于：由第一N型埋层(101)与第一P阱(104)构成的第一反偏电路结构，以及由第二N型埋层(102)与第二P阱(106)构成的第二反偏电路结构，用于调节所述双向ESD/TVS保护IC分别在正向与反向ESD/TVS应用作用下的工作电压及其触发电压，用于满足不同工艺与电源域被保护高压IC或电路的ESD/TVS防护需求。
4.根据权利要求1或2所述的快速开启均匀导通双向静电浪涌保护IC，其特征还在于：由第三N+注入区(112)、第一多晶硅栅(121)、第一薄栅氧化层(122)、第四N+注入区(113)构成的第一NMOS M1，由第四N+注入区(113)、第二多晶硅栅(123)，第二薄栅氧化层(124)和第五N+注入区(114)构成的第二NMOS M2，能够增强所述ESD/TVS保护IC的电流导通均匀性，并提高所述双向ESD/TVS保护IC的开启速度。
5.根据权利要求1或2所述的快速开启均匀导通双向静电浪涌保护IC，其特征还在于：由第一P+注入区(109)、第一N阱(103)、第一P阱(104)、第二P阱(106)、第三P阱(120)、第三N阱(107)和第七N+注入区(118)构成的SCR电流路径，能够增强所述双向ESD/TVS保护IC的鲁棒性，提高开启速度。
6.根据权利要求1或2所述的快速开启均匀导通双向静电浪涌保护IC，其特征还在于：所述双向ESD/TVS保护IC能够通过在所述P型衬底上表面区域增加场氧隔离区域，削弱增强高压保护集成电路的级联后的寄生效应，实现不同电源域的高压ESD/TVS防护需求。
7.根据权利要求1或2所述的快速开启均匀导通双向静电浪涌保护IC，其特征还在于：所述双向ESD/TVS保护IC能够通过叉指并接方法，增强电路抗ESD/TVS鲁棒性；所述双向ESD/TVS保护IC还能够通过堆叠方法，实现对不同高压IC或电路的ESD/TVS防护。
8.根据权利要求1或2所述的快速开启均匀导通双向静电浪涌保护IC，其特征还在于：所述双向ESD/TVS保护IC，以第四N+注入区(113)为中心，其余电路结构单元及物理结构均呈左右上下对称特点，当在所述双向ESD/TVS保护IC的第一电学应力端与第二电学应力端之间，无论施加正向或反向的电学应力，所述双向ESD/TVS保护IC内部在正向电学应力作用下的内部电学特性与反向电学应力作用下的内部电学特性相同，具有双向ESD/TVS防护功能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011472694.0A CN112599522B (zh) | 2020-12-15 | 2020-12-15 | 一种快速开启均匀导通双向静电浪涌保护ic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011472694.0A CN112599522B (zh) | 2020-12-15 | 2020-12-15 | 一种快速开启均匀导通双向静电浪涌保护ic |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112599522A CN112599522A (zh) | 2021-04-02 |
| CN112599522B true CN112599522B (zh) | 2023-06-27 |
Family
ID=75195763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011472694.0A Active CN112599522B (zh) | 2020-12-15 | 2020-12-15 | 一种快速开启均匀导通双向静电浪涌保护ic |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112599522B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114759536B (zh) * | 2022-05-09 | 2023-05-02 | 江南大学 | 一种低噪声放大器的超低压静电浪涌全芯片防护电路 |
| CN114664816B (zh) * | 2022-05-19 | 2023-05-19 | 芯峰科技(广州)有限公司 | 一种四阱双向的可控硅结构的快充静电浪涌防护电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681660A (zh) * | 2013-12-13 | 2014-03-26 | 江南大学 | 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件 |
| CN107680965A (zh) * | 2017-11-10 | 2018-02-09 | 江南大学 | 一种基于scr结构的双mos辅助触发的esd保护器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10290627B2 (en) * | 2016-03-11 | 2019-05-14 | Jiangnan University | Embedded high voltage LDMOS-SCR device with a strong voltage clamp and ESD robustness |
-
2020
- 2020-12-15 CN CN202011472694.0A patent/CN112599522B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681660A (zh) * | 2013-12-13 | 2014-03-26 | 江南大学 | 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件 |
| CN107680965A (zh) * | 2017-11-10 | 2018-02-09 | 江南大学 | 一种基于scr结构的双mos辅助触发的esd保护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112599522A (zh) | 2021-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105190887B (zh) | 紧凑型静电放电(esd)保护结构 | |
| KR100642651B1 (ko) | 정전기 방전용 실리콘 제어 정류기 | |
| CN107658295B (zh) | 一种全对称双栅控二极管触发scr结构的双向esd保护抗闩锁器件 | |
| CN101630673B (zh) | 静电放电保护电路 | |
| CN112599522B (zh) | 一种快速开启均匀导通双向静电浪涌保护ic | |
| TW201630115A (zh) | 用於高電壓（ｈｖ）靜電放電（ｅｓｄ）保護之ｒｃ堆疊ｍｏｓｆｅｔ電路 | |
| CN101443908A (zh) | 防止静电放电的本体偏置pmos保护 | |
| CN108807376B (zh) | 一种低压mos辅助触发scr的双向瞬态电压抑制器 | |
| CN107452735B (zh) | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 | |
| CN109698195B (zh) | 一种小回滞双向瞬态电压抑制器及其应用 | |
| CN101211910A (zh) | 用于保护半导体集成电路的器件 | |
| CN111933639A (zh) | 一种用于高压容限电路的静电保护结构 | |
| CN103985710A (zh) | 一种双向scr结构的esd防护器件 | |
| CN102315212B (zh) | 栅驱动晶闸管电路以及静电保护电路 | |
| CN107680965B (zh) | 一种基于scr结构的双mos辅助触发的esd保护器件 | |
| US20130300487A1 (en) | Semiconductor switch | |
| CN108878417B (zh) | 一种高维持mos辅助触发scr结构的瞬态电压抑制器 | |
| KR20090064932A (ko) | 정전기 방전 보호 소자 | |
| CN112563261B (zh) | 一种cmos辅助触发scr结构的高压保护集成电路 | |
| CN113871382B (zh) | 一种优化esd防护性能的dcscr器件 | |
| JPH10242400A (ja) | 静電気放電の保護のための回路 | |
| CN110880499B (zh) | 一种衬底辅助触发与电压钳位的esd/eos防护方法 | |
| KR100504203B1 (ko) | 반도체장치의 보호소자 | |
| CN111725206B (zh) | Pmos触发的scr器件、scr器件的制造方法及scr静电保护电路 | |
| CN110047828B (zh) | 一种基于soi工艺的rc耦合触发双向瞬态电压抑制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |