CN111725206B - Pmos触发的scr器件、scr器件的制造方法及scr静电保护电路 - Google Patents
Pmos触发的scr器件、scr器件的制造方法及scr静电保护电路 Download PDFInfo
- Publication number
- CN111725206B CN111725206B CN201910691004.1A CN201910691004A CN111725206B CN 111725206 B CN111725206 B CN 111725206B CN 201910691004 A CN201910691004 A CN 201910691004A CN 111725206 B CN111725206 B CN 111725206B
- Authority
- CN
- China
- Prior art keywords
- region
- well region
- injection
- scr
- scr device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 230000001960 triggered effect Effects 0.000 title claims abstract description 28
- 238000002347 injection Methods 0.000 claims abstract description 104
- 239000007924 injection Substances 0.000 claims abstract description 104
- 239000003990 capacitor Substances 0.000 claims description 21
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 10
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Abstract
本发明提供了一种PMOS触发的SCR器件、SCR器件的制造方法及SCR静电保护电路。其中，本发明提供的PMOS触发的SCR器件，包括埋氧化层，还包括依次设于埋氧化层表面的第一P+注入区、N阱区、P+注入触发区、P阱区和第一N+注入区，第一P+注入区连接于阳极，第一N+注入区连接于阴极，N阱区的远离埋氧化层的一侧设有栅极结构。具有如下有益效果：SCR的导通不依赖于传统结构中N阱和P阱之间结的反向击穿,而是通过开启PMOS管引入沟道电流，大大降低了SCR的触发电压；加快了SCR的开启速度，具备有效性和敏捷性；大大改善了SCR的ESD保护性能。
Description
技术领域
本发明涉及集成电路(IC)设计中的静电保护领域，尤其涉及一种PMOS触发的SCR器件、SCR器件的制造方法及SCR静电保护电路。
背景技术
互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺尺寸向深亚微米范围缩比，使静电释放(Electro-Static discharge，ESD)保护成为一个重要的可靠性问题。为了保护集成电路免受损伤，需要在芯片的输入/输出(I/O)和内核电路实现ESD保护，即静电保护。在有限的空间内制造ESD保护电路同时对集成电路造成最小的影响，是一项具有挑战性的设计任务。
可控硅(Silicon Controlled Rectifier，SCR)可以导通大量的电流，使多余的电荷得以快速泄放，防止内部电路被损坏，因此特别适合应用于ESD保护。绝缘体上硅(Silicon-On-Insulator，SOI)是在顶层硅和背衬底之间引入了一层埋氧化层作为绝缘层，埋氧化层延伸于半导体元件的有源区下方。SOI技术带来许多结构上与物理特性上的改良，但是SOI结构也带来更严重的静电放电的问题。
存在以下几个原因使CMOS SOI集成电路的ESD保护特别困难。首先，因为器件是在硅薄膜中制造的，基于厚场氧化物的ESD技术不能采用。其次，由于SOI中埋氧化物的存在使器件的ESD功耗不容易散掉，导致其在大电流下鲁棒性较差。同时因为有埋氧化层，在体硅工艺中通常采用的大面积寄生二极管、双极器件和硅可控整流器(SCR)，在标准的SOI工艺中不容易实现。
传统的SOI-SCR结构如图1所示，N阱3和P阱4中各有一个N+注入区和P+注入区，N阱中的两个注入区相连接到阳极，P阱中的两个注入区相连接到阴极。图2是传统SCR器件内部寄生结构的等效电路。电路正常工作时，SCR处于高阻状态，只有一个很小的PN结反向漏电流，不会影响电路的正常工作。当正向ESD电压出现在阳极时(P+端)，寄生NPN管6和寄生PNP管5导通，两个寄生的晶体管形成了一个正反馈结构。两个寄生的晶体管相继导通后，由于雪崩击穿导致器件内部电阻大大降低，出现电压“滞回”现象，即Snapback效应，此时的SCR开始释放ESD产生的大电流。
虽然SCR器件的ESD能力强，面积优势比较大，但它的劣势也比较明显，它的触发电压和维持电压调整不灵活，图3所示为传统SCR器件的工作特性曲线，过高的触发电压和过低的维持电压使其难以满足ESD的设计窗口。在ESD保护器件中，最重要的两个参数是触发电压和维持电压，触发电压主要是由N阱和P阱形成的PN结的雪崩击穿电压决定，它的大小可以通过调节P阱和N阱浓度或阱电阻等参数来改变，传统的SCR器件，由于N阱和P阱掺杂浓度低，触发电压较高，使其在低压ESD应用中使用受限。因为低压电路中，栅氧化层比较薄，相应的击穿电压也较低，当ESD脉冲信号进来时，SCR保护器件可能还未触发开启，过高的电压就已经把栅氧化层击穿，内部电路受到不可逆的损伤。
因此，有必要解决现有SOI-SCR的触发电压过高的问题。
发明内容
为了解决现有SOI-SCR的触发电压过高的问题，本发明提出了一种PMOS触发的SCR器件、SCR器件的制造方法及SCR静电保护电路，本发明具体是以如下技术方案实现的。
本发明提供了一种PMOS触发的SCR器件，包括埋氧化层，还包括依次设于所述埋氧化层表面的第一P+注入区、N阱区、P+注入触发区、P阱区和第一N+注入区，所述第一P+注入区连接于阳极，所述第一N+注入区连接于阴极，所述N阱区的远离所述埋氧化层的一侧设有栅极结构。
本发明PMOS触发的SCR器件的进一步改进在于，所述阳极用于连接延时电路的第一端，所述阴极用于连接所述延时电路的第二端，所述栅极结构用于连接所述延时电路的第三端。
本发明PMOS触发的SCR器件的进一步改进在于，所述埋氧化层的表面还设有第二N+注入区和第二P+注入区，所述第一P+注入区和所述第二N+注入区均注入于所述N阱区中远离所述P阱区的一侧，所述第一N+注入区和所述第二P+注入区均注入于所述P阱区中远离所述N阱区的一侧。
此外，本发明还提供一种包含上述SCR器件的PMOS触发的SCR静电保护电路，SCR静电保护电路还包括延时电路，所述延时电路用于当静电信号发生时控制所述SCR器件导通，并用于当待保护电路正常工作时控制SCR器件截止，所述SCR器件的阳极用于连接所述延时电路的第一端，所述SCR器件的阴极用于连接所述延时电路的第二端，所述SCR器件的栅极结构用于连接所述延时电路的第三端。
本发明SCR静电保护电路的进一步改进在于，所述延时电路为RC延时电路。
本发明SCR静电保护电路的更进一步改进在于，所述RC延时电路包括电阻和电容，所述电阻的第一端连接于所述阳极，所述电阻的第二端连接于所述电容的第一端，所述电容的第二端连接于所述阴极，所述电容的第一端还连接于所述栅极结构。
本发明SCR静电保护电路的更进一步改进在于，所述电容包括第一极板和第二极板，所述第二极板为焊盘，所述第一极板设于所述第二极板的靠近所述SCR器件的一侧。
本发明SCR静电保护电路的更进一步改进在于，所述第一极板连接于所述电阻的第二端和所述栅极结构，所述第二极板连接于所述阴极。
此外，本发明还提供一种制造上述SCR器件的方法，包括步骤：
制造埋氧化层；
于所述埋氧化层的表面制造N阱区和P阱区；
于所述N阱区的远离所述埋氧化层的一侧制造栅极结构；
于所述埋氧化层的表面制造第一P+注入区、P+注入触发区和第一N+注入区，其中，将所述第一P+注入区注入于所述N阱区中远离所述P阱区的一侧，将所述P+注入触发区注入于所述N阱区和所述P阱区之间，将所述第一N+注入区注入于所述P阱区中远离所述N阱区的一侧；
于所述第一P+注入区制造阳极焊盘；
于所述第一N+注入区制造阴极焊盘。
本发明SCR器件的制造方法的进一步改进在于，所述SCR器件的所述埋氧化层的表面还设有第二N+注入区和第二P+注入区，于所述埋氧化层的表面制造第一P+注入区、P+注入触发区和第一N+注入区的步骤中：
将所述第二N+注入区注入于所述N阱区中远离所述P阱区的一侧，且将所述第一N+注入区注入于所述P阱区中远离所述N阱区的一侧；
将所述第一P+注入区注入于所述N阱区中远离所述P阱区的一侧，且将所述P+注入触发区注入于所述N阱区和所述P阱区之间，且将所述第二P+注入区注入于所述P阱区中远离所述N阱区的一侧。
采用上述技术方案，本发明PMOS触发的SCR器件、SCR器件的制造方法及SCR静电保护电路，具有如下有益效果：
1)SCR的导通不依赖于传统结构中N阱和P阱之间结的反向击穿,而是通过开启PMOS管引入沟道电流，大大降低了SCR的触发电压；
2)加快了SCR的开启速度，具备有效性和敏捷性；
3)大大改善了SCR的ESD保护性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中基于SOI工艺的SCR结构示意图。
图2为传统SCR器件内部寄生结构的等效电路示意图。
图3为传统SCR器件的工作特性曲线示意图。
图4为本发明实施例1的PMOS触发的SCR器件的剖面结构示意图。
图5为本发明实施例1的PMOS触发的SCR器件的版图结构示意图。
图6为本发明实施例2的PMOS触发的SCR静电保护电路的示意图。
图7为本发明实施例3的SCR器件的制造方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
传统的晶闸管器件结构如图1和图2所示，传统晶闸管具有三个PN结，当晶闸管承受阳极到阴极正向电压时,为使晶闸管导通,必须使承受反向电压的PN结失去阻挡作用，使该PN结雪崩击穿。但是在低压电路中，由于CMOS的栅氧化层比较薄，相应的击穿电压也比较低，当ESD脉冲信号进来时，SCR保护器件可能还未触发开启，过高的电压就已经把CMOS的栅氧化层击穿，内部电路受到不可逆的损伤；即，在低压电路中，SCR难以触发导通，因而ESD脉冲信号产生的大电流无法及时通过SCR进行泄放，导致ESD脉冲信号损坏CMOS内部电路。
为解决现有SOI-SCR的触发电压过高的问题，本发明提出了一种PMOS触发的SCR器件1、SCR器件1的制造方法及SCR静电保护电路。
实施例1：
结合图4和图5所示，本发明提出的一种PMOS触发的SCR器件1，包括埋氧化层10，还包括依次设于埋氧化层10表面的第一P+注入区11、N阱区12、P+注入触发区13、P阱区14和第一N+注入区15，第一P+注入区11连接于阳极Anode，第一N+注入区15连接于阴极Cathode，N阱区12的远离埋氧化层10的一侧设有栅极结构16。
实施例1中，在传统SOI-SCR结构的基础上，在N阱区12和P阱区14交界处注入一层P+注入区(即P+注入触发区13)；第一P+注入区11、N阱区12和P+注入触发区13就形成了一个类似PMOS的结构；再在两个相邻P+区之间添加一层GATE，即在N阱区12之上设置栅极结构16，就形成了一个真正意义上的PMOS管(P沟道场效应晶体管)。
PMOS管具有三个引脚，分别为漏极、源极和栅极，当PMOS的栅极相对于源极施加负电压时，PMOS导通。
在本实施例1中，栅极结构16就相当于PMOS中的栅极，当在栅极结构16施加低电平时，PMOS导通。使用本实施例1中的SCR保护器件时，将栅极结构16设置为由ESD脉冲信号控制；具体地，有ESD脉冲信号时，控制栅极结构16为低电平则PMOS导通；而当CMOS电路正常工作时，控制栅极结构16为高电平则PMOS关断。此外，阳极Anode和阴极Cathode分别作为ESD脉冲信号的输入输出端，阳极Anode连接于I/O，阴极Cathode接地，用于泄放电流。阳极Anode和栅极结构16均接收ESD脉冲信号。
本实施例1中的栅极结构16为二氧化硅材质。
具体地，当阳极Anode向阴极Cathode进行正向ESD冲击时，栅极结构16保持在零电位，即PMOS的栅极为低电平；PMOS的漏源极之间形成P沟道，PMOS导通；阳极Anode接收ESD脉冲信号，沟道电流直接灌入到P阱区14中，并在P阱区14的阱电阻上产生压降，随着电压继续增加，压降大于0.7V时，SCR的寄生NPN管(包括N阱区12、P+注入触发区13和P阱区14、第一N+注入区15)导通，NPN管集电极电流的增加会引起PNP管(包括第一P+注入区11、N阱区12、P+注入触发区13和P阱区14)基极电流的增加，使PNP管导通；从而在I/O端口(接阳极Anode)与地(接阴极Cathode)之间形成了第一P+注入区11→N阱区12→P+注入触发区13→P阱区14→第一N+注入区15的低阻通路，使得I/O端口迅速箝位至很低的电压(即维持电压Vh)，从而泄放ESD冲击电流。
可知，本实施例1通过内嵌PMOS管，使其在ESD信号进来时直接将沟道电流引入到P阱区14中；不依赖于PN结的反向击穿，大大降低了触发电压，加快了SCR的开启速度，具备有效性和敏捷性。
进一步地，阳极Anode用于连接延时电路的第一端，阴极Cathode用于连接延时电路的第二端，栅极结构16用于连接延时电路的第三端。
本实施例1中，因为需要由ESD脉冲信号控制栅极结构16电平，因此在使用时可以通过延时电路处理ESD脉冲信号，ESD脉冲信号经延时电路来控制栅极结构16。具体地，可使用RC延时电路；合理设置电容电阻值使得RC延时网络无法跟随快速上升的ESD脉冲信号但能跟随电路正常工作时的Vdd信号；因此，当ESD脉冲信号发生时，栅极结构16为低电平；当电路正常工作时，栅极结构16为高电平。
实施例1中，阳极Anode接收ESD脉冲信号，RC延时电路的第一端接收ESD脉冲信号；阴极Cathode为输出端，阴极Cathode和RC延时电路的第二端均接地。
进一步地，埋氧化层10的表面还设有第二N+注入区122和第二P+注入区142，第一P+注入区11和第二N+注入区122均注入于N阱区12中远离P阱区14的一侧，第一N+注入区15和第二P+注入区142均注入于P阱区14中远离N阱区12的一侧。
如图5所示，本实施例1中，第二N+注入区122位于第一P+注入区11的中部，第二N+注入区122用于给N阱区12置电位。第二P+注入区142位于第一N+注入区15的中部，第二P+注入区142用于给P阱区14置电位。
此外，SCR器件1还包括设于埋氧化层10下方的衬底(图中未显示)。图4中，STI结构17是由器件浅沟槽隔离工艺形成的，用于器件隔离；STI结构17的形成通常是先在半导体基底上沉积一层氮化硅层，然后图案化此氮化硅层形成硬掩膜；N阱区12上的栅极结构16同现有的PMOS栅极具有相同的构造，包括一层很薄的二氧化硅绝缘层膜和绝缘层膜上的电极。
图4中的P+trigger表示P+注入触发区13，Gate表示栅极结构16，Box表示埋氧化层10。图5中SAB表示硅化金属阻止区，Contact表示连接点。
实施例2：
结合图4至图6所示，本发明实施例2提供了一种包含实施例1中SCR器件1的PMOS触发的SCR静电保护电路，还包括延时电路，延时电路用于当静电信号发生时控制SCR器件1导通，并用于当待保护电路正常工作时控制SCR器件1截止，SCR器件1的阳极Anode用于连接延时电路的第一端，SCR器件1的阴极Cathode用于连接延时电路的第二端，SCR器件1的栅极结构16用于连接延时电路的第三端。
本实施例2应用于CMOS电路，延时电路用于当静电信号发生时控制SCR器件1导通，静电电流通过SCR器件1泄放；延时电路还用于当电路正常工作时控制SCR器件1截止，由此SCR器件1不会影响电路正常工作。
进一步地，延时电路为RC延时电路。
更进一步地，RC延时电路包括电阻21和电容22，电阻21的第一端连接于阳极Anode，电阻21的第二端连接于电容22的第一端，电容22的第二端连接于阴极Cathode，电容22的第一端还连接于栅极结构16。
通过设置合理的RC值，RC电路可控制PMOS管GATE端的电位，使PMOS在ESD脉冲信号进来时导通，在电路正常工作时保持关断，避免漏电。具体原理如下。
常见的ESD放电模式，如人体放电模型(HBM)、带电器件放电模型(CDM)、机器放电模型(MM)，其ESD脉冲信号上升时间通常在几纳秒到几十纳秒之间，而直流电源在上电时，其脉冲信号上升时间通常为几个微秒。
因此，本实施例2中，将RC延时设置在0.1-1us之间，当ESD信号进来时，RC网络无法跟随ESD信号，栅极结构16GATE端保持在0电位，PMOS管开启；当电路正常工作时，Vdd信号接入，RC网络可以跟随直流电源信号，GATE端保持在高电平，PMOS管关断。
更进一步地，电容22包括第一极板221和第二极板222，第二极板222为焊盘，第一极板221设于第二极板222的靠近SCR器件1的一侧。
更进一步地，第一极板221连接于电阻21的第二端和栅极结构16，第二极板222连接于阴极Cathode。
现有技术中，两个相互靠近的导体，中间夹一层不导电的绝缘介质，就构成了电容器。在传统的SCR器件中，RC延时电路需要使用专门的电容，因此会增加版图面积。
本实施例2中，与传统RC电路使用MOS电容不同，本实施例2在阴极PAD(Gnd)下方做一层POLY(第一极板221)，利用金属层Metal Pad和POLY之间的寄生电容，避免使用MOS电容增加的额外的版图面积。较佳地，第一极板221为二氧化硅材质。
实施例3：
如图7所示，本发明实施例3提供了一种制造实施例1中的SCR器件1的方法，包括步骤：
步骤S101：制造埋氧化层10；
步骤S102：于埋氧化层10的表面制造N阱区12和P阱区14；
步骤S103：于N阱区12的远离埋氧化层10的一侧制造栅极结构16；
步骤S104：于埋氧化层10的表面制造第一P+注入区11、P+注入触发区13和第一N+注入区15，其中，将第一P+注入区11注入于N阱区12中远离P阱区14的一侧，将P+注入触发区13注入于N阱区12和P阱区14之间，将第一N+注入区15注入于P阱区14中远离N阱区12的一侧；
步骤S105：于第一P+注入区11制造阳极焊盘Anode；
步骤S106：于第一N+注入区15制造阴极焊盘Cathode。
进一步地，SCR器件1的埋氧化层10的表面还设有第二N+注入区122和第二P+注入区142；
步骤S104包括：
将第二N+注入区122注入于N阱区12中远离P阱区14的一侧，且将第一N+注入区15注入于P阱区14中远离N阱区12的一侧；
将第一P+注入区11注入于N阱区12中远离P阱区14的一侧，且将P+注入触发区13注入于N阱区12和P阱区14之间，且将第二P+注入区142注入于P阱区14中远离N阱区12的一侧。
本实施例3中，于N阱区12上制造栅极结构16，于N阱区12和P阱区14之间制造P+注入触发区13，使第一P+注入区11、N阱区12和P+注入触发区13形成PMOS结构。
本发明中基于SOI工艺的SCR器件，通过内嵌PMOS管，PMOS管在低电位的时候保持导通，使沟道电流由第一P+注入区11经P+注入触发区13直接灌入P阱区14中，寄生NPN管、寄生PNP管相继导通，SCR器件开启。而PMOS管在高电位的时候截止，SCR截止。换言之，本发明提供的SCR器件，大大降低了SCR的触发电压，加快了SCR的开启速度，具备有效性和敏捷性，不必像传统SCR一样依赖于PN结的反向击穿。
本发明中的SCR器件，可以作为ESD保护器件应用于ESD静电保护；SCR器件的应用不局限于静电保护，可以用于其他需要较低的SCR触发电压的场景。
结合ESD保护器件的要求(一方面在ESD现象发生时能及时提供一个低阻泄放大电流通道，另一方面不能影响电路正常工作)，本发明中的SCR器件应用在ESD静电保护时，将内嵌PMOS的栅极结构设置为根据电路状态(分为ESD现象发生时和电路正常工作时)控制导通或截止，当ESD现象发生时，栅极结构为低电平，PMOS导通，SCR导通；当电路正常工作时，栅极结构为高电平，PMOS截止，SCR截止。
本发明提供了一种PMOS触发的SCR器件，使其触发电压降低，当ESD脉冲信号进来时，在内部电路未受损伤之前就能开启泄放电流，有效的保护了芯片。PMOS触发SOI SCR剖面图如图4所示。基于传统SOI SCR的结构，在N阱区12和P阱区14交界处注入一层P+trigger，P+trigger和N阱区12左侧的P+注入区(阳极)以及它们中间的N阱区12就形成了一个类似PMOS的结构，因此，在两个相邻P+区之间添加一层GATE，就形成了一个真正意义上的PMOS管。
此外，本发明提供了一种SCR静电保护电路，与传统RC侦测电路使用MOS电容不同，本发明在阴极PAD(Gnd)下方做一层POLY，利用的是金属层和POLY之间的寄生电容，此举可避免使用MOS电容增加的额外的版图面积。通过设置合理的RC值，RC侦测电路可控制PMOS管GATE端的电位，使其在ESD脉冲信号进来时导通，在电路正常工作时保持关断，避免漏电。具体的工作原理如下。
常见的ESD放电模式，如人体放电模型(HBM)、带电器件放电模型(CDM)、机器放电模型(MM)，其ESD脉冲信号上升时间通常在几纳秒到几十纳秒之间，而直流电源在上电时，其脉冲信号上升时间通常为几个微秒。因此，RC延时应在0.1-1us之间，当ESD信号进来时，RC网络无法跟随ESD信号，GATE端保持在0电位，PMOS管开启；当电路正常工作时，Vdd信号接入，RC网络可以跟随直流电源信号，GATE端保持在高电平，PMOS管关断。
图5所示为PMOS触发SOI SCR版图结构。可以看到，GATE右侧的P+区横跨N阱区12和P阱区14，G2/G1用于给N阱区12和P阱区14置电位，G2接阳极(I/O)，G1接阴极(Gnd)。
当阳极向阴极进行正向ESD冲击时，GATE端保持在零电位，GATE下方形成沟道，PMOS开启，沟道电流直接灌入到P阱区14中，并在P阱区14的阱电阻上产生压降，随着电压继续增加，压降大于0.7V时，寄生NPN管导通，NPN管集电极电流的增加会引起PNP管基极电流的增加，使PNP管导通，从而在I/O端口与地之间形成了P+→N阱区12→P+→P阱区14→N+的低阻通路，使得I/O端口迅速箝位至很低的电压(即维持电压Vh)，从而泄放ESD冲击电流。传统结构的SOI SCR，由于依赖N阱区12和P阱区14的反向击穿电流触发NPN管开启，其触发电压非常高，不能满足ESD的设计窗口，本发明通过内嵌PMOS，使其在ESD信号进来时直接将沟道电流引入到P阱区14中，SCR的导通不依赖于传统结构中N阱和P阱之间结的反向击穿,而是通过开启PMOS管引入沟道电流，大大降低了触发电压，加快了SCR的开启速度，具备有效性和敏捷性。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种PMOS触发的SCR器件，包括埋氧化层，其特征在于：还包括依次设于所述埋氧化层表面的第一P+注入区、N阱区、P+注入触发区、P阱区和第一N+注入区，所述第一P+注入区连接于阳极，所述第一N+注入区连接于阴极，所述N阱区的远离所述埋氧化层的一侧设有栅极结构；
所述阳极用于连接延时电路的第一端，所述阴极用于连接所述延时电路的第二端，所述栅极结构用于连接所述延时电路的第三端，当所述阳极在接收到ESD脉冲信号时，所述ESD脉冲信号利用所述延时电路控制所述栅极结构为低电平状态。
2.如权利要求1所述的PMOS触发的SCR器件，其特征在于：所述埋氧化层的表面还设有第二N+注入区和第二P+注入区，所述第一P+注入区和所述第二N+注入区均注入于所述N阱区中远离所述P阱区的一侧，所述第一N+注入区和所述第二P+注入区均注入于所述P阱区中远离所述N阱区的一侧。
3.一种包含权利要求1至2中任一项所述SCR器件的PMOS触发的SCR静电保护电路，其特征在于：还包括延时电路，所述延时电路用于当静电信号发生时控制所述SCR器件导通，并用于当待保护电路正常工作时控制SCR器件截止，所述SCR器件的阳极用于连接所述延时电路的第一端，所述SCR器件的阴极用于连接所述延时电路的第二端，所述SCR器件的栅极结构用于连接所述延时电路的第三端。
4.如权利要求3所述的PMOS触发的SCR静电保护电路，其特征在于：所述延时电路为RC延时电路。
5.如权利要求4所述的PMOS触发的SCR静电保护电路，其特征在于：所述RC延时电路包括电阻和电容，所述电阻的第一端连接于所述阳极，所述电阻的第二端连接于所述电容的第一端，所述电容的第二端连接于所述阴极，所述电容的第一端还连接于所述栅极结构。
6.如权利要求5所述的PMOS触发的SCR静电保护电路，其特征在于：所述电容包括第一极板和第二极板，所述第二极板为焊盘，所述第一极板设于所述第二极板的靠近所述SCR器件的一侧。
7.如权利要求6所述的PMOS触发的SCR静电保护电路，其特征在于：所述第一极板连接于所述电阻的第二端和所述栅极结构，所述第二极板连接于所述阴极。
8.一种制造如权利要求1至2中任一项所述的SCR器件的方法，其特征在于，包括步骤：
制造埋氧化层；
于所述埋氧化层的表面制造N阱区和P阱区；
于所述N阱区的远离所述埋氧化层的一侧制造栅极结构；
于所述埋氧化层的表面制造第一P+注入区、P+注入触发区和第一N+注入区，其中，将所述第一P+注入区注入于所述N阱区中远离所述P阱区的一侧，将所述P+注入触发区注入于所述N阱区和所述P阱区之间，将所述第一N+注入区注入于所述P阱区中远离所述N阱区的一侧；
于所述第一P+注入区制造阳极焊盘；
于所述第一N+注入区制造阴极焊盘。
9.如权利要求8所述的制造SCR器件的方法，其特征在于，所述SCR器件的所述埋氧化层的表面还设有第二N+注入区和第二P+注入区，于所述埋氧化层的表面制造第一P+注入区、P+注入触发区和第一N+注入区的步骤中：
将所述第二N+注入区注入于所述N阱区中远离所述P阱区的一侧，且将所述第一N+注入区注入于所述P阱区中远离所述N阱区的一侧；
将所述第一P+注入区注入于所述N阱区中远离所述P阱区的一侧，且将所述P+注入触发区注入于所述N阱区和所述P阱区之间，且将所述第二P+注入区注入于所述P阱区中远离所述N阱区的一侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910691004.1A CN111725206B (zh) | 2019-07-29 | 2019-07-29 | Pmos触发的scr器件、scr器件的制造方法及scr静电保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910691004.1A CN111725206B (zh) | 2019-07-29 | 2019-07-29 | Pmos触发的scr器件、scr器件的制造方法及scr静电保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111725206A CN111725206A (zh) | 2020-09-29 |
| CN111725206B true CN111725206B (zh) | 2023-11-21 |
Family
ID=72563896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910691004.1A Active CN111725206B (zh) | 2019-07-29 | 2019-07-29 | Pmos触发的scr器件、scr器件的制造方法及scr静电保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111725206B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113013157A (zh) * | 2021-02-24 | 2021-06-22 | 上海华力微电子有限公司 | 一种内嵌硅控整流器的pmos型esd器件及其实现方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0955483A (ja) * | 1995-06-09 | 1997-02-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
| CN101017818A (zh) * | 2007-03-05 | 2007-08-15 | 浙江大学 | 一种增大静电电流有效流通面积的esd防护电路 |
| CN101202281A (zh) * | 2006-12-12 | 2008-06-18 | 上海华虹Nec电子有限公司 | 一种scr静电保护器件及制造方法 |
| CN102025135A (zh) * | 2009-09-17 | 2011-04-20 | 上海宏力半导体制造有限公司 | 一种esd保护装置 |
| CN109411468A (zh) * | 2018-10-25 | 2019-03-01 | 湖南大学 | 可控硅静电保护器件 |
| CN109742070A (zh) * | 2018-12-21 | 2019-05-10 | 中国电子科技集团公司第四十八研究所 | 一种fdsoi可控硅静电保护器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW457689B (en) * | 2000-01-11 | 2001-10-01 | Winbond Electronics Corp | High current ESD protection circuit |
| JP5054359B2 (ja) * | 2006-12-01 | 2012-10-24 | パナソニック株式会社 | 半導体集積回路及びその製造方法 |
| US8363367B2 (en) * | 2009-03-27 | 2013-01-29 | International Business Machines Corporation | Electrical overstress protection circuit |
| JP6623139B2 (ja) * | 2016-10-24 | 2019-12-18 | 株式会社東芝 | Ｅｓｄ保護回路 |
-
2019
- 2019-07-29 CN CN201910691004.1A patent/CN111725206B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0955483A (ja) * | 1995-06-09 | 1997-02-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
| CN101202281A (zh) * | 2006-12-12 | 2008-06-18 | 上海华虹Nec电子有限公司 | 一种scr静电保护器件及制造方法 |
| CN101017818A (zh) * | 2007-03-05 | 2007-08-15 | 浙江大学 | 一种增大静电电流有效流通面积的esd防护电路 |
| CN102025135A (zh) * | 2009-09-17 | 2011-04-20 | 上海宏力半导体制造有限公司 | 一种esd保护装置 |
| CN109411468A (zh) * | 2018-10-25 | 2019-03-01 | 湖南大学 | 可控硅静电保护器件 |
| CN109742070A (zh) * | 2018-12-21 | 2019-05-10 | 中国电子科技集团公司第四十八研究所 | 一种fdsoi可控硅静电保护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111725206A (zh) | 2020-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5272371A (en) | Electrostatic discharge protection structure | |
| JP5242675B2 (ja) | 低下したトリガ電圧を有するｅｓｄ保護回路 | |
| US8102001B2 (en) | Initial-on SCR device for on-chip ESD protection | |
| US5903420A (en) | Electrostatic discharge protecting circuit having a plurality of current paths in both directions | |
| US6538266B2 (en) | Protection device with a silicon-controlled rectifier | |
| KR100290917B1 (ko) | 이에스디(ｅｓｄ) 보호회로 | |
| US6804095B2 (en) | Drain-extended MOS ESD protection structure | |
| US6624487B1 (en) | Drain-extended MOS ESD protection structure | |
| JP3573674B2 (ja) | 半導体集積回路の入出力保護装置とその保護方法 | |
| US8350329B2 (en) | Low trigger voltage electrostatic discharge NFET in triple well CMOS technology | |
| US20120003818A1 (en) | Field Effect Resistor for ESD Protection | |
| US20070131965A1 (en) | Triple-well low-voltage-triggered ESD protection device | |
| WO2007044843A2 (en) | Low capacitance scr with trigger element | |
| EP0776527A1 (en) | Electrostatic discharge protection circuit | |
| WO2007039880A2 (en) | Electrostatic discharge protection device | |
| KR20140145263A (ko) | 고전압용 esd 트랜지스터 및 그 정전기 보호 회로 | |
| US20060125054A1 (en) | Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier | |
| US20050224882A1 (en) | Low trigger voltage esd nmosfet triple-well cmos devices | |
| CN111725206B (zh) | Pmos触发的scr器件、scr器件的制造方法及scr静电保护电路 | |
| US6466423B1 (en) | Electrostatic discharge protection device for mixed voltage application | |
| KR100504203B1 (ko) | 반도체장치의 보호소자 | |
| US7098522B2 (en) | High voltage device with ESD protection | |
| KR100487413B1 (ko) | 이에스디(esd)보호회로 | |
| KR100252877B1 (ko) | 반도체 소자의 이에스디 보호회로 | |
| KR20000020618A (ko) | 반도체 장치의 정전기 보호 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |