CN102025135A

CN102025135A - 一种esd保护装置

Info

Publication number: CN102025135A
Application number: CN2009101959560A
Authority: CN
Inventors: 单毅; 何军
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2009-09-17
Filing date: 2009-09-17
Publication date: 2011-04-20
Anticipated expiration: 2029-09-17
Also published as: CN102025135B

Abstract

一种ESD保护装置，所述装置为多指MOS保护装置，包括：矩阵式排列的多个增强型MOS管；MOS管的源极和栅极接地；每个MOS管的寄生三极管的基极通过基极电阻接地；多指形金属层，金属层覆盖每一列MOS管的漏极并与漏极相邻的两列栅极交叠，金属层连接PAD并与漏极连接；金属层与栅极交叠形成寄生电容。本发明的ESD保护装置，在出现ESD脉冲时，寄生电容将栅极电压耦合到一个非零电位，产生足够的漏电流，使ESD保护装置的寄生三极管同时导通放电，降低了导通电压，导通均匀性好，ESD保护能力得到提高。

Description

一种ESD保护装置

技术领域

本发明涉及半导体集成电路的保护电路设计领域，尤其是涉及一种ESD保护装置。

背景技术

在集成电路芯片的制造、封装和使用过程中，都会出现ESD(Electro Static Discharge，静电放电)现象。ESD表现为瞬间的高压脉冲，这种瞬间释放的大量电荷极有可能破坏集成电路内部的功能器件。因此，通常在内部电路和外部信号源或电源之间设置一个保护装置。

现有的一种ESD保护装置采用多指NMOS设计。如图1所示，其中外围的矩形框上布满了Buck(简称B，即P阱接触，对于NMOS管一般接地)，每个黑色方块代表B的一个通孔；矩形框内呈矩阵式排列的每一列都包括并联的多个增强型NMOS管10’(每个NMOS管的连接电路如图2所示)；一个多指形的金属层20’(通常为铜或铝材质)覆盖在图中NMOS管10’的漏极D上，所述金属层20’与NMOS管10’漏极D通过填充漏极通孔的钨插塞进行连接，金属层20’连接PAD30’(即电路引脚)。图3所示为每行NMOS管10’的截面，相邻两个NMOS管10’共用一个漏极D或源极S，其中源极S和栅极G接地，漏极D接PAD30’，左右两侧的斜线阴影表示STI(Shallow Trench Isolation，浅槽隔离)。

所述保护装置的等效电路见图3中虚线部分，每个NMOS管10’对应一个寄生NPN管，每个寄生NPN管的基极都通过一个寄生的基极电阻与B相连接。当有负的ESD脉冲加在PAD30’上时(即NMOS的漏极D)，P阱与漏极D的N+构成的PN结正向偏置导通，泄放ESD电流；当有正的ESD脉冲加在PAD30’上时，随着ESD电压的升高，会有一个流向P阱的漏电流，当漏电流流过这些基极电阻时会在基极电阻上产生压降。由于B端接地(0电位)，基极电阻上的压降就等于寄生NPN管的基极电位，当基极电位足够高使得寄生NPN管的基极-发射极发生正偏时，寄生NPN管导通并开始泄放ESD电流。由于各个NMOS管10’的漏电流在相同的漏极电压下都一样，所以寄生NPN管的开启就取决于基极电阻的大小，而越靠近版图中间的寄生NPN管，其基极电阻越大，也就越容易开启。

当PAD加上一个正的ESD脉冲时，位于版图中间的寄生NPN管先开启，而此时两边的寄生NPN管并未开启。随着ESD电压越来越高，已开启的寄生NPN管被烧毁，但两边的寄生NPN管仍无法导通，整个ESD保护装置导通均匀性差，不能进行有效的ESD保护。

发明内容

本发明解决的问题是提供一种ESD保护装置，以解决现有ESD保护装置导通均匀性差的问题。

为解决上述问题，本发明提供了一种ESD保护装置，所述装置为位于P阱中的多指NMOS保护装置，所述装置包括：

矩阵式排列的多个增强型NMOS管；所述NMOS管的源极和栅极接地；每个所述NMOS管的寄生NPN管的基极通过基极电阻接地；

多指形金属层，所述金属层覆盖每一列所述NMOS管的漏极并与所述漏极相邻的两列栅极交叠，所述金属层连接PAD并与所述漏极连接；所述金属层与所述栅极交叠形成寄生电容；

当PAD上出现正的ESD脉冲时，所述寄生电容将栅极电压耦合到正电位，增大漏极到P阱的漏电流，提高寄生NPN管基极和发射极的压降，促进寄生NPN管的基极和发射极正偏，使所述寄生NPN管同时导通放电。

优选的，所述NMOS管的栅极通过电阻接地。

优选的，多个所述NMOS管栅极连接的电阻阻值相同。

本发明还提供了一种ESD保护装置，所述装置为位于N阱中的多指PMOS保护装置，所述装置包括：

矩阵式排列的多个增强型PMOS管；所述PMOS管的源极和栅极接地；每个所述PMOS管的寄生PNP管的基极通过基极电阻接地；

多指形金属层，所述金属层覆盖每一列所述PMOS管的漏极并与所述漏极相邻的两列栅极交叠，所述金属层连接PAD并与所述漏极连接；所述金属层与所述栅极交叠形成寄生电容；

当PAD上出现负的ESD脉冲时，所述寄生电容将栅极电压耦合到负电位，增大漏极到N阱的漏电流，提高寄生PNP管基极和发射极的压降，促进寄生PNP管的基极和发射极正偏，使所述寄生PNP管同时导通放电。

优选的，所述PMOS管的栅极通过电阻接地。

优选的，多个所述PMOS管栅极连接的电阻阻值相同。

与现有技术相比，本发明具有以下优点：

本发明的ESD保护装置，通过将与增强型MOS管漏极连接的金属层加宽，与漏极相邻的两列栅极交叠，形成由金属层和栅极构成的寄生电容；在出现ESD脉冲时，寄生电容将栅极电压耦合到一个非零电位，产生足够的漏电流，使ESD保护装置的寄生三极管同时导通放电，降低了导通电压，导通均匀性好，ESD保护能力得到提高；将栅极通过电阻接地，更有利于提高栅极电压，促进ESD保护装置导通。

附图说明

图1是现有ESD保护装置的示意图；

图2是图1中每个NMOS管的电路连接示意图；

图3是图1中每行NMOS管的截面示意图；

图4是现有ESD保护装置的电压-电流测试图；

图5是本发明ESD保护装置的示意图；

图6是本发明ESD保护装置第一实施例中每行NMOS管的截面示意图；

图7是图6中NMOS管的一个电路连接示意图；

图8是图6中NMOS管的另一个电路连接示意图。

具体实施方式

由于现有的ESD保护装置，当出现ESD电流时，一旦一个或几个寄生NPN管开启，该开启点所对应的电压就是触发电压(参见图4中的A点)，以0.18μmCMOS工艺制程为例，A点对应的电压约9.2V，之后电压会迅速被拉低，随后ESD电压继续升高，流过寄生NPN管的ESD电流越来越大，电压也在升高，升到图4中第二个转折点C处(对于0.18μm制程该点对应的电压约7.4V)时，电压再次变小，已开启的寄生NPN管被烧毁，C点即为ESD保护装置的二次击穿点。整个过程中，只有中间最先开启的那些寄生NPN管在放电，两边的寄生NPN管由于电压达不到其导通电压(9.2V)而一直未被开启，因此，整个ESD保护装置的寄生NPN管导通不均匀，保护性能差。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明实施例作进一步详细的说明。

第一实施例

本实施例提供的ESD保护装置如图5所示，所述装置为位于P阱中的多指NMOS保护装置，所述装置包括：多个增强型NMOS管10和多指形金属层20。

所述多个增强型NMOS管10呈矩阵式排列，每一行中的NMOS管10的截面参见图6；所述NMOS管10的源极S和栅极G接地(参见图7)；每个所述NMOS管10的寄生NPN管的基极通过P阱中寄生的基极电阻接地。本实施例中，寄生NPN管的基极通过基极电阻接地，具体是采用将与P阱接触的B接地；其中的黑色方块为钨插塞。

所述金属层20覆盖每一列所述NMOS管10的漏极D并与所述漏极D相邻的两列栅极G交叠，所述金属层20连接PAD30并与所述漏极D连接，通过金属层20对矩阵式排列的所有NMOS管10进行并联。由于NMOS管10的栅极G表面具有SiO₂层，因此，金属层20与栅极G交叠形成寄生电容，其绝缘介质为SiO₂。

当PAD30上出现正的ESD脉冲时，所述寄生电容将栅极电压耦合到正电位，由于热载流子效应等的作用，增大了漏极D到P阱的漏电流，提高寄生NPN管基极和发射极的压降，促进寄生NPN管的基极和发射极正偏，使所述寄生NPN管同时导通放电。由此表现为出现ESD电流后，全部寄生NPN管同时导通放电，整个ESD保护装置导通电压降低，导通均匀性较好，ESD保护能力得到很大提高。

由于本实施例中NMOS管10的栅极G接地，当栅极电压被寄生电容耦合到正电位时，还会被接地端快速拉低成0电位，所以优选的，NMOS管10的栅极通过电阻接地(参见图8)。由于电阻的延时效应，可以使得NMOS管10的栅极电压被耦合到正电位后维持一段时间，所述电阻能够协助耦合电容提高栅极电压。优选的，多个所述NMOS管10栅极连接的电阻阻值相同。

本实施例的ESD保护装置，通过将与NMOS管漏极连接的金属层加宽，与漏极相邻的两列栅极交叠，形成由金属层和栅极构成的寄生电容；在出现正的ESD脉冲时，寄生电容将栅极电压耦合到正电位，使ESD保护装置的寄生NPN管同时导通放电，降低了导通电压，导通均匀性好，ESD保护能力得到提高；将栅极通过电阻接地，更有利于提高栅极电压，促进ESD保护装置导通。

第二实施例

本实施例提供了一种ESD保护装置(可以参见图5)，所述装置为位于N阱中的多指PMOS保护装置，所述装置包括多个增强型PMOS管和多指形金属层。

所述多个增强型PMOS管呈矩阵式排列；所述PMOS管的源极和栅极接地；每个所述PMOS管的寄生PNP管的基极通过N阱中的寄生的基极电阻接地。

所述金属层覆盖每一列所述PMOS管的漏极并与所述漏极相邻的两列栅极交叠，所述金属层连接PAD并与所述漏极连接；所述金属层与所述栅极交叠形成寄生电容。

优选的，所述PMOS管的栅极通过电阻接地，多个所述PMOS管栅极连接的电阻阻值相同。

本实施例的ESD保护装置，通过将与PMOS管漏极连接的金属层加宽，与漏极相邻的两列栅极交叠，形成由金属层和栅极构成的寄生电容；在出现负的ESD脉冲时，寄生电容将栅极电压耦合到负电位，使ESD保护装置的寄生PNP管同时导通放电，降低了导通电压，导通均匀性好，ESD保护能力得到提高；将栅极通过电阻接地，更有利于提高栅极电压，促进ESD保护装置导通。

由于第二实施例与第一实施例的相似内容较多，因此介绍的比较简略，相似之处请参见第一实施例，此处不再赘述。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims

1.一种ESD保护装置，其特征在于，所述装置为位于P阱中的多指NMOS保护装置，所述装置包括：

2.如权利要求1所述的装置，其特征在于，所述NMOS管的栅极通过电阻接地。

3.如权利要求2所述的装置，其特征在于，多个所述NMOS管栅极连接的电阻阻值相同。

4.一种ESD保护装置，其特征在于，所述装置为位于N阱中的多指PMOS保护装置，所述装置包括：

5.如权利要求4所述的装置，其特征在于，所述PMOS管的栅极通过电阻接地。

6.如权利要求5所述的装置，其特征在于，多个所述PMOS管栅极连接的电阻阻值相同。