CN114664816B - 一种四阱双向的可控硅结构的快充静电浪涌防护电路 - Google Patents
一种四阱双向的可控硅结构的快充静电浪涌防护电路 Download PDFInfo
- Publication number
- CN114664816B CN114664816B CN202210542805.3A CN202210542805A CN114664816B CN 114664816 B CN114664816 B CN 114664816B CN 202210542805 A CN202210542805 A CN 202210542805A CN 114664816 B CN114664816 B CN 114664816B
- Authority
- CN
- China
- Prior art keywords
- well
- injection region
- edge
- region
- deep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 9
- 229910052710 silicon Inorganic materials 0.000 title abstract description 9
- 239000010703 silicon Substances 0.000 title abstract description 9
- 238000002347 injection Methods 0.000 claims abstract description 259
- 239000007924 injection Substances 0.000 claims abstract description 259
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000007943 implant Substances 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 32
- 230000003068 static effect Effects 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 238000002513 implantation Methods 0.000 description 24
- 230000015556 catabolic process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000001960 triggered effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 2
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 description 2
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 description 2
- 101150105073 SCR1 gene Proteins 0.000 description 2
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种四阱双向的可控硅结构的快充静电浪涌防护电路，第一深层N阱设置在P型衬底的上方，第一深层N阱的右侧边缘与P型衬底的右侧边缘连接，第一深层N阱的左侧边缘与P型衬底的左侧边缘保留距离；第一N阱、第一P阱、第二N阱、第二P阱依次连接；第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第三N+注入区互不连接且保留距离。本发明通过四阱分布、深层N阱以及特殊的结构设计形成高压触发开启的可控硅结构，实现电路在24V和12V快充环境下具有占用芯片面积小，触发电压可调，抗闩锁能力强以及低寄生电容的优良抗静电放电/抗浪涌防护特性。
Description
技术领域
本发明涉及集成电路的静电放电防护及抗浪涌技术领域，特别涉及一种四阱双向的可控硅结构的快充静电浪涌防护电路。
背景技术
电动车的快充要求使用大功率的直流充电电源，半小时可以充满80%的电池容量，但过快的充电速度以及即插即用的优点会对动力电池组的抗静电放电（ESD）和抗浪涌（EOS）能力提出了更高的要求。
抗静电放电和抗浪涌是造成集成电路产品失效的一个主要因素之一。随着电动产品的更新迭代，快充设备中的控制芯片相较慢充设备来说通常采用更为先进的集成电路制程制造。先进的集成电路制备工艺使得芯片对抗静电放电和抗浪涌的耐受能力下降。在电子产品的实际应用过程中，连接24V以及12V的快充设备的电源和热插拔端口都有可能遭受抗静电放电和抗浪涌的损伤，造成电子系统工作异常，甚至造成充电设备连接端口有组件损坏。因此必须添加额外的抗静电放电/抗浪涌防护电路，防止抗静电放电/抗浪涌事件对电动产品数据的干扰，保证数据传输的准确性。
常见的抗静电放电/抗浪涌防护电路主要有二极管（Diode）、双极型晶体管（BJT）、金属氧化物半导体场效应晶体管（MOSFET）以及可控硅（SCR）等。0.18-μm CMOS工艺平台中，单向的可控硅（SCR）结构的开启电压通常达到16V以上，且由于内部寄生的双极型晶体管（BJT）的饱和作用，其维持电压仅为3V左右，无法有效保护24V或者12V的充电设备，也无法适应不同方向的抗静电放电/抗浪涌事件。
公开号为CN112599522A的现有技术公开了《一种快速开启均匀导通双向静电浪涌保护IC》，其增强了表面电流泄流能力，又增强抗静电鲁棒性。但该现有技术的电路结构对称（可参见图1、图6等），即是一种双向对称的结构，其应用场景单一；并且其具有额外的栅极电容，因此寄生电容较低高；另外其依靠N阱/P阱的雪崩击穿开启电路，无法通过简单的尺寸优化来提高其抗闩锁能力。
发明内容
本发明的目的在于针对单向的抗静电放电/抗浪涌防护电路占用芯片面积过大，防护场景单一的问题，本发明提供一种四阱双向的可控硅（SCR）结构的快充静电浪涌防护电路，利用可控硅结构的强鲁棒性，通过四阱分布、深层N阱以及特殊的结构设计形成高压触发开启的可控硅结构，实现电路在24V和12V快充环境下具有占用芯片面积小，触发电压可调，抗闩锁能力强以及低寄生电容的优良抗静电放电/抗浪涌防护特性。
为了实现上述发明目的，本发明实施例提供了以下技术方案：
一种四阱双向的可控硅结构的快充静电浪涌防护电路，包括纵向依次排布的衬底层、阱区层、注入层，所述衬底层包括P型衬底、第一深层N阱；所述阱区层包括横向依次排布的第一N阱、第一P阱、第二N阱、第二P阱；所述注入层包括横向依次排布的第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第三N+注入区；
所述第一深层N阱设置在P型衬底的上方，且第一深层N阱的上表面与P型衬底的上表面齐平；所述第一深层N阱的右侧边缘与P型衬底的右侧边缘连接，第一深层N阱的左侧边缘与P型衬底的左侧边缘保留距离；
所述第一N阱、第一P阱、第二N阱、第二P阱依次连接；
所述第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第三N+注入区互不连接且保留距离。
所述第一N阱设置在P型衬底上方，且第一N阱的左侧边缘与P型衬底的左侧边缘连接；所述第一P阱横跨设置在P型衬底和第一深层N阱上方，且第一P阱的左侧边缘与第一N阱的右侧边缘连接；所述第二N阱设置在第一深层N阱上方，且第二N阱的左侧边缘与第一P阱的右侧边缘连接；所述第二P阱设置在第一深层N阱上方，且第二P阱的左侧边缘与第二N阱的右侧边缘连接，第二P阱的右侧边缘与第一深层N阱的右侧边缘连接。
所述第一N阱的上方从左往右依次设置了第一N+注入区、第一P+注入区、第二P+注入区，且第二P+注入区横跨设置在第一N阱和第一P阱上方；所述第一N+注入区的左侧边缘与第一N阱的左侧边缘保留距离，第一N+注入区的右侧边缘与第一P+注入区的左侧边缘保留距离，第一P+注入区的右侧边缘与第二P+注入区的左侧边缘保留距离；
所述第二N阱的上方设置了第二N+注入区，且第二N+注入区横跨设置在第一P阱、第二N阱、第二P阱上方；所述第二N+注入区的左侧边缘与第二P+注入区的右侧边缘保留距离；
所述第二P阱的上方从左往右依次设置了第三P+注入区、第三N+注入区；所述第三P+注入区的左侧边缘与第二N+注入区的右侧边缘保留距离，第三P+注入区的右侧边缘与第三N+注入区的左侧边缘保留距离，第三N+注入区的右侧边缘与第二P阱的右侧边缘保留距离。
还包括第三N阱；所述第一N阱设置在P型衬底上方，且第一N阱的左侧边缘与P型衬底的左侧边缘连接；所述第一P阱横跨设置在P型衬底和第一深层N阱上方，且第一P阱的左侧边缘与第一N阱的右侧边缘连接；所述第二N阱设置在第一深层N阱上方，且第二N阱的左侧边缘与第一P阱的右侧边缘连接；所述第二P阱设置在第一深层N阱上方，且第二P阱的左侧边缘与第二N阱的右侧边缘连接；所述第三N阱设置在第一深层N阱上方，且第三N阱的左侧边缘与第二P阱的右侧边缘连接，第三N阱的右侧边缘与第一深层N阱的右侧边缘连接。
所述第一N阱的上方从左往右依次设置了第一N+注入区、第一P+注入区、第二P+注入区，且第二P+注入区横跨设置在第一N阱和第一P阱上方；所述第一N+注入区的左侧边缘与第一N阱的左侧边缘保留距离，第一N+注入区的右侧边缘与第一P+注入区的左侧边缘保留距离，第一P+注入区的右侧边缘与第二P+注入区的左侧边缘保留距离；
所述第二N阱的上方设置了第二N+注入区，且第二N+注入区横跨设置在第一P阱、第二N阱、第二P阱上方；所述第二N+注入区的左侧边缘与第二P+注入区的右侧边缘保留距离；
所述第二P阱的上方从左往右依次设置了第三P+注入区、第三N+注入区，且第三N+注入区横跨设置在第二P阱、第三N阱上方；所述第三P+注入区的左侧边缘与第二N+注入区的右侧边缘保留距离，第三P+注入区的右侧边缘与第三N+注入区的左侧边缘保留距离，第三N+注入区的右侧边缘与第三N阱的右侧边缘保留距离。
还包括第一金属、第二金属；所述第一金属分别与第一N+注入区、第一P+注入区连接，且从第一金属引出一电极作为第一应力端；所述第二金属分别与第三P+注入区、第三N+注入区连接，且从第二金属引出一电极作为第二应力端。
一种四阱双向的可控硅结构的快充静电浪涌防护电路，包括纵向依次排布的衬底层、阱区层、注入层，所述衬底层包括P型衬底、第二深层N阱；所述阱区层包括横向依次排布的第三P阱、第四N阱、第四P阱、第五N阱；所述注入层包括横向依次排布的第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第三N+注入区；
所述第二深层N阱设置在P型衬底的上方，且第二深层N阱的上表面与P型衬底的上表面齐平；所述第二深层N阱的左侧边缘与P型衬底的左侧边缘连接，第二深层N阱的右侧边缘与P型衬底的右侧边缘保持距离；
所述第三P阱、第四N阱、第四P阱、第五N阱依次连接；
所述第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第三N+注入区互不连接且保留距离。
所述第三P阱设置在第二深层N阱上方，且第三P阱的左侧边缘与第二深层N阱的左侧边缘连接；所述第四N阱设置在第二深层N阱上方，且第四N阱的左侧边缘与第三P阱的右侧边缘连接；所述第四P阱横跨设置在第二深层N阱、P型衬底上，且第四P阱的左侧边缘与第四N阱的右侧边缘连接；所述第五N阱设置在P型衬底上方，且第五N阱的左侧边缘与第四P阱的右侧边缘连接，第五N阱的右侧边缘与P型衬底的右侧边缘连接。
所述第三P阱的上方从左往右依次设置了第一N+注入区、第一P+注入区、第二P+注入区，且第二P+注入区横跨设置在第三P阱和第四N阱上方；所述第一N+注入区的左侧边缘与第三P阱的左侧边缘保留距离，第一N+注入区的右侧边缘与第一P+注入区的左侧边缘保留距离，第一P+注入区的右侧边缘与第二P+注入区的左侧边缘保留距离；
所述第四N阱的上方设置了第二N+注入区，且第二N+注入区横跨设置在第四N阱和第四P阱上方；所述第二N+注入区的左侧边缘与第二P+注入区的右侧边缘保留距离；
所述第五N阱的上方从左往右依次设置了第三P+注入区、第三N+注入区；所述第三P+注入区的左侧边缘与第二N+注入区的右侧边缘保留距离，第三N+注入区的左侧边缘与第三P+注入区的右侧边缘保留距离，第三N+注入区的右侧边缘与第五N阱的右侧边缘保留距离。
还包括第一金属、第二金属；所述第一金属分别与第一N+注入区、第一P+注入区连接，且从第一金属引出一电极作为第一应力端；所述第二金属分别与第三P+注入区、第三N+注入区连接，且从第二金属引出一电极作为第二应力端。
与现有技术相比，本发明的有益效果：
（1）本发明实施例1的电路结构具有双向防护功能，当抗静电放电/抗浪涌应力施加在第一应力端时，本电路结构的触发路径为两个反偏二极管与一个正偏二极管的串联，该应力方向下的击穿电压可达24V，满足24V快速充电设备的抗静电放电/抗浪涌防护需求，该应力方向下抗静电放电/抗浪涌电流主要由两个串联的SCR路径泄放，能够有效减小寄生电容，不影响快速设备的数据传输功能。当抗静电放电/抗浪涌应力施加在第二应力端时，本电路结构的触发路径为两个正偏二极管与一个反偏二极管的串联，该应力方向下的击穿电压可达12V，满足12V快速充电设备的抗静电放电/抗浪涌防护需求。
（2）本发明实施例1的电路结构包含多个跨桥注入，可通过耗尽SCR电流泄放路径中寄生NPN晶体管基区浓度，提高SCR电流泄放路径的泄放效率，进而提高本结构的抗静电放电鲁棒性，且简单的四阱布局以及跨桥注入的综合设计可以有效调控两个应力方向的触发电压及维持电压，具有占用芯片面积小、寄生电容低、抗闩锁能力强的优势。
（3）本发明实施例1的电路结构中第二N+注入区和第二P+注入区的条形版图，可以根据被保护电路的电压钳制要求，将第二N+注入区和第二P+注入区设计为齐纳二极管，当抗静电放电/抗浪涌应力施加在第二应力端时，可实现击穿电压高于5V的效果，并进一步提高该应力方向上的钳位能力，满足5V或3.3V快速充电设备的抗静电放电/抗浪涌防护需求，具有抗闩锁能力强的特点。
（4）本发明实施例2的电路结构中将第三N+注入区横跨在第二P阱和第三N阱上方，第二P阱的右侧边缘与第三N阱的左侧边缘连接，第三N阱的右侧边缘与第一深层N阱的右侧边缘连接，调整版图结构后形成抗静电放电/抗浪涌的第二种结构。当抗静电放电/抗浪涌应力施加在第一应力端时，本电路结构通过一个反偏二极管与一个正偏二极管的串联触发开启，该应力下的击穿电压可达12V；当抗静电放电/抗浪涌应力施加在第二应力端时，本电路结构的击穿电压不变，仍为12V，即本电路结构满足双向的12V快速充电设备的抗静电放电/抗浪涌防护需求。
（5）本发明实施例3的电路结构中将阱区层的四个阱区反型，即将所述第一N阱改变为第三P阱，将第一P阱改变为第四N阱，将第二N阱改变为第四P阱，将第二P阱改变为第五N阱；将所述第一深层N阱向左移，形成第二深层N阱，形成抗静电放电/抗浪涌的第三种结构。当抗静电放电/抗浪涌应力施加在第一应力端时，本电路结构由两个正偏二极管与一个反偏二极管的串联路径触发开启，可满足12V快速充电设备的抗静电放电/抗浪涌防护需求；当抗静电放电/抗浪涌应力施加在第二应力端时，本电路结构由于触发路径中其中一个反偏二极管浓度降低，因此触发电压增加，满足24V或更高电压要求的抗静电放电/抗浪涌防护需求。
（6）本发明实施例中，实施例2的第二种结构和实施例3的第三种结构中的反偏二极管根据被保护电路的电压钳制要求，制成齐纳二极管，实现触发电压与钳位电压的调控。
（7）本发明电路结构相比于背景技术中的现有技术，第一，本结构为双向不对称的结构，可根据使用场景用于单向24V快充设备或者单向12V快充设备；而该现有技术是一种双向对称的结构，其应用场景单一；第二，本结构仅使用四个阱区及六条注入区，结构简单，面积利用率高，与现有技术相比无额外的栅极电容，具有较低的寄生电容，且由于不含栅，在相同特性尺寸的前提下，具备更高的抗静电放电/抗浪涌鲁棒性；第三，本结构可以通过改变跨桥注入的尺寸调控两个应力方向的维持电压，具有抗闩锁能力强的优势；而该现有技术是依靠N阱/P阱的雪崩击穿开启电路，无法通过简单的尺寸优化来提高其抗闩锁能力。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍， 应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例1中第一种电路结构示意图；
图2为本发明实施例电路中应力端的结构示意图；
图3为本发明实施例1中第一种电路结构在第一应力端施加应力时的等效电路图；
图4为本发明实施例1中第一种电路结构在第二应力端施加应力时的等效电路图；
图5为本发明实施例2中第二种电路结构示意图；
图6为本发明实施例3中第三种电路结构示意图。
主要元件符号说明
P型衬底101，第一深层N阱102，第一N阱103，第一P阱104，第二N阱105，第二P阱106，第一N+注入区107，第一P+注入区108，第二P+注入区109，第二N+注入区110，第三P+注入区111，第三N+注入区112，第三N阱113，第三P阱114，第四N阱115，第四P阱116，第五N阱117，第二深层N阱118，第一金属201，第二金属202。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性，或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
实施例1：
作为本方案的第一种结构，如图1所示，一种四阱双向的可控硅结构的快充静电浪涌防护电路，包括从下往上纵向依次排布的衬底层、阱区层、注入层。其中所述衬底层包括P型衬底101、第一深层N阱102；所述阱区层包括横向依次排布的第一N阱103、第一P阱104、第二N阱105、第二P阱106；所述注入层包括横向依次排布的第一N+注入区107、第一P+注入区108、第二P+注入区109、第二N+注入区110、第三P+注入区111、第三N+注入区112。
所述第一深层N阱102设置在P型衬底101的上方，且第一深层N阱102的上表面与P型衬底101的上表面齐平；所述第一深层N阱102的右侧边缘与P型衬底101的右侧边缘连接，第一深层N阱102的左侧边缘与P型衬底101的左侧边缘保留距离。
所述第一N阱103、第一P阱104、第二N阱105、第二P阱106依次连接；所述第一N+注入区107、第一P+注入区108、第二P+注入区109、第二N+注入区110、第三P+注入区111、第三N+注入区112互不连接且保留距离。
更详细的，所述第一N阱103设置在P型衬底101上方，且第一N阱103的左侧边缘与P型衬底101的左侧边缘连接；所述第一P阱104横跨设置在P型衬底101和第一深层N阱102上方，且第一P阱104的左侧边缘与第一N阱103的右侧边缘连接；所述第二N阱105设置在第一深层N阱102上方，且第二N阱105的左侧边缘与第一P阱104的右侧边缘连接；所述第二P阱106设置在第一深层N阱102上方，且第二P阱106的左侧边缘与第二N阱105的右侧边缘连接，第二P阱106的右侧边缘与第一深层N阱102的右侧边缘连接。
所述第一N阱103的上方从左往右依次设置了第一N+注入区107、第一P+注入区108、第二P+注入区109，且第二P+注入区109横跨设置在第一N阱103和第一P阱104上方；所述第一N+注入区107的左侧边缘与第一N阱103的左侧边缘保留距离，第一N+注入区107的右侧边缘与第一P+注入区108的左侧边缘保留距离，第一P+注入区108的右侧边缘与第二P+注入区109的左侧边缘保留距离。
所述第二N阱105的上方设置了第二N+注入区110，且第二N+注入区110横跨设置在第一P阱104、第二N阱105、第二P阱106上方；所述第二N+注入区110的左侧边缘与第二P+注入区109的右侧边缘保留距离。
所述第二P阱106的上方从左往右依次设置了第三P+注入区111、第三N+注入区112；所述第三P+注入区111的左侧边缘与第二N+注入区110的右侧边缘保留距离，第三P+注入区111的右侧边缘与第三N+注入区112的左侧边缘保留距离，第三N+注入区112的右侧边缘与第二P阱106的右侧边缘保留距离。
需要说明的是，注入区相互之间保留的距离可根据实际工况决定。
请参见图2，第一N+注入区107、第一P+注入区108均与第一金属201连接，第三P+注入区111、第三N+注入区112均与第二金属202连接。第一金属201、第二金属202用于连接注入层，并从第一金属201、第二金属202中引出两个电极作为本电路的第一应力端、第二应力端。
本实施例结构中，抗静电放电/抗浪涌应力施加在第一应力端时的等效电路图如图3所示。由第一P+注入区108、第一N阱103以及第一P阱104构成PNP管Tp1，由第一N阱103、第一P阱104以及第二N阱105构成NPN管Tn1，由PNP管Tp1和NPN管Tn1组成的正反馈网络构成SCR1。由第一P阱104、第二N阱105以及第二P阱106构成PNP管Tp2，由第二N阱105、第二P阱106以及第三N+注入区112构成NPN管Tn2，由PNP管Tp2和NPN管Tn2组成的正反馈网络构成SCR2。
SCR1与SCR2构成一条串联的SCR电流泄放路径，降低了寄生电容，避免影响快充设备的数据传输能力。第一N+注入区107、第一N阱103构成第一N阱电阻Rn1，第一N阱电阻Rn1与SCR电流泄放路径串联，促进SCR电流泄放路径的开启。
由第一P阱104、P型衬底101、第二N阱105、第一深层N阱102以及第二P阱106构成PNP管Tp3，PNP管Tp3与PNP管Tp2并联，提高了本结构的鲁棒性。
由第一N阱103、第二P+注入区109构成第一反偏二极管D1，由第一P阱104、第二N+注入区110、第二N阱105构成第一正偏二极管D2，由第二N+注入区110、第二P阱106、第三P+注入区111构成第二正偏二极管D3，由第三P+注入区111、第二P阱106构成第二P阱电阻Rp2。所述第一反偏二极管D1、第一正偏二极管D2、第二正偏二极管D3以及第一N阱电阻Rn1、第二P阱电阻Rp2串联，构成高压反偏结的触发路径。所述第一反偏二极管D1和第二正偏二极管D3分别利用NW/P+和N+/PW的雪崩击穿，两个二极管的击穿电压在常规0.18-μm工艺中可调制为24V，高压反偏结的触发路径与SCR电流泄放路径并联，降低触发电压，提高了本结构的鲁棒性。
综上，抗静电放电/抗浪涌应力施加在第一应力端时，本结构可以满足24V快速充电设备的抗静电放电/抗浪涌防护需求。
本实施例结构中，抗静电放电/抗浪涌应力施加在第二应力端时的等效电路图如图4所示。由第三P+注入区111、第二P阱106、第二N阱105以及第一N阱103构成PNP管Tp4，由第一N阱103、第一N+注入区107、第一P阱104以及第二N阱105构成NPN管Tn3。由PNP管Tp4和NPN管Tn3组成的正反馈网络构成SCR电流泄放路径，提高第二应力端至第一应力端的电流泄放能力。
由第一P阱104、第二N+注入区110构成第三反偏二极管D5，由第一P阱104、第一N+注入区107以及第一N阱103构成第二正偏二极管D4。所述第三反偏二极管D5、第二正偏二极管D4构成高压反偏结的触发路径，所述第三反偏二极管D5利用N+/PW的雪崩击穿，其击穿电压在常规0.18-μm工艺中可调制为12V。高压反偏结的触发路径与SCR电流泄放路径并联，降低触发电压，提高了本结构的鲁棒性，因此抗静电放电/抗浪涌应力施加在第二应力端时，可满足12V快速充电设备的抗静电放电/抗浪涌防护需求。
所述第二P+注入区109和第二N+注入区110的条形版图可以根据被保护电路的电压钳制要求，将第二P+注入区109和第二N+注入区110设计为齐纳二极管，则在第二应力端时可实现击穿电压高于5V的效果，进一步提高该应力方向上的钳位能力，满足5V或3.3V快速充电设备的抗静电放电/抗浪涌防护需求，具有抗闩锁能力强的特点。
实施例2：
作为本方案的第二种结构，本实施例在实施例1的基础上增加了第三N阱113，请参见图5，所述第一N阱103设置在P型衬底101上方，且第一N阱103的左侧边缘与P型衬底101的左侧边缘连接；所述第一P阱104横跨设置在P型衬底101和第一深层N阱102上方，且第一P阱104的左侧边缘与第一N阱103的右侧边缘连接；所述第二N阱105设置在第一深层N阱102上方，且第二N阱105的左侧边缘与第一P阱104的右侧边缘连接；所述第二P阱106设置在第一深层N阱102上方，且第二P阱106的左侧边缘与第二N阱105的右侧边缘连接；所述第三N阱113设置在第一深层N阱102上方，且第三N阱113的左侧边缘与第二P阱106的右侧边缘连接，第三N阱113的右侧边缘与第一深层N阱102的右侧边缘连接。
所述第一N阱103的上方从左往右依次设置了第一N+注入区107、第一P+注入区108、第二P+注入区109，且第二P+注入区109横跨设置在第一N阱103和第一P阱104上方；所述第一N+注入区107的左侧边缘与第一N阱103的左侧边缘保留距离，第一N+注入区107的右侧边缘与第一P+注入区108的左侧边缘保留距离，第一P+注入区108的右侧边缘与第二P+注入区109的左侧边缘保留距离。
所述第二N阱105的上方设置了第二N+注入区110，且第二N+注入区110横跨设置在第一P阱104、第二N阱105、第二P阱106上方；所述第二N+注入区110的左侧边缘与第二P+注入区109的右侧边缘保留距离。
所述第二P阱106的上方从左往右依次设置了第三P+注入区111、第三N+注入区112，且第三N+注入区112横跨设置在第二P阱106、第三N阱113上方；所述第三P+注入区111的左侧边缘与第二N+注入区110的右侧边缘保留距离，第三P+注入区111的右侧边缘与第三N+注入区112的左侧边缘保留距离，第三N+注入区112的右侧边缘与第三N阱113的右侧边缘保留距离。
本实施例的结构与实施例1的结构区别在于，将增加的第三N阱113设置在第一深层N阱102上方，使得第二P阱106的右侧边缘与第三N阱113的左侧边缘连接，第三N阱113的右侧边缘与第一深层N阱102的右侧边缘连接。并且使所述第三N+注入区112横跨设置在第二P阱106和第三N阱113上方。
当抗静电放电/抗浪涌应力施加在第一应力端时，本结构通过第一N阱103和第二P+注入区109构成的反偏二极管，与第一P阱104、第一深层N阱102、第三N阱113、第三N+注入区112构成的正偏二极管串联触发开启，该应力下的击穿电压可达12V。
当抗静电放电/抗浪涌应力施加在第二应力端时，本结构的触发路径不变，该应力下的击穿电压仍为12V，即本结构满足双向的12V快速充电设备的抗静电放电/抗浪涌防护需求。将其中的反偏二极管根据被保护电路的电压钳制要求，制成齐纳二极管，实现触发电压与钳位电压的调控。
实施例3：
作为本方案的第三种结构，本实施例在实施列1的基础上将阱区层的四个阱区反型，请参见图6，包括纵向依次排布的衬底层、阱区层、注入层，所述衬底层包括P型衬底101、第二深层N阱118；所述阱区层包括横向依次排布的第三P阱114、第四N阱115、第四P阱116、第五N阱117；所述注入层包括横向依次排布的第一N+注入区107、第一P+注入区108、第二P+注入区109、第二N+注入区110、第三P+注入区111、第三N+注入区112。所述第二深层N阱118设置在P型衬底101的上方，且第二深层N阱118的上表面与P型衬底101的上表面齐平；所述第二深层N阱118的左侧边缘与P型衬底101的左侧边缘连接，第二深层N阱118的右侧边缘与P型衬底101的右侧边缘保持距离。
所述第三P阱114、第四N阱115、第四P阱116、第五N阱117依次连接。所述第一N+注入区107、第一P+注入区108、第二P+注入区109、第二N+注入区110、第三P+注入区111、第三N+注入区112互不连接且保留距离。
所述第三P阱114设置在第二深层N阱118上方，且第三P阱114的左侧边缘与第二深层N阱118的左侧边缘连接；所述第四N阱115设置在第二深层N阱118上方，且第四N阱115的左侧边缘与第三P阱114的右侧边缘连接；所述第四P阱116横跨设置在第二深层N阱118、P型衬底101上，且第四P阱116的左侧边缘与第四N阱115的右侧边缘连接；所述第五N阱117设置在P型衬底101上方，且第五N阱117的左侧边缘与第四P阱116的右侧边缘连接，第五N阱117的右侧边缘与P型衬底101的右侧边缘连接。
所述第三P阱114的上方从左往右依次设置了第一N+注入区107、第一P+注入区108、第二P+注入区109，且第二P+注入区109横跨设置在第三P阱114和第四N阱115上方；所述第一N+注入区107的左侧边缘与第三P阱114的左侧边缘保留距离，第一N+注入区107的右侧边缘与第一P+注入区108的左侧边缘保留距离，第一P+注入区108的右侧边缘与第二P+注入区109的左侧边缘保留距离。
所述第四N阱115的上方设置了第二N+注入区110，且第二N+注入区110横跨设置在第四N阱115和第四P阱116上方；所述第二N+注入区110的左侧边缘与第二P+注入区109的右侧边缘保留距离。
所述第五N阱117的上方从左往右依次设置了第三P+注入区111、第三N+注入区112；所述第三P+注入区111的左侧边缘与第二N+注入区110的右侧边缘保留距离，第三N+注入区112的左侧边缘与第三P+注入区111的右侧边缘保留距离，第三N+注入区112的右侧边缘与第五N阱117的右侧边缘保留距离。
请参见图6和图1，本实施例相对于实施例1的区别在于，将所述第一N阱103改变为第三P阱114，将第一P阱104改变为第四N阱115，将第二N阱105改变为第四P阱116，将第二P阱106改变为第五N阱117；将所述第一深层N阱102向左移，形成第二深层N阱118。
当抗静电放电/抗浪涌应力施加在第一应力端时，本结构通过第一P+注入区108、第三P阱114、第四N阱115构成正偏二极管，通过第四P阱116、第三N+注入区112、第五N阱117构成正偏二极管，再通过第二N+注入区110、第四P阱116构成反偏二极管，本结构由两个正偏二极管与一个反偏二极管的串联路径触发开启，可满足12V快速充电设备的抗静电放电/抗浪涌防护需求。
当抗静电放电/抗浪涌应力施加在第二应力端时，由于触发路径中第五N阱117与第四P阱116构成的反偏二极管浓度降低，本结构的触发电压增加，满足24V或更高要求快速充电设备的抗静电放电/抗浪涌防护需求。将其中的反偏二极管根据被保护电路的电压钳制要求，制成齐纳二极管，实现触发电压与钳位电压的调控。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (4)
1.一种四阱双向的可控硅结构的快充静电浪涌防护电路，包括纵向依次排布的衬底层、阱区层、注入层，其特征在于：所述衬底层包括P型衬底（101）、第一深层N阱（102）；所述阱区层包括横向依次排布的第一N阱（103）、第一P阱（104）、第二N阱（105）、第二P阱（106）；所述注入层包括横向依次排布的第一N+注入区（107）、第一P+注入区（108）、第二P+注入区（109）、第二N+注入区（110）、第三P+注入区（111）、第三N+注入区（112）；
所述第一深层N阱（102）设置在P型衬底（101）的上方，且第一深层N阱（102）的上表面与P型衬底（101）的上表面齐平；所述第一深层N阱（102）的右侧边缘与P型衬底（101）的右侧边缘连接，第一深层N阱（102）的左侧边缘与P型衬底（101）的左侧边缘保留距离；
所述第一N阱（103）、第一P阱（104）、第二N阱（105）、第二P阱（106）依次连接；
所述第一N+注入区（107）、第一P+注入区（108）、第二P+注入区（109）、第二N+注入区（110）、第三P+注入区（111）、第三N+注入区（112）互不连接且保留距离；
所述第一N阱（103）设置在P型衬底（101）上方，且第一N阱（103）的左侧边缘与P型衬底（101）的左侧边缘连接；所述第一P阱（104）横跨设置在P型衬底（101）和第一深层N阱（102）上方，且第一P阱（104）的左侧边缘与第一N阱（103）的右侧边缘连接；所述第二N阱（105）设置在第一深层N阱（102）上方，且第二N阱（105）的左侧边缘与第一P阱（104）的右侧边缘连接；所述第二P阱（106）设置在第一深层N阱（102）上方，且第二P阱（106）的左侧边缘与第二N阱（105）的右侧边缘连接，第二P阱（106）的右侧边缘与第一深层N阱（102）的右侧边缘连接；
所述第一N阱（103）的上方从左往右依次设置了第一N+注入区（107）、第一P+注入区（108）、第二P+注入区（109），且第二P+注入区（109）横跨设置在第一N阱（103）和第一P阱（104）上方；所述第一N+注入区（107）的左侧边缘与第一N阱（103）的左侧边缘保留距离，第一N+注入区（107）的右侧边缘与第一P+注入区（108）的左侧边缘保留距离，第一P+注入区（108）的右侧边缘与第二P+注入区（109）的左侧边缘保留距离；
所述第二N阱（105）的上方设置了第二N+注入区（110），且第二N+注入区（110）横跨设置在第一P阱（104）、第二N阱（105）、第二P阱（106）上方；所述第二N+注入区（110）的左侧边缘与第二P+注入区（109）的右侧边缘保留距离；
所述第二P阱（106）的上方从左往右依次设置了第三P+注入区（111）、第三N+注入区（112）；所述第三P+注入区（111）的左侧边缘与第二N+注入区（110）的右侧边缘保留距离，第三P+注入区（111）的右侧边缘与第三N+注入区（112）的左侧边缘保留距离，第三N+注入区（112）的右侧边缘与第二P阱（106）的右侧边缘保留距离；
还包括第一金属（201）、第二金属（202）；所述第一金属（201）分别与第一N+注入区（107）、第一P+注入区（108）连接，且从第一金属（201）引出一电极作为第一应力端；所述第二金属（202）分别与第三P+注入区（111）、第三N+注入区（112）连接，且从第二金属（202）引出一电极作为第二应力端。
2.根据权利要求1所述的一种四阱双向的可控硅结构的快充静电浪涌防护电路，其特征在于：还包括第三N阱（113）；
所述第一N阱（103）设置在P型衬底（101）上方，且第一N阱（103）的左侧边缘与P型衬底（101）的左侧边缘连接；所述第一P阱（104）横跨设置在P型衬底（101）和第一深层N阱（102）上方，且第一P阱（104）的左侧边缘与第一N阱（103）的右侧边缘连接；所述第二N阱（105）设置在第一深层N阱（102）上方，且第二N阱（105）的左侧边缘与第一P阱（104）的右侧边缘连接；所述第二P阱（106）设置在第一深层N阱（102）上方，且第二P阱（106）的左侧边缘与第二N阱（105）的右侧边缘连接；所述第三N阱（113）设置在第一深层N阱（102）上方，且第三N阱（113）的左侧边缘与第二P阱（106）的右侧边缘连接，第三N阱（113）的右侧边缘与第一深层N阱（102）的右侧边缘连接。
3.根据权利要求2所述的一种四阱双向的可控硅结构的快充静电浪涌防护电路，其特征在于：所述第一N阱（103）的上方从左往右依次设置了第一N+注入区（107）、第一P+注入区（108）、第二P+注入区（109），且第二P+注入区（109）横跨设置在第一N阱（103）和第一P阱（104）上方；所述第一N+注入区（107）的左侧边缘与第一N阱（103）的左侧边缘保留距离，第一N+注入区（107）的右侧边缘与第一P+注入区（108）的左侧边缘保留距离，第一P+注入区（108）的右侧边缘与第二P+注入区（109）的左侧边缘保留距离；
所述第二N阱（105）的上方设置了第二N+注入区（110），且第二N+注入区（110）横跨设置在第一P阱（104）、第二N阱（105）、第二P阱（106）上方；所述第二N+注入区（110）的左侧边缘与第二P+注入区（109）的右侧边缘保留距离；
所述第二P阱（106）的上方从左往右依次设置了第三P+注入区（111）、第三N+注入区（112），且第三N+注入区（112）横跨设置在第二P阱（106）、第三N阱（113）上方；所述第三P+注入区（111）的左侧边缘与第二N+注入区（110）的右侧边缘保留距离，第三P+注入区（111）的右侧边缘与第三N+注入区（112）的左侧边缘保留距离，第三N+注入区（112）的右侧边缘与第三N阱（113）的右侧边缘保留距离。
4.一种四阱双向的可控硅结构的快充静电浪涌防护电路，包括纵向依次排布的衬底层、阱区层、注入层，其特征在于：所述衬底层包括P型衬底（101）、第二深层N阱（118）；所述阱区层包括横向依次排布的第三P阱（114）、第四N阱（115）、第四P阱（116）、第五N阱（117）；所述注入层包括横向依次排布的第一N+注入区（107）、第一P+注入区（108）、第二P+注入区（109）、第二N+注入区（110）、第三P+注入区（111）、第三N+注入区（112）；
所述第二深层N阱（118）设置在P型衬底（101）的上方，且第二深层N阱（118）的上表面与P型衬底（101）的上表面齐平；所述第二深层N阱（118）的左侧边缘与P型衬底（101）的左侧边缘连接，第二深层N阱（118）的右侧边缘与P型衬底（101）的右侧边缘保持距离；
所述第三P阱（114）、第四N阱（115）、第四P阱（116）、第五N阱（117）依次连接；
所述第一N+注入区（107）、第一P+注入区（108）、第二P+注入区（109）、第二N+注入区（110）、第三P+注入区（111）、第三N+注入区（112）互不连接且保留距离；
所述第三P阱（114）设置在第二深层N阱（118）上方，且第三P阱（114）的左侧边缘与第二深层N阱（118）的左侧边缘连接；所述第四N阱（115）设置在第二深层N阱（118）上方，且第四N阱（115）的左侧边缘与第三P阱（114）的右侧边缘连接；所述第四P阱（116）横跨设置在第二深层N阱（118）、P型衬底（101）上，且第四P阱（116）的左侧边缘与第四N阱（115）的右侧边缘连接；所述第五N阱（117）设置在P型衬底（101）上方，且第五N阱（117）的左侧边缘与第四P阱（116）的右侧边缘连接，第五N阱（117）的右侧边缘与P型衬底（101）的右侧边缘连接；
所述第三P阱（114）的上方从左往右依次设置了第一N+注入区（107）、第一P+注入区（108）、第二P+注入区（109），且第二P+注入区（109）横跨设置在第三P阱（114）和第四N阱（115）上方；所述第一N+注入区（107）的左侧边缘与第三P阱（114）的左侧边缘保留距离，第一N+注入区（107）的右侧边缘与第一P+注入区（108）的左侧边缘保留距离，第一P+注入区（108）的右侧边缘与第二P+注入区（109）的左侧边缘保留距离；
所述第四N阱（115）的上方设置了第二N+注入区（110），且第二N+注入区（110）横跨设置在第四N阱（115）和第四P阱（116）上方；所述第二N+注入区（110）的左侧边缘与第二P+注入区（109）的右侧边缘保留距离；
所述第五N阱（117）的上方从左往右依次设置了第三P+注入区（111）、第三N+注入区（112）；所述第三P+注入区（111）的左侧边缘与第二N+注入区（110）的右侧边缘保留距离，第三N+注入区（112）的左侧边缘与第三P+注入区（111）的右侧边缘保留距离，第三N+注入区（112）的右侧边缘与第五N阱（117）的右侧边缘保留距离；
还包括第一金属（201）、第二金属（202）；所述第一金属（201）分别与第一N+注入区（107）、第一P+注入区（108）连接，且从第一金属（201）引出一电极作为第一应力端；所述第二金属（202）分别与第三P+注入区（111）、第三N+注入区（112）连接，且从第二金属（202）引出一电极作为第二应力端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210542805.3A CN114664816B (zh) | 2022-05-19 | 2022-05-19 | 一种四阱双向的可控硅结构的快充静电浪涌防护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210542805.3A CN114664816B (zh) | 2022-05-19 | 2022-05-19 | 一种四阱双向的可控硅结构的快充静电浪涌防护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114664816A CN114664816A (zh) | 2022-06-24 |
| CN114664816B true CN114664816B (zh) | 2023-05-19 |
Family
ID=82037252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210542805.3A Active CN114664816B (zh) | 2022-05-19 | 2022-05-19 | 一种四阱双向的可控硅结构的快充静电浪涌防护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114664816B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN215815877U (zh) * | 2021-07-08 | 2022-02-11 | 湖南静芯微电子技术有限公司 | 高维持高失效双向可控硅静电防护器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8680620B2 (en) * | 2011-08-04 | 2014-03-25 | Analog Devices, Inc. | Bi-directional blocking voltage protection devices and methods of forming the same |
| US8796729B2 (en) * | 2012-11-20 | 2014-08-05 | Analog Devices, Inc. | Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same |
| CN103681660B (zh) * | 2013-12-13 | 2015-12-30 | 江南大学 | 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件 |
| CN110880500B (zh) * | 2019-11-19 | 2021-12-03 | 江南大学 | 一种全对称ldmos触发scr结构的双向高压esd防护器件 |
| CN112599522B (zh) * | 2020-12-15 | 2023-06-27 | 江南大学 | 一种快速开启均匀导通双向静电浪涌保护ic |
| CN113838847B (zh) * | 2021-09-02 | 2023-04-07 | 电子科技大学 | 一种用于低压esd防护的双向dcscr器件 |
-
2022
- 2022-05-19 CN CN202210542805.3A patent/CN114664816B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN215815877U (zh) * | 2021-07-08 | 2022-02-11 | 湖南静芯微电子技术有限公司 | 高维持高失效双向可控硅静电防护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114664816A (zh) | 2022-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101042140B1 (ko) | 바이폴라 트랜지스터 베이스 스내치를 사용한 대칭 블로킹 과도전압 억제기 | |
| US8637899B2 (en) | Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals | |
| US8653557B2 (en) | High holding voltage electrostatic discharge (ESD) device | |
| JP4006398B2 (ja) | 静電放電保護デバイスを有する集積回路 | |
| US7471493B1 (en) | Fast and compact SCR ESD protection device for high-speed pins | |
| US20140167099A1 (en) | Integrated circuit including silicon controlled rectifier | |
| CN102623449B (zh) | Esd保护装置 | |
| TWI739586B (zh) | 具有低寄生電容之靜電放電保護結構及其靜電放電保護電路 | |
| US9041054B2 (en) | High holding voltage electrostatic discharge protection device | |
| US9230953B2 (en) | ESD protection device | |
| CN111048508B (zh) | 一种双向lvtscr的esd或浪涌防护方法 | |
| JP2003517215A (ja) | 改良型ｅｓｄダイオード構造 | |
| US9633992B1 (en) | Electrostatic discharge protection device | |
| CN114664816B (zh) | 一种四阱双向的可控硅结构的快充静电浪涌防护电路 | |
| US7449750B2 (en) | Semiconductor protection device | |
| US11699696B2 (en) | Silicon-controlled rectifier with back-to-back diodes | |
| CN107658266B (zh) | 用于包含触发电压可调式叠接晶体管的esd保护电路的方法 | |
| CN109979931B (zh) | 一种双向静电放电保护器件 | |
| US20240222959A1 (en) | Electrostatic discharge protection device | |
| CN116093104B (zh) | 应用于直流/直流转换芯片的静电与浪涌防护电路 | |
| CN113675189B (zh) | 一种静电防护器件及芯片 | |
| CN116364715A (zh) | 一种高维持电压双向scr结构 | |
| CN112670281A (zh) | 一种双向低压静电浪涌全芯片保护集成电路 | |
| CN115939131A (zh) | 用于高压集成电路esd防护的窄窗口scr器件 | |
| CN111863803A (zh) | 一种esd保护器件及电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A fast charging electrostatic surge protection circuit with a four well bidirectional thyristor structure Granted publication date: 20230519 Pledgee: Bank of Jiaxing science and technology branch of Limited by Share Ltd. Pledgor: Xinfeng Technology (Jiaxing) Co.,Ltd.|Xinfeng Technology (Guangzhou) Co.,Ltd. Registration number: Y2024980009994 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |