CN111863803A - 一种esd保护器件及电子装置 - Google Patents
一种esd保护器件及电子装置 Download PDFInfo
- Publication number
- CN111863803A CN111863803A CN201910339523.1A CN201910339523A CN111863803A CN 111863803 A CN111863803 A CN 111863803A CN 201910339523 A CN201910339523 A CN 201910339523A CN 111863803 A CN111863803 A CN 111863803A
- Authority
- CN
- China
- Prior art keywords
- well
- region
- silicon controlled
- controlled rectifier
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 103
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 103
- 239000010703 silicon Substances 0.000 claims abstract description 103
- 238000002347 injection Methods 0.000 claims description 115
- 239000007924 injection Substances 0.000 claims description 115
- 239000007943 implant Substances 0.000 claims description 23
- 210000000746 body region Anatomy 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 7
- 230000001960 triggered effect Effects 0.000 description 15
- 238000002513 implantation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000012423 maintenance Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种ESD保护器件及电子装置，该ESD保护器件包括：主可控硅整流器，所述主可控硅整流器具有阳极端和阴极端，所述阳极端连接至所述ESD保护器件的阳极；至少一个触发单元，每个所述触发单元包括并联设置的次可控硅整流器和电阻单元，所述次可控硅整流器的阳极端与所述主可控硅整流器或相邻的所述次可控硅整流器的阴极端连接，所述次可控硅整流器的阴极端与相邻的所述次可控硅整流器的阳极端或所述ESD保护器件的阴极连接，所述电阻单元并联连接在所述次可控硅整流器的阳极端和阴极端之间。该ESD保护器件可以在基本保持触发电压不变的同时增大维持电压，以更好的避免闩锁效应。该电子装置具有类似的优点。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种ESD保护器件及电子装置。
背景技术
随着CMOS工艺连续按比例缩小，由静电放电(ESD)导致的IC芯片失效已经成为一个重大的可靠性问题，尤其是对于具有超薄栅极氧化层和薄介电层的小型器件而言呈现出更严重的ESD破坏趋势。ESD防护设计在纳米级的CMOS技术中变得越来越具有挑战性和难度。
现代电力电子电路，例如汽车电子、液晶显示器和发光二极管驱动器经常利用几十伏范围的供电电压。对于高压应用，这与恶劣的运行环境和来自开关切换的噪声一起使得闩锁效应(Latch-up)在静电放电(ESD)保护方案设计中成为主要考虑。增加ESD保护器件的维持电压(触发后的工作电压)是减缓闩锁问题的有效方法。然而，对于面积效率的SCR(可控硅整流器)而言，因为固有的强再生反馈现象很难升高保持电压。
因此，有必要对SCR构成的ESD保护器件进行改进，以增大其维持电压，从而避免闩锁效应，使其适用于高压应用。
发明内容
本发明提出一种ESD保护器件及电子装置，其可以在基本保持触发电压不变的同时增大维持电压，以更好的避免闩锁效应，从而使该ESD保护器件适用于高压应用。
本发明一方面提供一种ESD保护器件，该ESD保护器件形成在半导体衬底上，该ESD保护器件包括：
主可控硅整流器，所述主可控硅整流器具有阳极端和阴极端，所述阳极端连接至所述ESD保护器件的阳极；
至少一个触发单元，每个所述触发单元包括并联设置的次可控硅整流器和电阻单元，所述次可控硅整流器的阳极端与所述主可控硅整流器或相邻的所述次可控硅整流器的阴极端连接，所述次可控硅整流器的阴极端与相邻的所述次可控硅整流器的阳极端或所述ESD保护器件的阴极连接，所述电阻单元并联连接在所述次可控硅整流器的阳极端和阴极端之间。
在本发明一实施例中，每个所述触发单元包括并列设置的第一N阱和P阱，所述第一N阱中形成有P+注入区和位于所述P+注入区两侧的N+注入区，所述P阱中形成有N+注入区和位于所述N+注入区两侧的P+注入区，所述第一N阱中的P+注入区、所述第一N阱、所述P阱以所述P阱中的N+注入区构成所述可控硅整流器，所述第一N阱中的N+注入区、所述第一N阱以及所述P阱中的P+注入区和所述P阱构成所述电阻单元，
其中，所述第一N阱中的P+注入区用作所述可控硅整流器的阳极端，所述P阱中的N+注入区用作所述可控硅整流器的阴极端，所述第一N阱的两个N+注入区分别与所述第一N阱的P+注入区以及所述P阱中的一个P+注入区连接，所述P阱的两个P+注入区分别与所述第一N阱中的一个N+注入区和所述P阱中的N+注入区连接。
在本发明一实施例中，每个所述触发单元还包括与所述P阱并列设置的第二N阱，所述第一N阱和所述第二N阱设置在所述P阱的两侧。
在本发明一实施例中，所述主可控硅整流器包括并列设置的第一N阱和P阱，所述第一N阱中形成有P+注入区和N+注入区，所述P阱中形成有N+注入区和P+注入区，所述第一N阱中的N+注入区与所述第一N阱的P+注入区连接用作所述主可控硅整流器的阳极端，所述P阱的P+注入区与所述P阱中的N+注入区连接用作所述主可控硅整流器的阴极端。
在本发明一实施例中，所述主可控硅整流器还包括横跨所述第一N阱和所述P阱的N+注入区。
在本发明一实施例中，所述主可控硅整流器还包括与所述P阱并列设置的第二N阱，所述第一N阱和所述第二N阱设置在所述P阱的两侧。
在本发明一实施例中，所述主可控硅整流器还包括设置在横跨所述第一N阱和所述P阱的N+注入区和所述P阱中的N+注入区之间的栅极，该栅极与P阱中的P+注入区连接，P阱中的N+注入区与触发单元的阳极端连接。
在本发明一实施例中，所述主可控硅整流器包括高压N阱以及设置在所述高压N阱中的P型体区和N型漂移区，所述P型体区和N型漂移区间隔设置，在所述P型体区和N型漂移区之间设置有栅极，在所述P型体区中形成有N+注入区和P+注入区，在所述N型漂移区中形成有N+注入区N+注入区和P+注入区，所述N型漂移区中的N+注入区和P+注入区连接用作所述主可控硅整流器的阳极端，所述P型体区中的P+注入区与N+注入区连接用作所述主可控硅整流器的阴极端。
在本发明一实施例中，相邻的所述P+注入区和N+注入区之间设置有隔离结构。
在本发明一实施例中，在所述P阱之下相邻设置有深N阱。
在本发明一实施例中，所述P+注入区和所述N+注入区呈带状设置。
在本发明一实施例中，所述触发单元的数量为2-6个。
根据本发明的ESD保护器件，由于主可控硅整流器与触发单元串联连接，且触发单元包括并联设置的次可控硅整流器和电阻单元，因此当主可控硅整流器触发后，电流先通过电阻单元释放，随着电流增大，当达到触发单元中的次可控硅整流器的触发电压后，次可控硅整流器触发，电流通过次可控硅整流器释放，在此过程中，整个ESD保护器件的触发电压取决于主可控硅整流器的触发电压，而触发单元中的次可控硅整流器由电阻单元上的电压触发，当全部触发后，整个ESD保护器件的维持电压等于主可控硅整流器以及各个次可控硅整流器的维持电压之和，大大高于主可控硅整流器的维持电压，也即根据本发明的ESD保护器件可以在几乎不增加触发电压的同时增大维持电压，可以更好地克服闩锁效应，从而更适用于高压应用或其他应用。
本发明再一方面提供一种电子装置，其包括如上所述的ESD保护器件以及与所述ESD保护器件相连接的电子组件。
本发明提出的电子装置，由于具有上述ESD保护器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出目前一种堆叠式SCR器件的示意性剖视图；
图2示出目前一种阻触发的堆叠式LDMOS-SCR器件的示意性剖视图；
图3示出目前一种自触发的堆叠式SCR器件的示意性剖视图；
图4示出根据本发明一实施例的ESD保护器件的示意性剖视图；
图5示出图1所示堆叠式SCR器件和图4所示的ESD保护器件的电压电流仿真曲线图；
图6示出根据本发明实施例的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
如前所述，为了使SCR(可控硅整流器)器件用于高压应用中的ESD防护，需要增大其维持电压(ESD器件触发后的工作电压称为维持电压)，以避免闩锁效应。目前有几种方案可以增加SCR器件的维持电压。下面结合图1至图3进行简单描述。
目前增加SCR器件的维持电压一种方法是对SCR器件进行堆叠，图1示出目前一种堆叠式SCR器件的示意性剖视图。如图1所示，堆叠式SCR器件100包括N个串联连接的SCR器件，每个SCR器件为MLSCR器件(modified lateral silicon–control-rectifier，修改的横向可控硅整流器)，其包括形成在衬底P-sub(P型衬底)中的N型外延区(N-epi)/N型管区(N-Tub)，在N型外延区(N-epi)/N型管区(N-Tub)中形成N阱(NW)和P阱(PW)，在N阱中形成N+注入区和P+注入区，在P阱中形成N+注入区和P+注入区，在N型外延区(N-epi)/N型管区(N-Tub)中还形成有包围N阱和P阱的N环，该堆叠式SCR器件100还包括包围每个SCR器件的P环。该堆叠式SCR器件100的维持电压等于各个SCR器件的维持电压之和，该堆叠式SCR器件100的维持电压可以通过改变堆叠单元的数量或每个单元的尺寸来调节维持电压的大小以适用于各种应用。同时为了避免潜在的闩锁效应，N环连接至工作电压VDD，P环接地。然而这种对堆叠式SCR器件，其触发电压随着串联数量成倍增加，这并不是高压ESD器件所期望的。
为了解决堆叠式结构中触发电压和维持电压的耦合问题(即触发电压与维持电压都增大)，提出了一种环形电阻触发的堆叠式SCR-LDMOS器件。图2示出目前一种阻触发的堆叠式LDMOS-SCR器件的示意性剖视图。如图2所示，堆叠式SCR-LDMOS器件200包括触发SCR-LDMOS单元和多个堆叠单元，堆叠单元为环形电阻触发SCR-LDMOS，触发SCR-LDMOS单元和环形电阻触发SCR-LDMOS的基本结构相同，包括形成在P型衬底P-sub中的高压N阱(HVN-Well)，形成在高压N阱中的P型体区和N型漂移区，以及形成P型体区和N型漂移区之间的栅极，在P型体区和N型漂移区中形成P+注入区和N+注入区，N型漂移区中的P+注入区和N+注入区连接在一起用作阳极端，P型体区中的P+注入区和N+注入区连接在一起用作阴极端，环形电阻触发SCR-LDMOS还包括并联设置在阳极端和阴极端之间的环形电阻。该堆叠式SCR-LDMOS器件200还包括包围触发SCR-LDMOS单元或环形电阻触发SCR-LDMOS的P+环。这种结构维持电压可以通过调节堆叠数量改变而触发电压几乎保持恒定。然而，为了实施辅助触发，P+环需要不能连接至工作电压VDD，这会引入潜在的闩锁风险。
图3示出目前一种自触发的堆叠式SCR器件的示意性剖视图。自触发的堆叠式SCR器件300包括一个主SCR器件(其为一个MLSCR器件)，以及与主SCR器件串联连接的多个DTSCR器件(二极管触发SCR器件)，各单元的组合以及连接关系如图3所示。这种结构的触发电压基本由MLSCR器件的触发电压决定，而维持电压MLSCR器件的的维持电压和DTSCR的数量决定，即这种结构也可以在改善维持电压同时保持触发电压不变。然而模拟结果表示在大电流时，电流主要通过DTSCR器件中的单个二极管通道释放而不是通过期望的SCR通道释放，这使得器件改善维持电压的效率较低，因而二极管的压降很低。
本发明基于前述ESD器件的结构不足继续改进，提出一种既可增加维持电压又基本保持触发电压不变的结构，同时具备较高的维持电压改善效率。
图4示出根据本发明一实施例的ESD保护器件的示意性剖视图。
如图4所示，本实施例提供的ESD包括器件400形成在半导体衬底P-sub(P型衬底)上，该ESD保护器件400包括主可控硅整流器401和多个触发单元402至40n，触发单元的数量大于等于1。
其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。示例性地，在本实施例中，衬底为P型衬底。应该理解，在其它实施例中，衬底也可以为N形成衬底。
在本实施例中，主可控硅整流器401为MLSCR器件(modified lateral silicon–control-rectifier，修改的横向可控硅整流器)，其包括并列设置的第一N阱、P阱和第二N阱，所述第一N阱和所述第二N阱设置在所述P阱的两侧。所述第一N阱中形成有P+注入区和N+注入区，所述P阱中形成有N+注入区和P+注入区，所述第一N阱中的N+注入区与所述第一N阱的P+注入区连接用作所述主可控硅整流器401的阳极端，所述P阱的P+注入区与所述P阱中的N+注入区连接用作所述主可控硅整流器401的阴极端，所述第一阱中的P+注入区、所述第一N阱、所述P阱以及所述P阱中的N+注入区构成SCR器件，所述第二N阱用于使所述P阱与衬底或相邻的触发单元隔离。
如图4所示，主可控硅整流器401还包括横跨所述第一N阱和所述P阱的N+注入区，通过该横跨所述第一N阱和所述P阱的N+注入区的N+注入区可以调节该主可控硅整流器401的触发电压。
在本实施例中，触发单元402-402n包括并联设置的次可控硅整流器和电阻单元，所述次可控硅整流器的阳极端与所述主可控硅整流器401或相邻的所述次可控硅整流器的阴极端连接，所述次可控硅整流器的阴极端与相邻的所述次可控硅整流器的阳极端或所述ESD保护器件的阴极连接，所述电阻单元并联连接在所述次可控硅整流器的阳极端和阴极端之间。换言之，主可控硅整流器401的阳极端连接至ESD保护器件400的阳极，阴极端连接在第一个触发单元的阳极端，第一触发单元的阴极端连接至第二个触发单元的阳极端，依次类推，最后一个触发单元的阴极端连接至ESD保护器件的阴极。
请再次参考图4，触发单元402-40n包括并列设置的第一N阱、P阱和第二N阱，所述第一N阱和第二N阱设置在所述P阱两侧。所述第一N阱中形成有P+注入区和位于所述P+注入区两侧的N+注入区，所述P阱中形成有N+注入区和位于所述N+注入区两侧的P+注入区，所述第一N阱中的P+注入区、所述第一N阱、所述P阱以所述P阱中的N+注入区构成可控硅整流器(即SCR器件)，所述第一N阱中的N+注入区、所述第一N阱以及所述P阱中的P+注入区和所述P阱构成所述电阻单元。所述第一N阱中的P+注入区用作所述可控硅整流器的阳极端，所述P阱中的N+注入区用作所述可控硅整流器的阴极端，所述第一N阱的两个N+注入区分别与所述第一N阱的P+注入区以及所述P阱中的一个P+注入区连接，所述P阱的两个P+注入区分别与所述第一N阱中的一个N+注入区和所述P阱中的N+注入区连接。所述第二N阱用于使所述P阱与衬底或相邻的触发单元隔离。
即触发单元402-40n的结构与主可控硅整流器401的结构类似，不同之处在于，在触发单元402-40n中，在第一N阱和P阱中分别插入N+注入区和P+注入区来构成电阻单元，以使触发单元在ESD保护器件400开始的触发阶段具备电阻特性。
在本实施例中，触发单元402-40n的尺寸与主可控硅整流器401的尺寸基本相同。如图4所示，所述主可控硅整流器401的第一N阱与所述P阱的中的N+注入区与P+注入区之间的距离为L1，触发单元402-40n的第一N阱与所述P阱的中的N+注入区与P+注入区之间的距离为L2，L1等于L2。当然，在其它实施例中，L1也可以大于或小于L2。
在本实施例中，在相邻的所述P+注入区和N+注入区之间设置有隔离结构，所述隔离结构例如为STI(浅沟槽隔离结构)。通过该隔离结构来实现所述P+注入区和N+注入区之间的隔离。
进一步地，在本实施例中，在所述P阱之下相邻设置有深N阱，通过该深N阱可以实现P阱与衬底的隔离。
进一步地，在本实施例中，ESD保护器件还包括环绕/包围主可控硅整流器401或触发单元402-402n的P+环，该P+环接地，可以进一步避免闩锁效应。
进一步地，在本实施例中，所述P+注入区和所述N+注入区呈带状设置。
应当理解，主可控硅整流器401不限于本实施例中所使用的MLSCR器件，其还可以根据需要采用其他SCR器件，在一些实施例中，主可控硅整流器401为低压SCR器件(LVTSCR)，低压SCR器件在图4所示的主可控硅整流器401的结构上进一步包括设置在横跨所述第一N阱和所述P阱的N+注入区和所述P阱中的N+注入区之间的栅极，该栅极与P阱中的P+注入区连接，P阱中的N+注入区与触发单元的阳极端连接。所述横跨所述第一N阱和所述P阱的N+注入区、所述P阱中的N+注入区以及所述栅极构成MOS器件，该MOS器件的击穿电压即为该低压SCR器件的触发电压，因而低压SCR器件具有较低的触发电压。
在一些实施例中，主可控硅整流器401为SCR-LDMOS器件，其结构参见图2所示，包括高压N阱以及设置在所述高压N阱中的P型体区和N型漂移区，所述P型体区和N型漂移区间隔设置，在所述P型体区和N型漂移区之间设置有栅极，在所述P型体区中形成有N+注入区和P+注入区，在所述N型漂移区中形成有N+注入区N+注入区和P+注入区，所述N型漂移区中的N+注入区和P+注入区连接用作所述主可控硅整流器的阳极端，所述P型体区中的P+注入区与N+注入区连接用作所述主可控硅整流器的阴极端。
本实施例的ESD保护器件400的工作原理为：当施加在ESD保护器件的阳极的静电电压低于主可控硅整流器401的触发电压时，ESD保护器件400处于截止状态，随着电压的增大，当其大于主可控硅整流器401的触发电压时，主可控硅整流器401由于雪崩击穿而打开以释放静电电流，在触发单元中开始时电流通过电阻通道释放，并且由于主可控硅整流器401的触发电流很小，因而电阻单元上的电压有限，也即次可控硅整流器上的电压较小，次可控硅整流器未被触发。因此ESD保护器件400的触发电压取决于主可控硅整流器401的触发电压。随着电流进一步增加，触发单元中的寄生PNP和NPN晶体管(即次可控硅整流器)中的PN结被电阻单元上的压降正向偏置，触发单元中的次可控硅整流器触发，SCR通道开启，静电放电电流通过主可控硅整流器401和触发单元中的SCR通道释放，使得整个ESD保护器件400的维持电压为所述SCR器件的维持电压之和。通过调节触发单元的数量可以使得该维持电压高于工作电压VDD，从而避免出现闩锁效应。换言之，本实施例的ESD保护器件400在基本保持触发电压不变的同时，可以高效的改善维持电压(因为SCR器件具有相对高的维持电压)。
图5示出图1所示堆叠式SCR器件和图4所示的ESD保护器件的电压电流仿真曲线图。在图5中，最左侧实线曲线表示单个MLSCR器件的电压-电流曲线图，最左侧实线曲线右的虚线曲线图依次表示图1所示的堆叠式SCR器件堆叠数量为2、4、6时的电压-电流曲线图，最左侧实线曲线右的实线曲线图依次表示根据本实施例的ESD保护器件触发单元数量为2、4、6时电压-电流曲线图。由图5可知，相比单个SCR器件，图1所示的堆叠式SCR器件虽然通过堆叠可以增加维持电压，但是触发电压随堆叠数成倍增加，这并不是ESD保护器件所期望的。而根据堆叠式SCR器件其维持电压随着堆叠数量增加，而触发电压基本保持不变。
根据本实施例的ESD保护器件，由于主可控硅整流器与触发单元串联连接，且触发单元包括并联设置的次可控硅整流器和电阻单元，因此当主可控硅整流器触发后，电流先通过电阻单元释放，随着电流增大，当达到触发单元中的次可控硅整流器的触发电压后，次可控硅整流器触发，电流通过次可控硅整流器释放，在此过程中，整个ESD保护器件的触发电压取决于主可控硅整流器的触发电压，而触发单元中的次可控硅整流器由电阻单元上的电压触发，当全部触发后，整个ESD保护器件的维持电压等于主可控硅整流器以及各个次可控硅整流器的维持电压之和，大大高于主可控硅整流器的维持电压，也即根据本发明的ESD保护器件可以在几乎不增加触发电压的同时增大维持电压，可以更好地克服闩锁效应，从而更适用于高压应用或其他应用。
本发明的另一个方面还提供一种电子装置，包括用于IC芯片的ESD保护器件以及与所述ESD保护器件相连的电子组件。其中，该ESD保护器件位于半导体衬底上，包括：主可控硅整流器，所述主可控硅整流器具有阳极端和阴极端，所述阳极端连接至所述ESD保护器件的阳极；至少一个触发单元，每个所述触发单元包括并联设置的次可控硅整流器和电阻单元，所述次可控硅整流器的阳极端与所述主可控硅整流器或相邻的所述次可控硅整流器的阴极端连接，所述次可控硅整流器的阴极端与相邻的所述次可控硅整流器的阳极端或所述ESD保护器件的阴极连接，所述电阻单元并联连接在所述次可控硅整流器的阳极端和阴极端之间。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图6示出手机的示例。手机600的外部设置有包括在外壳601中的显示部分602、操作按钮603、外部连接端口604、扬声器605、话筒606等。
本发明实施例的电子装置，由于所包含的ESD保护器件可以在基本保持触发电压不变的同时增大维持电压，以更好的避免闩锁效应，从而使该ESD保护器件适用于高压应用。因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (13)
1.一种ESD保护器件，该ESD保护器件形成在半导体衬底上，其特征在于，该ESD保护器件包括：
主可控硅整流器，所述主可控硅整流器具有阳极端和阴极端，所述阳极端连接至所述ESD保护器件的阳极；
至少一个触发单元，每个所述触发单元包括并联设置的次可控硅整流器和电阻单元，所述次可控硅整流器的阳极端与所述主可控硅整流器或相邻的所述次可控硅整流器的阴极端连接，所述次可控硅整流器的阴极端与相邻的所述次可控硅整流器的阳极端或所述ESD保护器件的阴极连接，所述电阻单元并联连接在所述次可控硅整流器的阳极端和阴极端之间。
2.根据权利要求1所述的ESD保护器件，其特征在于，每个所述触发单元包括并列设置的第一N阱和P阱，所述第一N阱中形成有P+注入区和位于所述P+注入区两侧的N+注入区，所述P阱中形成有N+注入区和位于所述N+注入区两侧的P+注入区，所述第一N阱中的P+注入区、所述第一N阱、所述P阱以所述P阱中的N+注入区构成所述可控硅整流器，所述第一N阱中的N+注入区、所述第一N阱以及所述P阱中的P+注入区和所述P阱构成所述电阻单元，
其中，所述第一N阱中的P+注入区用作所述可控硅整流器的阳极端，所述P阱中的N+注入区用作所述可控硅整流器的阴极端，所述第一N阱的两个N+注入区分别与所述第一N阱的P+注入区以及所述P阱中的一个P+注入区连接，所述P阱的两个P+注入区分别与所述第一N阱中的一个N+注入区和所述P阱中的N+注入区连接。
3.根据权利要求2所述的ESD保护器件，其特征在于，每个所述触发单元还包括与所述P阱并列设置的第二N阱，所述第一N阱和所述第二N阱设置在所述P阱的两侧。
4.根据权利要求1所述的ESD保护器件，其特征在于，所述主可控硅整流器包括并列设置的第一N阱和P阱，所述第一N阱中形成有P+注入区和N+注入区，所述P阱中形成有N+注入区和P+注入区，所述第一N阱中的N+注入区与所述第一N阱的P+注入区连接用作所述主可控硅整流器的阳极端，所述P阱的P+注入区与所述P阱中的N+注入区连接用作所述主可控硅整流器的阴极端。
5.根据权利要求4所述的ESD保护器件，其特征在于，所述主可控硅整流器还包括横跨所述第一N阱和所述P阱的N+注入区。
6.根据权利要求5所述的ESD保护器件，其特征在于，所述主可控硅整流器还包括与所述P阱并列设置的第二N阱，所述第一N阱和所述第二N阱设置在所述P阱的两侧。
7.根据权利要求5所述的ESD保护器件，其特征在于，所述主可控硅整流器还包括设置在横跨所述第一N阱和所述P阱的N+注入区和所述P阱中的N+注入区之间的栅极，该栅极与P阱中的P+注入区连接，P阱中的N+注入区与触发单元的阳极端连接。
8.根据权利要求1所述的ESD保护器件，其特征在于，所述主可控硅整流器包括高压N阱以及设置在所述高压N阱中的P型体区和N型漂移区，所述P型体区和N型漂移区间隔设置，在所述P型体区和N型漂移区之间设置有栅极，在所述P型体区中形成有N+注入区和P+注入区，在所述N型漂移区中形成有N+注入区N+注入区和P+注入区，所述N型漂移区中的N+注入区和P+注入区连接用作所述主可控硅整流器的阳极端，所述P型体区中的P+注入区与N+注入区连接用作所述主可控硅整流器的阴极端。
9.根据权利要求2或4所述的ESD保护器件，其特征在于，相邻的所述P+注入区和N+注入区之间设置有隔离结构。
10.根据权利要求2或4所述的ESD保护器件，其特征在于，在所述P阱之下相邻设置有深N阱。
11.根据权利要求2或4所述的ESD保护器件，其特征在于，所述P+注入区和所述N+注入区呈带状设置。
12.根据权利要求1所述的ESD保护器件，其特征在于，所述触发单元的数量为2-6个。
13.一种电子装置，其特征在于，包括如权利要求1-12中的任意一项所述的ESD保护器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910339523.1A CN111863803A (zh) | 2019-04-25 | 2019-04-25 | 一种esd保护器件及电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910339523.1A CN111863803A (zh) | 2019-04-25 | 2019-04-25 | 一种esd保护器件及电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111863803A true CN111863803A (zh) | 2020-10-30 |
Family
ID=72951279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910339523.1A Pending CN111863803A (zh) | 2019-04-25 | 2019-04-25 | 一种esd保护器件及电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111863803A (zh) |
-
2019
- 2019-04-25 CN CN201910339523.1A patent/CN111863803A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8686510B2 (en) | ESD protection element and ESD protection device for use in an electrical circuit | |
| US9362265B2 (en) | Protection devices for precision mixed-signal electronic circuits and methods of forming the same | |
| US8637899B2 (en) | Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals | |
| US8039899B2 (en) | Electrostatic discharge protection device | |
| US8803280B2 (en) | High-voltage ESD protection device | |
| TWI382627B (zh) | 製造在絕緣物上矽層中的暫態電壓抑制器的方法 | |
| US9209265B2 (en) | ESD devices comprising semiconductor fins | |
| JP6215222B2 (ja) | 高保持電圧、混合電圧ドメイン静電気放電クランプ | |
| US8610169B2 (en) | Electrostatic discharge protection circuit | |
| US20070069310A1 (en) | Semiconductor controlled rectifiers for electrostatic discharge protection | |
| EP2092558A2 (en) | Symmetric blocking transient voltage suppressor (tvs) using bipolar transistor base snatch | |
| TWI229933B (en) | High voltage device for electrostatic discharge protective circuit and high voltage device | |
| CN105655325A (zh) | 静电放电保护电路、结构及其制造方法 | |
| US9040367B2 (en) | Latch-up immunity nLDMOS | |
| CN110867482B (zh) | 一种用于ic芯片的esd保护器件及电子装置 | |
| US7969697B2 (en) | Low-voltage CMOS space-efficient 15 KV ESD protection for common-mode high-voltage receivers | |
| US9871031B2 (en) | Semiconductor device and an electronic apparatus | |
| US7723748B2 (en) | Semiconductor device including electrostatic discharge protection circuit | |
| CN111863803A (zh) | 一种esd保护器件及电子装置 | |
| CN106663657B (zh) | 静电保护器件和静电保护电路 | |
| CN114695341A (zh) | 具有高保持电压的低电容瞬态电压抑制器 | |
| US8941959B2 (en) | ESD protection apparatus | |
| CN112563260B (zh) | 一种双向esd保护器件及电子装置 | |
| CN112103286B (zh) | 触发电压可调的双向esd保护器件及其制备方法 | |
| CN113272956B (zh) | 用于耐高电压高速接口的具有低漏电流的电过应力保护 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |