JP6215222B2 - 高保持電圧、混合電圧ドメイン静電気放電クランプ - Google Patents
高保持電圧、混合電圧ドメイン静電気放電クランプ Download PDFInfo
- Publication number
- JP6215222B2 JP6215222B2 JP2014545285A JP2014545285A JP6215222B2 JP 6215222 B2 JP6215222 B2 JP 6215222B2 JP 2014545285 A JP2014545285 A JP 2014545285A JP 2014545285 A JP2014545285 A JP 2014545285A JP 6215222 B2 JP6215222 B2 JP 6215222B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- trigger
- node
- scr
- esd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 27
- 239000000758 substrate Substances 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000012086 standard solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
[発明の項目]
[項目1]
第1ノードと第2ノードとの間に接続された回路保護用の静電気放電(ESD)保護回路であって、
前記第1ノードに接続された第1電圧ドメインの少なくとも1つのクランプ装置と、
前記少なくとも1つのクランプ装置に直列に接続され且つ前記第2ノードに接続された第2電圧ドメインのスイッチング装置と、
前記少なくとも1つのクランプ装置に接続され且つ前記少なくとも1つのクランプ装置にかかる電圧を制限するように構成された電圧リミッタと
を備えるESD保護回路。
[項目2]
前記第2電圧ドメインの電圧レベルは、前記第1電圧ドメインの電圧レベルより高い、項目1に記載のESD保護回路。
[項目3]
前記第2電圧ドメインの信頼性及び漏洩要件に対応する最大電圧レベルは、前記第1電圧ドメインの信頼性及び漏洩要件に対応する電圧レベルより高い、項目1に記載のESD保護回路。
[項目4]
前記少なくとも1つのクランプ装置は、直列接続された複数のクランプ装置を含む、項目1に記載のESD保護回路。
[項目5]
前記少なくとも1つのクランプ装置は、少なくとも1つの金属酸化物半導体(MOS)装置を含む、項目1に記載のESD保護回路。
[項目6]
前記少なくとも1つのMOS装置は、少なくとも1つの低電圧ドメインMOS装置である、項目5に記載のESD保護回路。
[項目7]
前記少なくとも1つのMOS装置の各MOS装置は、ゲート及びソースを備え、前記各MOS装置の前記ゲートは対応の前記ソースに接続される、項目5に記載のESD保護回路。
[項目8]
前記少なくとも1つのMOS装置のMOS装置は、ゲート、ドレイン、及びソースを備え、前記少なくとも1つのクランプ装置は、少なくとも1つの抵抗性電圧分割器を含み、この少なくとも1つの抵抗性電圧分割器は、
第1端子電圧を有する第1端子と、
第2端子電圧を有する第2端子と、
第3端子電圧を有する第3端子と、
を含み、前記第2端子電圧は、前記第3端子電圧と前記第1端子電圧との間の電圧差の分割電圧であり、
前記MOS装置のゲートは、前記少なくとも1つの抵抗性電圧分割器の前記第2端子に接続され、前記MOS装置のドレインは、前記少なくとも1つの抵抗性電圧分割器の前記第1端子に接続され、前記MOS装置のソースは、前記少なくとも1つの抵抗性電圧分割器の前記第3端子に接続される、項目5に記載のESD保護回路。
[項目9]
前記スイッチング装置は、シリコン制御整流器(SCR)である、項目1に記載のESD保護回路。
[項目10]
前記電圧リミッタは、抵抗器である、項目1に記載のESD保護回路。
[項目11]
前記電圧リミッタは、金属酸化物半導体(MOS)装置である、項目1に記載のESD保護回路。
[項目12]
前記スイッチング装置に接続されたトリガー装置を更に備え、
該トリガー装置は、ESD事象中に前記スイッチング装置をスイッチオンするように構成される、項目1に記載のESD保護回路。
[項目13]
前記トリガー装置は、少なくとも1つのダイオードを備える、項目12に記載のESD保護回路。
[項目14]
前記トリガー装置は、更に、
ドレイン、ソース及びゲートを含むMOS装置と、
抵抗性素子と
を備え、前記MOS装置のドレインと前記MOS装置のゲートとの間には少なくとも1つのダイオードが接続され、更に、前記MOS装置のゲートと前記MOS装置のソースとの間には抵抗性素子が接続される、項目13に記載のESD保護回路。
[項目15]
前記SCRは、アノードと、カソードと、第1トリガータップと、第2トリガータップとを含み、
前記SCRのカソードは、前記クランプ装置のアノードに接続され、
前記電圧リミッタは、前記SCRのカソードと前記第1ノードとの間に接続される、項目9に記載のESD保護回路。
[項目16]
前記SCRは、アノードと、カソードと、第1トリガータップと、第2トリガータップとを含み、
前記SCRのカソードは、前記クランプ装置のアノードに接続され、
前記電圧リミッタは、前記SCRの第1トリガータップと前記第1ノードとの間に接続される、項目9に記載のESD保護回路。
[項目17]
前記SCRは、アノードと、カソードと、第1トリガータップと、第2トリガータップとを含み、
前記SCRのアノードは、前記クランプ装置のカソードに接続され、
前記電圧リミッタは、前記SCRのアノードと前記第1ノードとの間に接続される、項目9に記載のESD保護回路。
[項目18]
前記SCRは、アノードと、カソードと、第1トリガータップと、第2トリガータップとを含み、
前記SCRのアノードは、前記クランプ装置のカソードに接続され、
前記電圧リミッタは、前記SCRの第2トリガータップと前記第1ノードとの間に接続される、項目9に記載のESD保護回路。
[項目19]
前記第1ノードと前記SCRの第1トリガータップとの間に接続された第1トリガー装置であって、ESD事象中に前記SCRをターンオンするように構成された第1トリガー装置と、
前記SCRの第2トリガータップと前記第2ノードとの間に接続された第2トリガー装置であって、ESD事象中に前記SCRをターンオンするように構成された第2トリガー装置と
の少なくとも一方を更に備えた、項目15に記載のESD保護回路。
[項目20]
前記第1ノードと前記SCRの第1トリガータップとの間に接続された第1トリガー装置であって、ESD事象中に前記SCRをターンオンするように構成された第1トリガー装置と、
前記SCRの第2トリガータップと前記第2ノードとの間に接続された第2トリガー装置であって、ESD事象中に前記SCRをターンオンするように構成された第2トリガー装置と
の少なくとも一方を更に備える、項目16に記載のESD保護回路。
[項目21]
前記第1ノードと前記SCRの第1トリガータップとの間に接続された第1トリガー装置であって、ESD事象中に前記SCRをターンオンするように構成された第1トリガー装置と、
前記SCRの第2トリガータップと前記第2ノードとの間に接続された第2トリガー装置であって、ESD事象中に前記SCRをターンオンするように構成される第2トリガー装置と、
の少なくとも一方を更に備えた、項目17に記載のESD保護回路。
[項目22]
前記第1ノードと前記SCRの第1トリガータップとの間に接続された第1トリガー装置であって、ESD事象中に前記SCRをターンオンするように構成された第1トリガー装置と、
前記SCRの第2トリガータップと前記第2ノードとの間に接続された第2トリガー装置であって、ESD事象中に前記SCRをターンオンするように構成された第2トリガー装置と
の少なくとも一方を更に備える、項目18に記載のESD保護回路。
[項目23]
第1電圧ドメインが第1の最大電圧定格に関連され、その第1の最大電圧定格は、前記保護回路の動作電圧より低く、前記電圧リミッタは、前記少なくとも1つのクランプ装置の電圧を、前記第1の最大電圧定格より低い電圧へ制限するように構成され、更に、前記スイッチング装置は、前記動作電圧と前記クランプ装置の電圧との間の電圧差を阻止するように構成される、項目1に記載のESD保護回路。
[項目24]
前記少なくとも1つのクランプ装置は、少なくとも1つの金属酸化物半導体(MOS)装置を含み、前記スイッチング装置は、シリコン制御整流器(SCR)を含み、前記電圧リミッタは、抵抗器を含む、項目23に記載のESD保護回路。
Claims (18)
- 第1ノードと第2ノードとの間に接続された回路を保護するための、通常動作モードと静電気放電(ESD)動作モードとにおいて動作するように構成されたESD保護回路であって、
前記第1ノードに接続された少なくとも1つのクランプ装置であり、該少なくとも1つのクランプ装置の各々が低電圧装置であり、該少なくとも1つのクランプ装置の各々が前記通常動作モード中における第1の最大電圧定格を有し、前記第1の最大電圧定格が前記通常動作中の前記第1ノードと前記第2ノードとの間の電圧より低く、該少なくとも1つのクランプ装置の各々が、前記ESDモード中にトリガーするように且つ前記通常動作モード中にオフとされるように構成されている、少なくとも1つのクランプ装置と、
前記少なくとも1つのクランプ装置に直列に接続され且つ前記第2ノードに接続されたスイッチング装置であり、該スイッチング装置が高電圧装置であり、該スイッチング装置が、前記通常動作モード中における前記第1の最大電圧定格よりも高い前記通常動作モード中における第2の最大電圧定格を有し、該スイッチング装置が、前記ESDモード中にトリガーするように且つ前記通常動作モード中にオフとされるように構成されている、スイッチング装置と、
前記少なくとも1つのクランプ装置に接続される電圧リミッタであって、前記通常動作モード中に前記少なくとも1つのクランプ装置にかかる電圧を制限して、通常動作中に前記少なくとも1つのクランプ装置の各々にかかる前記電圧が前記第1の最大電圧定格より低く制限されるように構成されている電圧リミッタと
を備えるESD保護回路。 - 前記低電圧装置は、前記第1の最大電圧定格を画定する第1のプロセス設計ルールによって形成されており、前記高電圧装置は、前記第2の最大電圧定格を画定する第2のプロセス設計ルールによって形成されている、請求項1に記載のESD保護回路。
- 前記スイッチング装置の信頼性要件に対応する最大電圧レベルは、前記少なくとも1つのクランプ装置の信頼性要件に対応する最大電圧レベルより高い、請求項1又は2に記載のESD保護回路。
- 前記少なくとも1つのクランプ装置は少なくとも1つの金属酸化物半導体(MOS)装置を含む、請求項1〜3のいずれか一項に記載のESD保護回路。
- 前記少なくとも1つのMOS装置は少なくとも1つの低電圧ドメインMOS装置であり、前記少なくとも1つのMOS装置の各々のゲートが前記少なくとも1つのMOS装置の各々の対応するソースに接続されている、請求項4に記載のESD保護回路。
- 前記スイッチング装置はシリコン制御整流器(SCR)である、請求項1〜5のいずれか一項に記載のESD保護回路。
- 前記電圧リミッタは抵抗器である、請求項1〜6のいずれか一項に記載のESD保護回路。
- 前記スイッチング装置に接続されたトリガー装置を更に備え、
該トリガー装置は、前記ESDモード中に前記スイッチング装置をスイッチオンするように構成されている、請求項1〜7のいずれか一項に記載のESD保護回路。 - 前記トリガー装置は少なくとも1つのダイオードを備える、請求項8に記載のESD保護回路。
- 前記トリガー装置は、更に、
ドレイン、ソース及びゲートを含むMOS装置と、
抵抗性素子と
を備え、
前記MOS装置のドレインと前記MOS装置のゲートとの間には前記少なくとも1つのダイオードが接続され、前記MOS装置のゲートと前記MOS装置のソースとの間には前記抵抗性素子が接続されている、請求項9に記載のESD保護回路。 - 前記SCRは、アノードと、カソードと、第1トリガータップと、第2トリガータップとを含み、
前記SCRの前記カソードは、前記クランプ装置のアノードに接続され、
前記電圧リミッタは、前記SCRの前記カソードと前記第1ノードとの間に接続されている、請求項6に記載のESD保護回路。 - 前記SCRは、アノードと、カソードと、第1トリガータップと、第2トリガータップとを含み、
前記SCRの前記カソードは、前記クランプ装置のアノードに接続され、
前記電圧リミッタは、前記SCRの前記第1トリガータップと前記第1ノードとの間に接続されている、請求項6に記載のESD保護回路。 - 前記SCRは、アノードと、カソードと、第1トリガータップと、第2トリガータップとを含み、
前記SCRの前記アノードは、前記クランプ装置のカソードに接続され、
前記電圧リミッタは、前記SCRの前記アノードと前記第1ノードとの間に接続される、請求項6に記載のESD保護回路。 - 前記SCRは、アノードと、カソードと、第1トリガータップと、第2トリガータップとを含み、
前記SCRの前記アノードは、前記クランプ装置のカソードに接続され、
前記電圧リミッタは、前記SCRの前記第2トリガータップと前記第1ノードとの間に接続される、請求項6に記載のESD保護回路。 - 前記第1ノードと前記SCRの前記第1トリガータップとの間に接続された第1トリガー装置であって、前記ESDモード中に前記SCRをターンオンするように構成された第1トリガー装置と、
前記SCRの前記第2トリガータップと前記第2ノードとの間に接続された第2トリガー装置であって、前記ESDモード中に前記SCRをターンオンするように構成された第2トリガー装置と
の少なくとも一方を更に備える、請求項11に記載のESD保護回路。 - 前記第1ノードと前記SCRの前記第1トリガータップとの間に接続された第1トリガー装置であって、前記ESDモード中に前記SCRをターンオンするように構成された第1トリガー装置と、
前記SCRの前記第2トリガータップと前記第2ノードとの間に接続された第2トリガー装置であって、前記ESDモード中に前記SCRをターンオンするように構成された第2トリガー装置と
の少なくとも一方を更に備える、請求項12〜14のいずれか一項に記載のESD保護回路。 - 第1ノードと第2ノードとの間に接続された回路を保護するための、通常動作モードと静電気放電(ESD)動作モードとにおいて動作するように構成されたESD保護回路であって、
前記通常動作モード中の前記第1ノードと前記第2ノードとの間の電圧より低い最大電圧定格を有する少なくとも1つのクランプ装置と、
スイッチング装置と、
電圧リミッタと
を備え、
前記電圧リミッタと前記スイッチング装置との組み合わせは、前記少なくとも1つのクランプ装置の両端間の電圧が前記最大電圧定格を下回るある電圧に制限されるように、前記通常動作モード中に前記第1ノードと前記第2ノードとの間の電圧を分割するよう構成されており、
前記スイッチング装置は、前記ESDモード中に、前記スイッチング装置の両端間において、前記少なくとも1つのクランプ装置の両端間の順電圧降下を越える前記第1ノードと前記第2ノードとの間の電圧の実質的に全てを降下させるように構成されている、ESD保護回路。 - 前記少なくとも1つのクランプ装置は少なくとも1つの金属酸化物半導体(MOS)装置を含み、前記スイッチング装置はシリコン制御整流器(SCR)を含み、前記電圧リミッタは抵抗器を含む、請求項17に記載のESD保護回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161568431P | 2011-12-08 | 2011-12-08 | |
US61/568,431 | 2011-12-08 | ||
PCT/EP2012/074767 WO2013083767A1 (en) | 2011-12-08 | 2012-12-07 | A high holding voltage, mixed-voltage domain electrostatic discharge clamp |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015500566A JP2015500566A (ja) | 2015-01-05 |
JP2015500566A5 JP2015500566A5 (ja) | 2016-01-28 |
JP6215222B2 true JP6215222B2 (ja) | 2017-10-18 |
Family
ID=47458882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014545285A Active JP6215222B2 (ja) | 2011-12-08 | 2012-12-07 | 高保持電圧、混合電圧ドメイン静電気放電クランプ |
Country Status (5)
Country | Link |
---|---|
US (1) | US9042065B2 (ja) |
EP (1) | EP2789012B1 (ja) |
JP (1) | JP6215222B2 (ja) |
CN (1) | CN103975434B (ja) |
WO (1) | WO2013083767A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8872223B2 (en) | 2012-02-08 | 2014-10-28 | Robert Newton Rountree | Programmable SCR for ESD protection |
US9882375B2 (en) * | 2013-03-15 | 2018-01-30 | Sofics Bvba | High holding voltage clamp |
US9742394B2 (en) * | 2014-06-16 | 2017-08-22 | National Technology & Engineering Solutions Of Sandia, Llc | High-voltage, high-current, solid-state closing switch |
US10026712B2 (en) * | 2014-12-02 | 2018-07-17 | Texas Instruments Incorporated | ESD protection circuit with stacked ESD cells having parallel active shunt |
CN104538392B (zh) * | 2014-12-12 | 2017-09-19 | 深圳市国微电子有限公司 | 一种低触发耐负压的scr器件、工艺方法及应用电路 |
TWI649851B (zh) | 2015-09-21 | 2019-02-01 | 聯華電子股份有限公司 | 靜電放電保護裝置及製造靜電放電保護裝置的方法 |
BE1023510B1 (nl) * | 2015-10-09 | 2017-04-11 | Sofics Bvba | Clipschakeling |
CN108615728B (zh) * | 2016-12-12 | 2021-08-03 | 中国航空工业集团公司西安航空计算技术研究所 | 芯片内高压雷击防护电路 |
US10366974B2 (en) * | 2017-05-15 | 2019-07-30 | Nxp B.V. | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device |
KR20180131702A (ko) * | 2017-05-31 | 2018-12-11 | 에스케이하이닉스 주식회사 | Esd 보호 회로를 포함하는 반도체 집적 회로 장치 |
US10446537B2 (en) * | 2017-06-20 | 2019-10-15 | Texas Instruments Incorporated | Electrostatic discharge devices |
KR20190140216A (ko) * | 2018-06-11 | 2019-12-19 | 에스케이하이닉스 주식회사 | Esd 보호 회로를 포함하는 반도체 집적 회로 장치 |
US10581423B1 (en) | 2018-08-17 | 2020-03-03 | Analog Devices Global Unlimited Company | Fault tolerant low leakage switch |
CN110011132A (zh) * | 2019-04-09 | 2019-07-12 | 晶晨半导体(上海)股份有限公司 | 一种端口处理方法 |
CN111668209B (zh) * | 2020-06-10 | 2022-03-15 | 电子科技大学 | 一种低漏电的用于低压esd防护的可控硅整流器 |
CN113675832B (zh) * | 2021-10-22 | 2022-02-08 | 武汉市聚芯微电子有限责任公司 | 静电保护方法、静电保护电路及芯片 |
CN114188927B (zh) * | 2021-11-30 | 2023-04-28 | 江南大学 | 一种快速响应抗闩锁的静电浪涌保护集成电路 |
CN114256822B (zh) * | 2021-12-21 | 2024-05-07 | 电子科技大学 | 一种GaN基ESD保护电路 |
EP4207282A1 (en) * | 2021-12-31 | 2023-07-05 | Nexperia B.V. | A semiconductor device and a method of manufacturing a semiconductor device |
CN117895449A (zh) * | 2024-03-15 | 2024-04-16 | 深圳市晶扬电子有限公司 | 一种低钳位电压型双向静电保护电路及双向静电保护器件 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5600525A (en) * | 1994-08-17 | 1997-02-04 | David Sarnoff Research Center Inc | ESD protection circuit for integrated circuit |
US5548135A (en) * | 1995-05-12 | 1996-08-20 | David Sarnoff Research Center, Inc. | Electrostatic discharge protection for an array of macro cells |
TW419808B (en) | 1999-07-31 | 2001-01-21 | Winbond Electronics Corp | Electrostatic discharge device capable of avoiding latch up effect |
JP4005920B2 (ja) * | 2001-03-16 | 2007-11-14 | サーノフ コーポレーション | ラッチアップ耐性のための高保持電流を有する静電放電保護構造 |
US20030076636A1 (en) * | 2001-10-23 | 2003-04-24 | Ming-Dou Ker | On-chip ESD protection circuit with a substrate-triggered SCR device |
JP4008744B2 (ja) * | 2002-04-19 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
JP2004319696A (ja) * | 2003-04-15 | 2004-11-11 | Toshiba Corp | 半導体装置 |
JP4457620B2 (ja) * | 2003-09-26 | 2010-04-28 | 富士電機システムズ株式会社 | 静電破壊保護回路 |
US6949800B2 (en) * | 2003-10-24 | 2005-09-27 | Texas Instruments Incorporated | Versatile system for electrostatic discharge protection utilizing silicon controlled rectifier |
US20050111150A1 (en) * | 2003-11-25 | 2005-05-26 | King Billion Electronics Co., Ltd. | Electrostatic discharge protection circuit |
KR100642651B1 (ko) * | 2005-09-26 | 2006-11-10 | 삼성전자주식회사 | 정전기 방전용 실리콘 제어 정류기 |
KR100835282B1 (ko) * | 2007-01-23 | 2008-06-05 | 삼성전자주식회사 | 정전기 방전 보호 장치 |
US8432651B2 (en) * | 2010-06-09 | 2013-04-30 | Analog Devices, Inc. | Apparatus and method for electronic systems reliability |
JP5603488B2 (ja) * | 2010-06-09 | 2014-10-08 | アナログ デバイシス, インコーポレイテッド | 集積回路保護のための装置および方法 |
JP5656658B2 (ja) * | 2011-01-14 | 2015-01-21 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
-
2012
- 2012-12-07 US US13/708,356 patent/US9042065B2/en active Active
- 2012-12-07 EP EP12808290.6A patent/EP2789012B1/en active Active
- 2012-12-07 CN CN201280060063.5A patent/CN103975434B/zh active Active
- 2012-12-07 JP JP2014545285A patent/JP6215222B2/ja active Active
- 2012-12-07 WO PCT/EP2012/074767 patent/WO2013083767A1/en active Search and Examination
Also Published As
Publication number | Publication date |
---|---|
JP2015500566A (ja) | 2015-01-05 |
EP2789012A1 (en) | 2014-10-15 |
EP2789012B1 (en) | 2020-02-05 |
US9042065B2 (en) | 2015-05-26 |
CN103975434B (zh) | 2017-03-01 |
US20130163128A1 (en) | 2013-06-27 |
WO2013083767A1 (en) | 2013-06-13 |
CN103975434A (zh) | 2014-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6215222B2 (ja) | 高保持電圧、混合電圧ドメイン静電気放電クランプ | |
US9881914B2 (en) | Electrostatic discharge protection device | |
US7106562B2 (en) | Protection circuit section for semiconductor circuit system | |
US7479414B2 (en) | Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply | |
US8039899B2 (en) | Electrostatic discharge protection device | |
US9013842B2 (en) | Semiconductor ESD circuit and method | |
US6858902B1 (en) | Efficient ESD protection with application for low capacitance I/O pads | |
US7106568B2 (en) | Substrate-triggered ESD circuit by using triple-well | |
US8981426B2 (en) | Electrostatic discharge protection device | |
US10068893B2 (en) | Diode-based ESD concept for DEMOS protection | |
US7763908B2 (en) | Design of silicon-controlled rectifier by considering electrostatic discharge robustness in human-body model and charged-device model devices | |
WO2008039549A2 (en) | Symmetric blocking transient voltage suppressor (tvs) using bipolar transistor base snatch | |
US7145204B2 (en) | Guardwall structures for ESD protection | |
US9627372B2 (en) | Electrostatic discharge protection device | |
US20120170160A1 (en) | ESD protection circuit and ESD protection device thereof | |
US8030683B2 (en) | Protection circuit | |
US10262987B2 (en) | Electrostatic discharge protection circuit | |
WO2006001990A1 (en) | Fast turn-on and low-capacitance scr esd protection | |
US6826026B2 (en) | Output buffer and I/O protection circuit for CMOS technology | |
KR100750588B1 (ko) | 정전기 방전 보호회로 | |
EP2846359B1 (en) | LVTSCR device | |
Lee et al. | 2-stage ESD protection circuit with high holding voltage and low trigger voltage for high voltage applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6215222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |