CN109979931B - 一种双向静电放电保护器件 - Google Patents

一种双向静电放电保护器件 Download PDF

Info

Publication number
CN109979931B
CN109979931B CN201711465440.4A CN201711465440A CN109979931B CN 109979931 B CN109979931 B CN 109979931B CN 201711465440 A CN201711465440 A CN 201711465440A CN 109979931 B CN109979931 B CN 109979931B
Authority
CN
China
Prior art keywords
diode
type doping
doped region
type doped
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711465440.4A
Other languages
English (en)
Other versions
CN109979931A (zh
Inventor
汪广羊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN201711465440.4A priority Critical patent/CN109979931B/zh
Priority to US16/766,635 priority patent/US20210005598A1/en
Priority to PCT/CN2018/118073 priority patent/WO2019128606A1/zh
Publication of CN109979931A publication Critical patent/CN109979931A/zh
Application granted granted Critical
Publication of CN109979931B publication Critical patent/CN109979931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种双向静电放电保护器件，所述双向静电放电保护器件包括第一类型掺杂区、第一第二类型掺杂区、第二第二类型掺杂区、以及第一二极管和第二二极管，其中，所述第一类型掺杂区为形成于所述第一第二类型掺杂区和所述第二第二类型掺杂区外侧的环状结构，所述第一二极管的负极连接所述第一类型掺杂区，所述第一二极管的正极与所述第一第二类型掺杂区共同连接第一端口，所述第二二极管的负极连接所述第一类型掺杂区，所述第二二极管的正极与所述第二第二类型掺杂区共同连接第二端口。本发明提供的双向静电放电保护器件，能节省版图面积，触发电压低，保护效果好，并且结构灵活，可以实现不同电压下的保护。

Description

一种双向静电放电保护器件
技术领域
本发明涉及半导体设计与制造工艺，具体而言涉及一种双向静电放电保护器件。
背景技术
随着集成电路制造工艺水平进入集成电路线宽的深亚微米时代，CMOS工艺特征尺寸不断缩小，晶体管对于高电压和大电流的承受能力不断降低，深亚微米CMOS集成电路更容易遭受到静电冲击而失效，从而造成产品的可靠性下降。
静电放电(Electrostatic Discharge，ESD)是集成电路器件或芯片在制造、生产、组装、测试及运送等过程中产生的一种常见现象。静电放电时会在短时间内产生的大电流，对集成电路产生致命的损伤，是集成电路生产应用中造成失效的重要问题。例如，对于发生在人体上的静电放电现象(HBM)，通常发生在几百个纳秒内，最大的电流峰值可能达到几个安培，其它模式静电放电发生的时间更短，电流也更大。如此大的电流在短时间内通过集成电路，产生的功耗会严重超过其所能承受的最大值，从而对集成电路产生严重的物理损伤并导致其最终失效。
为了解决该问题，在实际应用中主要从环境和电路本身两方面来解决。环境方面，主要是减少静电的产生和及时消除静电，例如，应用不易产生静电的材料、增加环境湿度、操作人员和设备接地等。电路方面，主要是增加集成电路本身的静电放电耐受能力，例如增加额外的静电放电保护器件或者电路来保护集成电路内部电路不被静电放电损害，这就增加了器件面积，不利于电路集成度的提高。此外，目前的静电放电保护器件存在不容易控制的问题，容易发生闩锁效应(latchup)，容易导致电路不稳定。还存在引入导通电阻大，保护内部电路效果不理想等问题。
因此，目前的静电放电保护器件的结构亟待改进。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在的至少一个问题，提供了一种双向静电放电保护器件，所述双向静电放电保护器件包括第一类型掺杂区、第一第二类型掺杂区、第二第二类型掺杂区、以及第一二极管和第二二极管，其中，所述第一类型掺杂区为形成于所述第一第二类型掺杂区和所述第二第二类型掺杂区外侧的环状结构，所述第一二极管的负极连接所述第一类型掺杂区，所述第一二极管的正极与所述第一第二类型掺杂区共同连接第一端口，所述第二二极管的负极连接所述第一类型掺杂区，所述第二二极管的正极与所述第二第二类型掺杂区共同连接第二端口。
示例性地，所述第一类型掺杂区、所述第一第二类型掺杂区和所述第二第二类型掺杂区共同构成一个双极型晶体管或两个以上相互并联的双极型晶体管。
示例性地，所述第一第二类型掺杂区和所述第二第二类型掺杂区在所述第一类型掺杂区内部交替排列。
示例性地，所述第一第二类型掺杂区和所述第二第二类型掺杂区均为长条状。
示例性地，所述第一类型掺杂区为重掺杂。
示例性地，所述第一第二类型掺杂区和所述第二第二类型掺杂区为重掺杂。
示例性地，当所述第一端口接高电位，所述第二端口接低电位时，所述第一二极管导通，所述第二二极管截止；当所述第一端口接低电位，所述第二端口接高电位时，所述第一二极管截止，所述第二二极管导通，从而控制所述双极型晶体管实现双向静电放电保护以释放静电。
示例性地，所述第一端口为I/O端，所述第二端口为接地端。
示例性地，所述第一类型掺杂区、所述第一第二类型掺杂区和所述第二第二类型掺杂区所构成的双极型晶体管与所述第一二极管、所述第二二极管分别形成于不同的阱区中。
示例性地，所述第一类型掺杂区为N型掺杂区，所述第二类型掺杂区为P型掺杂区。
本发明提供的双向静电放电保护器件，能节省版图面积，触发电压低，保护效果好，并且结构灵活，可以实现不同电压下的保护。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有的双向静电放电保护器件的结构示意图；
图2为根据本发明一实施例的双向静电放电保护器件的结构示意图；
图3A为根据本发明一实施例的双向静电放电保护器件在第一端口接高电位，第二端口接低电位时的等效电路图；
图3B为根据本发明一实施例的双向静电放电保护器件在第一端口接低电位，第二端口接高电位时的等效电路图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
静电放电(Electrostatic Discharge，ESD)是集成电路器件或芯片在制造、生产、组装、测试及运送等过程中产生的一种常见现象。静电放电时会在短时间内产生的大电流，对集成电路产生致命的损伤，是集成电路生产应用中造成失效的重要问题。
普通的静电放电保护器件多为单一方向的保护。例如，在集成电路中电源线与地线之间的保护，只需要在它们之间加一个单一方向的静电放电保护器件就可以满足保护要求。但是，在某些集成电路中，设计其电源电压不工作在某一固定的值，电压值会有正负或高低的改变，那么普通的静电放电保护器件不仅不能满足这类集成电路的保护要求，有可能还会影响集成电路正常的工作。因此就需要能够有双向静电放电保护能力的器件来满足这一设计要求。
现有的双向静电放电保护方案有两种：第一种是采取双向可控硅(SiliconControlled Rectifier，SCR)，其缺点是不容易控制，容易发生闩锁效应(latchup)，对电路的稳定性产生不利影响；第二种如图1所示，是将ESD器件101和ESD器件102背靠背串联，但是串联引入的导通电阻大，对保护内部电路不理想，且占用较大的器件面积。
为了解决上述至少一个问题，本发明提出一种双向静电放电保护器件，所述双向静电放电保护器件包括第一类型掺杂区、第一第二类型掺杂区、第二第二类型掺杂区、以及第一二极管和第二二极管，其中，所述第一类型掺杂区为形成于所述第一第二类型掺杂区和所述第二第二类型掺杂区外侧的环状结构，所述第一二极管的负极连接所述第一类型掺杂区，所述第一二极管的正极与所述第一第二类型掺杂区共同连接第一端口，所述第二二极管的负极连接所述第一类型掺杂区，所述第二二极管的正极与所述第二第二类型掺杂区共同连接第二端口。
所述第一类型掺杂区、所述第一第二类型掺杂区和所述第二第二类型掺杂区共同构成一个双极型晶体管或两个以上相互并联的双极型晶体管。
所述第一第二类型掺杂区和所述第二第二类型掺杂区在所述第一类型掺杂区内部交替排列。
所述第一第二类型掺杂区和所述第二第二类型掺杂区均为长条状。
所述第一类型掺杂区为重掺杂。
所述第一第二类型掺杂区和所述第二第二类型掺杂区为重掺杂。
当所述第一端口接高电位，所述第二端口接低电位时，所述第一二极管导通，所述第二二极管截止；当所述第一端口接低电位，所述第二端口接高电位时，所述第一二极管截止，所述第二二极管导通，从而控制所述双极型晶体管实现双向静电放电保护以释放静电。
所述第一端口为I/O端，所述第二端口为接地端。
所述第一类型掺杂区、所述第一第二类型掺杂区和所述第二第二类型掺杂区所构成的双极型晶体管与所述第一二极管、所述第二二极管分别形成于不同的阱区中。
所述第一类型掺杂区为N型掺杂区，所述第二类型掺杂区为P型掺杂区。
本发明提供的双向静电放电保护器件，能节省版图面积，触发电压低，保护效果好，并且结构灵活，可以实现不同电压下的保护。
下面参考图2、图3A、3B对本发明一实施例的双向静电放电保护器件的结构进行详细说明。
如图2所示，本发明一实施例所提供的双向静电放电保护器件，包括第一类型掺杂区201、第一第二类型掺杂区202、第二第二类型掺杂区203、以及第一二极管204和第二二极管205。其中，所述第一类型掺杂区201为形成于所述第一第二类型掺杂区202和所述第二第二类型掺杂区203外侧的环状结构，所述第一二极管204的负极连接所述第一类型掺杂区201，所述第一二极管204的正极与所述第一第二类型掺杂区202共同连接第一端口，所述第二二极管205的负极连接所述第一类型掺杂区201，所述第二二极管205的正极与所述第二第二类型掺杂区203共同连接第二端口。
作为示例，所述第一类型掺杂区201、所述第一第二类型掺杂区202和所述第二第二类型掺杂区203为重掺杂区域。所述第一类型掺杂区201、第一第二类型掺杂区202和第二第二类型掺杂区203所构成的双极型晶体管与所述第一二极管204、第二二极管205分别形成于不同的阱区中，以避免互相之间产生干扰。
在本实施例中，所述第一类型掺杂区201、所述第一第二类型掺杂区202和所述第二第二类型掺杂区203共同构成一个双极型晶体管或两个以上相互并联的双极型晶体管。所述第一类型掺杂为N型掺杂，所述第二类型掺杂为P型掺杂，所述第一类型掺杂区201、第一第二类型掺杂区202和所述第二第二类型掺杂区203形成PNP型晶体管。在其他实施例中，所述第一类型掺杂为P型掺杂，所述第二类型掺杂为N型掺杂，则所述第一类型掺杂区201、第一第二类型掺杂区202和所述第二第二类型掺杂区203形成NPN型晶体管。其中，P型掺杂的主要掺杂元素为三价掺杂剂中的一种或多种，例如硼，N型掺杂的主要掺杂元素为五价掺杂剂中的一种或多种，例如磷或砷。作为示例，所述第一第二类型掺杂区202和所述第二第二类型掺杂区203在所述第一类型掺杂区201内部交替排列。在其他实施例中，第一第二类型掺杂区202和第二第二类型掺杂区203均为长条状且在所述第一类型掺杂区201内部交替排列。
当第一端口接高电位，第二端口接低电位时，第一二极管204导通，第二二极管205截止，当第一端口接低电位，第二端口接高电位时，第一二极管204截止，第二二极管205导通，从而控制第一类型掺杂区201、所述第一第二类型掺杂区202和所述第二第二类型掺杂区203所构成的双极型晶体管实现双向静电放电保护以释放静电。
具体地，当ESD事件发生时，较大的电压尖峰施加到第一端口和第二端口之间。当第一端口接高电位，第二端口接低电位时，第一二极管204正向导通，第二二极管205反向截止，该静电放电保护器件的等效电路如图3A所示。此时在由第一类型掺杂区201、第一第二类型掺杂区202和第二第二类型掺杂区203所形成的双极型晶体管中，第一第二类型掺杂区202构成发射极，第二第二类型掺杂区203构成集电极，第一类型掺杂区201构成基极，该双极型晶体管反偏，从而提供正向的静电放电电流的泄放路径。当第一端口接低电位，第二端口接高电位时，第一二极管204反向截止，第二二极管205正向导通，此时该静电放电保护器件的等效电路如图3B所示。此时在由第一类型掺杂区201、第一第二类型掺杂区202和第二第二类型掺杂区203所形成的双极型晶体管中，第一第二类型掺杂区202构成集电极，第二第二类型掺杂区203构成发射极，第一类型掺杂区201构成基极，该双极型晶体管反偏，从而提供反向的静电放电电流的泄放路径。即无论第一端口接高电位，第二端口接低电位还是第一端口接低电位，第二端口接高电位，都能够保证由第一类型掺杂区201、第一第二类型掺杂区202和第二第二类型掺杂区203所形成的双极型晶体管反偏，从而保证了该双向静电放电保护器件在不同电位下的双向静电放电保护能力。电压值发生正负或高低的变化时，仅借助同一个或同一组双极型晶体管，均具有静电放电保护能力，进而实现本发明提供的双向静电放电保护器件的双向静电放电保护。结构灵活，有效降低双向静电放电保护器件占用的器件面积。同时还减小了引入的导通电阻，进一步优化双向静电放电保护能力。
在其他实施例中，双向静电放电保护器件设置在受保护设备的输入输出(I/O)端与接地端(GND)之间。其中，所述I/O端为第一端口，所述GND端为第二端口。
在其他实施例中，双向静电放电保护器件设置在受保护设备的输入输出(I/O)端与接地端(GND)之间。其中，所述I/O端为第二端口，所述GND端为第一端口。
本发明提供的双向静电放电保护器件，能节省版图面积，触发电压低，保护效果好，并且结构灵活，可以实现不同电压下的保护。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种双向静电放电保护器件，其特征在于，所述双向静电放电保护器件包括第一类型掺杂区、第一第二类型掺杂区、第二第二类型掺杂区、以及第一二极管和第二二极管，其中，所述第一类型掺杂区为形成于所述第一第二类型掺杂区和所述第二第二类型掺杂区外侧的环状结构，所述第一二极管的负极连接所述第一类型掺杂区，所述第一二极管的正极与所述第一第二类型掺杂区共同连接第一端口，所述第二二极管的负极连接所述第一类型掺杂区，所述第二二极管的正极与所述第二第二类型掺杂区共同连接第二端口。
2.根据权利要求1所述的双向静电放电保护器件，其特征在于，所述第一类型掺杂区、所述第一第二类型掺杂区和所述第二第二类型掺杂区共同构成一个双极型晶体管或两个以上相互并联的双极型晶体管。
3.根据权利要求1或2所述的双向静电放电保护器件，其特征在于，所述第一第二类型掺杂区和所述第二第二类型掺杂区在所述第一类型掺杂区内部交替排列。
4.根据权利要求3所述的双向静电放电保护器件，其特征在于，所述第一第二类型掺杂区和所述第二第二类型掺杂区均为长条状。
5.根据权利要求1或2所述的双向静电放电保护器件，其特征在于，所述第一类型掺杂区为重掺杂。
6.根据权利要求1或2所述的双向静电放电保护器件，其特征在于，所述第一第二类型掺杂区和所述第二第二类型掺杂区为重掺杂。
7.根据权利要求2所述的双向静电放电保护器件，其特征在于，当所述第一端口接高电位，所述第二端口接低电位时，所述第一二极管导通，所述第二二极管截止；当所述第一端口接低电位，所述第二端口接高电位时，所述第一二极管截止，所述第二二极管导通，从而控制所述双极型晶体管实现双向静电放电保护以释放静电。
8.根据权利要求1或2所述的双向静电放电保护器件，其特征在于，所述第一端口为I/O端，所述第二端口为接地端。
9.根据权利要求1或2所述的双向静电放电保护器件，其特征在于，所述第一类型掺杂区、所述第一第二类型掺杂区和所述第二第二类型掺杂区所构成的双极型晶体管与所述第一二极管、所述第二二极管分别形成于不同的阱区中。
10.根据权利要求1所述的双向静电放电保护器件，其特征在于，所述第一类型掺杂区为N型掺杂区，所述第二类型掺杂区为P型掺杂区。
CN201711465440.4A 2017-12-28 2017-12-28 一种双向静电放电保护器件 Active CN109979931B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711465440.4A CN109979931B (zh) 2017-12-28 2017-12-28 一种双向静电放电保护器件
US16/766,635 US20210005598A1 (en) 2017-12-28 2018-11-29 Bidirectional electrostatic discharge protection device
PCT/CN2018/118073 WO2019128606A1 (zh) 2017-12-28 2018-11-29 一种双向静电放电保护器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711465440.4A CN109979931B (zh) 2017-12-28 2017-12-28 一种双向静电放电保护器件

Publications (2)

Publication Number Publication Date
CN109979931A CN109979931A (zh) 2019-07-05
CN109979931B true CN109979931B (zh) 2020-11-10

Family

ID=67066424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711465440.4A Active CN109979931B (zh) 2017-12-28 2017-12-28 一种双向静电放电保护器件

Country Status (3)

Country Link
US (1) US20210005598A1 (zh)
CN (1) CN109979931B (zh)
WO (1) WO2019128606A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1450638A (zh) * 2002-04-05 2003-10-22 华邦电子股份有限公司 双向过电压与静电放电防护装置
CN101819972A (zh) * 2009-02-09 2010-09-01 万国半导体有限公司 一种用于功率器件击穿保护的栅漏箝位和静电放电保护电路
CN102844863A (zh) * 2010-01-26 2012-12-26 ams有限公司 用作静电放电保护措施的晶体管组件
CN104022111A (zh) * 2014-06-17 2014-09-03 东南大学 一种具有双向防护能力的静电放电保护结构
CN106206569A (zh) * 2016-08-12 2016-12-07 电子科技大学 一种基于埋层触发的低触发电压双向scr器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223833B1 (ko) * 1996-04-03 1999-10-15 구본준 이에스디 보호회로의 구조 및 제조방법
JP2002124580A (ja) * 2000-10-18 2002-04-26 Yamaha Corp 入力保護回路
US6979869B2 (en) * 2003-10-01 2005-12-27 Lsi Logic Corporation Substrate-biased I/O and power ESD protection circuits in deep-submicron twin-well process
US8247839B2 (en) * 2008-07-09 2012-08-21 Sofics Bvba ESD protection device with increased holding voltage during normal operation
DE102009039247B9 (de) * 2009-08-28 2012-01-26 Austriamicrosystems Ag Halbleiterkörper mit einer Anschlusszelle
US8653557B2 (en) * 2010-02-22 2014-02-18 Sofics Bvba High holding voltage electrostatic discharge (ESD) device
US9397085B2 (en) * 2013-12-29 2016-07-19 Texas Instruments Incorporated Bi-directional ESD protection device
KR102361141B1 (ko) * 2019-05-23 2022-02-09 주식회사 키파운드리 정전기 방전 보호용 반도체 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1450638A (zh) * 2002-04-05 2003-10-22 华邦电子股份有限公司 双向过电压与静电放电防护装置
CN101819972A (zh) * 2009-02-09 2010-09-01 万国半导体有限公司 一种用于功率器件击穿保护的栅漏箝位和静电放电保护电路
CN102844863A (zh) * 2010-01-26 2012-12-26 ams有限公司 用作静电放电保护措施的晶体管组件
CN104022111A (zh) * 2014-06-17 2014-09-03 东南大学 一种具有双向防护能力的静电放电保护结构
CN106206569A (zh) * 2016-08-12 2016-12-07 电子科技大学 一种基于埋层触发的低触发电压双向scr器件

Also Published As

Publication number Publication date
US20210005598A1 (en) 2021-01-07
CN109979931A (zh) 2019-07-05
WO2019128606A1 (zh) 2019-07-04

Similar Documents

Publication Publication Date Title
US10062682B1 (en) Low capacitance bidirectional transient voltage suppressor
US8039899B2 (en) Electrostatic discharge protection device
US9831234B2 (en) Electro-static discharge protection devices having a low trigger voltage
KR100751104B1 (ko) 양방향 디바이스 및 다이오드와 보호 회로 장치
US9343413B2 (en) ESD protection for high voltage applications
US8981426B2 (en) Electrostatic discharge protection device
US20070069310A1 (en) Semiconductor controlled rectifiers for electrostatic discharge protection
JP2003517215A (ja) 改良型ｅｓｄダイオード構造
US7838941B2 (en) Electrostatic discharge protection device having a dual triggered transistor
CN112216690A (zh) 具有低寄生电容的静电放电保护结构及其静电放电保护电路
CN113658945B (zh) 静电保护电路
EP2846359B1 (en) LVTSCR device
CN107275324B (zh) 静电放电保护装置及方法
CN109148438B (zh) 高压静电保护器件及等效电路
CN109979931B (zh) 一种双向静电放电保护器件
US8913358B2 (en) Latch-up immune ESD protection
CN108346652B (zh) 一种静电放电防护器件
CN113921516A (zh) 一种静电放电保护模块及应用其的装置
CN110349948B (zh) 静电放电保护装置及其应用
CN109979929B (zh) 一种高压静电放电钳位保护元件及集成电路芯片
KR101349998B1 (ko) 정전기 방전 보호 장치
CN112563260B (zh) 一种双向esd保护器件及电子装置
CN114664816B (zh) 一种四阱双向的可控硅结构的快充静电浪涌防护电路
Won et al. SCR stacking structure with high holding voltage for high voltage power clamp
TWI593084B (zh) 靜電放電保護電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant