DE102009039247B9

DE102009039247B9 - Halbleiterkörper mit einer Anschlusszelle

Info

Publication number: DE102009039247B9
Application number: DE102009039247A
Authority: DE
Inventors: Wolfgang Reinprecht; Dr. Roger Frederic
Original assignee: Austriamicrosystems AG
Current assignee: Ams Osram AG
Priority date: 2009-08-28
Filing date: 2009-08-28
Publication date: 2012-01-26
Anticipated expiration: 2029-08-29
Also published as: US8525266B2; DE102009039247B4; WO2011023806A1; DE102009039247A1; US20120211842A1

Abstract

Halbleiterkörper mit einer Anschlusszelle, aufweisend
– eine Anschlussfläche (PAD);
– einen ersten Anschluss (VDD) zur Zuführung eines oberen Versorgungspotentials;
– einen zweiten Anschluss (VSS) zur Zuführung eines unteren Versorgungspotentials;
– eine im Halbleiterkörper aufgebaute p-Kanal-Feldeffekttransistorstruktur (PMOS), die beabstandet zu ihrem Drain-Bereich (DP) einen p-dotierten ersten Sensorbereich (PW3, PSEN) aufweist; und
– eine im Halbleiterkörper aufgebaute n-Kanal-Feldeffekttransistorstruktur (NMOS), die beabstandet zu ihrem Drain-Bereich (DN) einen n-dotierten zweiten Sensorbereich (NW3, NSEN) aufweist; wobei
– in der p-Kanal-Feldeffekttransistorstruktur (PMOS) der Drain-Bereich (DP) elektrisch mit der Anschlussfläche (PAD) verbunden ist, ein Source-Bereich (SP) elektrisch mit dem ersten Anschluss (VDD) verbunden ist, und der erste Sensorbereich (PW3, PSEN) über ein erstes Widerstandselement (R1) mit dem zweiten Anschluss (VSS) und direkt mit einem Gate-Anschluss (GN) der n-Kanal-Feldeffekttransistorstruktur (NMOS) elektrisch verbunden ist; und
– in der n-Kanal-Feldeffekttransistorstruktur (NMOS) der Drain-Bereich (DN) elektrisch mit der Anschlussfläche (PAD) verbunden ist, ein Source-Bereich...

Description

Die Erfindung betrifft einen Halbleiterkörper mit wenigstens einer Anschlusszelle, welche insbesondere eine Anschlussfläche als Eingangskontakt und/oder Ausgangskontakt aufweist.
Anschlusszellen werden bei integrierten Halbleiterschaltungen dazu verwendet, um einen Kontakt von der integrierten Schaltung nach außen herzustellen. Insbesondere dienen derartige Kontakte zum Zuführen von Versorgungsspannungen oder Bezugsspannungen. Weiterhin können der integrierten Schaltung über die Kontakte Steuersignale, Datensignale oder weitere beliebige Signale zugeführt werden bzw. von ihr abgegriffen werden.
Im Betrieb der integrierten Schaltung können Fehlersituationen auftreten, beispielsweise wenn Überspannungen an die Kontakte angelegt werden bzw. infolge elektrostatischer Entladungen. Damit solche Überspannungen nicht zu einer Beschädigung oder Zerstörung der integrierten Schaltung führen, werden vielfach Schutzelemente eingesetzt, über die resultierende Ströme abgeleitet werden können. Vielfach werden hierzu Feldeffekttransistorstrukturen eingesetzt. Bedingt durch den Aufbau der Feldeffekttransistorstrukturen ergeben sich jedoch in Verbindung mit dem Substrat des Halbleiterkörpers der integrierten Schaltung parasitäre Bipolarstrukturen, über welche im Fehlerfall signifikante Stromflüsse entstehen. Insbesondere werden Stromflüsse in das Substrat erzeugt, die bei entsprechenden Spannungsverhältnissen zu einem dauerhaft niederohmigen Zustand der parasitären Bipolarstrukturen führen. Dies kann in vielen Fällen zur Zerstörung des Halbleiterkörpers mit der integrierten Schaltung führen. Ein solcher Zustand wird auch als Latch-up-Effekt bezeichnet.
Um die Folgen eines derartigen Latch-up-Effekts zu begrenzen, wird in herkömmlichen Schaltungen vorgeschlagen, einen Strom im Substrat zu detektieren und im Detektionsfall die Schaltung über eigens vorgesehene Schalter von entsprechenden Anschlüssen bzw. Kontakten zu trennen. Da in diesem Fall aber bereits ein Fehlerstrom im Substrat entstanden ist, kann eine Zerstörung der Halbleiterschaltung unter Umständen nicht verhindert werden, insbesondere da sich bereits signifikant viele Ladungsträger im Substrat in Bewegung befinden. Weiterhin ist durch die Trennung des Kontakts von der Schaltung eine Funktion der Schaltung eingeschränkt bzw. vollständig unterbrochen.
Dokument US 2002/0149059 A1 befasst sich mit einer Schaltung zum Schutz vor elektrostatischer Entladung. Eine Eingangszelle weist einen Eingangsanschluss, einen p-Kanal Feldeffekttransistor und einen n-Kanal Feldeffekttransistor auf. Die gesteuerte Strecke des p-Kanal Feldeffekttransistors koppelt den Eingangsanschluss mit einer ersten Versorgungsspannung und die gesteuerte Strecke des n-Kanal Feldeffekttransistors koppelt den Eingangsanschluss mit einer zweiten Versorgungsspannung. Ein Steueranschluss des p-Kanal Feldeffekttransistors ist über einen ersten Widerstand mit der ersten Versorgungsspannung und ein Steueranschluss des n-Kanal Feldeffekttransistors ist über einen zweiten Widerstand mit der zweiten Versorgungsspannung verbunden.
Dokument US 2006/0028776 A1 beschreibt einen Schutz einer integrierten Schaltung vor elektrostatischer Entladung. Ein Eingangs-/Ausgangsanschluss ist über die gesteuerte Strecke eines p-Kanal Feldeffekttransistors mit einer ersten Versorgungsspannung und über die gesteuerte Strecke eines n-Kanal Feldeffekttransistors mit einer zweiten Versorgungsspannung verbunden.
In Dokument US 2007/0002508 A1 wird eine Schaltung zum Schutz vor elektrostatischer Entladung angegeben, bei der ein Ausgangsanschluss über einen p-Kanal Metall-Oxid-Halbleiter Feldeffekttransistor mit einer ersten Versorgungsspannung und über einen n-Kanal Metall-Oxid-Halbleiter Feldeffekttransistor mit einer zweiten Versorgungsspannung verbunden ist.
Es ist folglich wünschenswert, einen Halbleiterkörper mit einer Anschlusszelle bereitzustellen, die verbessert gegen Beschädigung aufgrund von Überspannungen geschützt ist.
Ein derartiger Halbleiterkörper ist mit dem Gegenstand des unabhängigen Patentanspruchs 1 gegeben. Weiterbildungen und besondere Ausführungsformen sind Gegenstand der abhängigen Patentansprüche.
In einem Ausführungsbeispiel eines Halbleiterkörpers mit einer Anschlusszelle weist diese eine Anschlussfläche, einen ersten Anschluss zur Zuführung eines oberen Versorgungspotentials und einen zweiten Anschluss zur Zuführung eines unteren Versorgungspotentials auf. Hierbei liegt das obere Versorgungspotential insbesondere höher als das untere Versorgungspotential. Die Anschlusszelle weist ferner eine im Halbleiterkörper aufgebaute p-Kanal-Feldeffekttransistorstruktur auf, die beabstandet zu ihrem Drain-Bereich einen p-dotierten ersten Sensorbereich aufweist. Ferner ist im Halbleiterkörper eine n-Kanal-Feldeffekttransistorstruktur aufgebaut, die beabstandet zu ihrem Drain-Bereich einen n-dotierten zweiten Sensorbereich aufweist.
Hierbei ist in der p-Kanal-Feldeffekttransistorstruktur der Drain-Bereich elektrisch mit der Anschlussfläche verbunden, ein Source-Bereich ist elektrisch mit dem ersten Anschluss verbunden, und der erste Sensorbereich ist über ein erstes Widerstandselement mit dem zweiten Anschluss und direkt mit einem Gate-Anschluss der n-Kanal-Feldeffekttransistorstruktur elektrisch verbunden. Weiterhin sind in der n-Kanal-Feldeffekttransistorstruktur der Drain-Bereich elektrisch mit der Anschlussfläche verbunden, ein Source-Bereich elektrisch mit dem zweiten Anschluss verbunden und der zweite Sensorbereich über ein zweites Widerstandselement mit dem ersten Anschluss und direkt mit einem Gate-Anschluss der p-Kanal-Feldeffekttransistorstruktur elektrisch verbunden.
Im Falle einer positiven Überspannung an der Anschlussfläche wird ein Stromfluss vom Drain-Bereich der p-Kanal-Feldeffekttransistorstruktur nicht ins Substrat des Halbleiterkörpers geführt, sondern fließt über den ersten Sensorbereich und das erste Widerstandselement zum zweiten Anschluss ab. Dadurch entsteht ein Spannungsabfall über dem ersten Widerstandselement, welcher das Gate der n-Kanal-Feldeffekttransistorstruktur aufsteuert. Dadurch kann die Überspannung von der Anschlussfläche über Drain und Source der n-Kanal-Feldeffekttransistorstruktur zum zweiten Anschluss abfließen. Ein Stromfluss ins Substrat des Halbleiterkörpers ist somit wirksam verhindert.
In ähnlicher Weise reagiert die Anschlusszelle, wenn an der Anschlussfläche eine negative Überspannung anliegt bzw. eine Spannung, die wesentlich niedriger als das untere Versorgungspotential am zweiten Anschluss ist. In diesem Fall wird ein Stromfluss vom Drain-Bereich der n-Kanal-Feldeffekttransistorstruktur zum zweiten Sensorbereich erzeugt und somit ein Abfließen von Ladungsträgern ins Substrat verhindert. Vom zweiten Sensorbereich fließt der Strom über das zweite Widerstandselement zum ersten Anschluss, wobei bei dieser angenommenen Stromrichtung der Stromwert negativ ist. Der Spannungsabfall über dem zweiten Widerstandselement steuert das Gate der p-Kanal-Feldeffekttransistorstruktur auf, sodass ein Fehlerstrom über den Drain-Bereich und den Source-Bereich der p-Kanal-Feldeffekttransistorstruktur zum ersten Anschluss abfließen kann, wiederum mit negativem Stromwert. Auch in diesem Fall ist ein Abfluss von Ladungsträgern ins Substrat, der den Halbleiterkörper zerstören könnte, verhindert.
Vorzugsweise bilden der erste Sensorbereich und der Drain-Bereich der p-Kanal-Feldeffekttransistorstruktur mit einem dazwischen liegenden Bereich eine PNP-Bipolarstruktur, zum Beispiel in Form eines lateralen Bipolartransistors. Beispielsweise ist der dazwischen liegende Bereich eine n-dotierte Wanne, in der der Drain-Bereich und der erste Sensorbereich ausgebildet sind.
Weiterhin vorzugsweise bilden der zweite Sensorbereich und der Drain-Bereich der n-Kanal-Feldeffekttransistorstruktur mit einem dazwischen liegenden Bereich eine NPN-Bipolarstruktur, zum Beispiel wiederum in Form eines lateralen Bipolartransistors.
Mit den durch die Sensorbereiche bewusst gebildeten Bipolarstrukturen werden der Einfluss bzw. die Bedeutung von sonstigen auftretenden parasitären Bipolarstrukturen verringert. Insbesondere sind die Sensorbereiche so im Halbleiterkörper angeordnet, dass Ladungsträger, die durch Überspannungen in Bewegung geraten, vorzugsweise zu den Sensorbereichen gezogen werden und nicht ins Substrat.
In einer Ausführungsform umfasst der Halbleiterkörper ein p-dotiertes Substrat, in dem die p-Kanal-Feldeffekttransistorstruktur und die n-Kanal-Feldeffekttransistorstruktur aufgebaut sind. Beispielsweise ist die p-Kanal-Feldeffekttransistorstruktur in einer ersten n-dotierten Wanne innerhalb des Substrats aufgebaut, wobei der zugehörige Drain-Bereich und der zugehörige Source-Bereich jeweils als p-dotierte Bereiche innerhalb der ersten n-dotierten Wanne aufgebaut sind und die erste n-dotierte Wanne elektrisch mit dem ersten Anschluss verbunden ist.
In einer darauf basierenden Ausführungsform ist der erste Sensorbereich innerhalb des Substrats aufgebaut, wobei der erste Sensorbereich stärker p-dotiert ist als das Substrat.
In einer alternativen und bevorzugten Ausführungsform ist der erste Sensorbereich jedoch innerhalb der ersten n-dotierten Wanne aufgebaut. Beispielsweise bilden der Drain-Bereich, die n-dotierte Wanne und der p-dotierte Sensorbereich einen lateralen PNP-Bipolartransistor.
In einer weiteren Ausführungsform ist der erste Sensorbereich parallel beabstandet zum Drain-Bereich der p-Kanal-Feldeffekttransistorstruktur angeordnet. Alternativ ist der erste Sensorbereich zumindest teilweise bogenförmig umlaufend um den Drain-Bereich und den Source-Bereich der p-Kanal-Feldeffekttransistorstruktur angeordnet. In beiden Fällen dient der erste Sensorbereich als Auffangbereich für vom Drain-Bereich der p-Kanal-Feldeffekttransistorstruktur ausgehende Ladungsträger bzw. bei entsprechend anderer Betrachtung der Stromrichtung als primärer Ladungsträgerlieferant.
In einer Ausführungsform ist die n-Kanal-Feldeffekttransistorstruktur in einer zweiten n-dotierten Wanne innerhalb des Substrats aufgebaut. Dabei ist der Drain-Bereich der n-Kanal-Feldeffekttransistorstruktur als n-dotierter Bereich innerhalb der zweiten n-dotierten Wanne aufgebaut und stärker dotiert als die zweite n-dotierte Wanne. Der Source-Bereich der n-Kanal-Feldeffekttransistorstruktur ist in einer p-dotierten Wanne innerhalb der zweiten n-dotierten Wanne aufgebaut. Die p-dotierte Wanne ist hierbei elektrisch mit dem zweiten Anschluss verbunden. In dieser Ausführungsform ist der zweite Sensorbereich beabstandet zur zweiten n-dotierten Wanne angeordnet. Dementsprechend bilden beispielsweise der zweite Sensorbereich, der zwischen dem zweiten Sensorbereich und der zweiten n-dotierten Wanne liegende Substratbereich und die zweite n-dotierte Wanne einen lateralen NPN-Transistor, über den im Fehlerfall ein Strom fließt, der zum Auslösen des p-Kanal-Feldeffekttransistors führt. Durch die laterale Anordnung von zweitem Sensor und zweiter n-dotierter Wanne wird ein Ladungsträgerfluss im Substrat auf den zwischenliegenden Substratbereich begrenzt, sodass auch hier ein signifikanter Stromfluss in das p-dotierte Substrat hinein verhindert ist.
Beispielsweise ist der zweite Sensorbereich parallel beabstandet zur zweiten n-dotierten Wanne angeordnet. Alternativ ist der zweite Sensorbereich zumindest teilweise bogenförmig umlaufend um die zweite n-dotierte Wanne angeordnet. Wie zuvor für den ersten Sensorbereich angeführt, dient auch der zweite Sensorbereich in den beschriebenen Ausführungsformen als Ladungsträgerlieferant bei einem Stromfluss über den lateralen NPN-Bipolartransistor.
Im Fehlerfall, also im Falle einer positiven oder negativen Überspannung, ist der jeweilige Strom, der über die Sensorbereiche bzw. die lateralen Bipolarstransistoren fließt, gering. Der größte Anteil des jeweils entstehenden Fehlerstroms wird nämlich über die jeweils aktivierte Feldeffekttransistorstruktur abgeleitet, die vorzugsweise zum Führen von großen Strömen ausgelegt ist. Ein Latch-up-Effekt wird somit durch das Ableiten des jeweiligen Latch-up-Stroms durch die Feldeffekttransistorstrukturen verhindert bzw. beseitigt.
Wenn in einem Halbleiterkörper mehrere Anschlusszellen der beschriebenen Art vorgesehen sind, können diese ohne Weiteres nahe beieinander platziert werden, ohne zwingend nicht leitende Schutzbereiche zwischen den Anschlusszellen vorzusehen. Dies ist deshalb möglich, da bei den beschriebenen Strukturen der Anschlusszellen kein signifikanter Stromfluss im Substrat entsteht, welcher benachbarte Anschlusszellen beeinträchtigen könnte.
Die Funktion der Anschlusszelle ist auch im Überlastfall, also bei positiver oder negativer Überspannung, gewährleistet, weil eine Verbindung zum ersten und zweiten Anschluss zur Zuführung der Versorgungspotentiale nicht unterbrochen wird. Ein Signalzustand an der Anschlussfläche wird somit durch die Schutzanordnung mit den Sensorbereichen nicht verändert.
In einigen Ausführungsformen von Halbleiterkörpern ist es vorgesehen, dass zusätzlich zu Anschlusszellen auch Ableitelemente für elektrostatische Entladungen, englisch: electrostatic discharge, ESD, vorgesehen sind. Ein derartiges Ableitelement weist üblicherweise ein Trigger-Element wie eine Diode auf, die im ESD-Fall ein eigentliches Ableitelement auslöst, um die Überspannung infolge des ESD-Ereignisses sicher ableiten zu können. Wenn eine derartige Diode besonders sensibel auf Stromflüsse reagiert, besteht grundsätzlich die Gefahr, dass es zu unerwünschten Auslösungen des ESD-Ableitelements kommt.
Insbesondere wenn ein solches Ableitelement mit Diode neben einer Anschlusszelle angeordnet ist, können Ladungsträger, die von der Anschlusszelle ins Substrat gelangen, einen Stromfluss in der Diode erzeugen, welcher zum unerwünschten Auslösen führt. Dies kann insbesondere kritisch sein, wenn die Diode direkt neben der Anschlusszelle im Halbleiterkörper angeordnet ist.
Dementsprechend kann das zuvor beschriebene Prinzip, unerwünschte Ladungsträger im Substrat zu verhindern bzw. rechtzeitig abzufangen, dafür verwendet werden, einen unerwünschten Strom in einer Trigger-Diode eines Ableitelements zu verhindern.
Beispielsweise weist ein Halbleiterkörper eine erste Anschlusszelle und eine zweite Anschlusszelle auf, die beabstandet zu der ersten Anschlusszelle aufgebaut ist. Ferner umfasst der Halbleiterkörper eine Ableitstruktur, die zwischen der ersten und der zweiten Anschlusszelle im Substrat aufgebaut ist. Die Ableitstruktur weist hierbei eine zweite und eine dritte p-Kanal-Feldeffekttransistorstruktur auf, die in jeweiligen n-dotierten Wannen aufgebaut sind, sowie eine Diodenstruktur, die mit einem p-dotierten Bereich in einer weiteren n-dotierten Wanne zwischen den n-dotierten Wannen der zweiten und dritten p-Kanal-Feldeffekttransistorstruktur aufgebaut ist. Die Diodenstruktur ist hierbei eingerichtet, bei einer elektrostatischen Entladung im Halbleiterkörper die zweite und dritte p-Kanal-Feldeffekttransistorstruktur als Ableitelemente aufzusteuern.
Mit der vorgeschlagenen Struktur ist zum einen der Weg für Ladungsträger, die möglicherweise von der Anschlusszelle ins Substrat gelangen, zur Diodenstruktur im Vergleich zu herkömmlichen Anordnungen vergrößert. Somit gelangen geringe Ladungsträgerkonzentrationen gar nicht bis zur Diodenstruktur als Triggerelement, wodurch ein erster Schutz gewährleistet ist.
Zudem sind die jeweiligen n-dotierten Wannen der zweiten und dritten p-Kanal-Feldeffekttransistorstruktur vorzugsweise mit dem ersten Anschluss zur Zuführung des oberen Versorgungspotentials verbunden oder alternativ mit einem Anschluss für ein anderes, höher gelegenes Potential. Somit werden Ladungsträger, die von den benachbarten Anschlusszellen in das Substrat gelangen, bevorzugt in die jeweiligen n-dotierten Wannen aufgenommen, sodass sie nicht zu der zwischen den p-Kanal-Feldeffekttransistorstrukturen gelegenen Diodenstruktur gelangen können. Folglich ist auch eine sensible Triggerstruktur mit Diode vor unerwünschten Auslösungen durch Ladungsträger im Substrat geschützt.
In einer Ausführungsform ist die weitere n-dotierte Wanne der Diodenstruktur über ein drittes Widerstandselement mit dem ersten Anschluss und direkt mit Gate-Anschlüssen der zweiten und der dritten p-Kanal-Feldeffekttransistorstruktur elektrisch verbunden. Somit ist eine Auslösung durch die Diodenstruktur im ESD-Fall gewährleistet.
Die beschriebene Anordnung von Anschlusszellen und dazwischen gelegener Ableitstruktur kann im Prinzip mit herkömmlichen Anschlusszellen gebildet sein. Jedoch sind erfindungsgemäß eine oder beide benachbarte Anschlusszellen gemäß der eingangs beschriebenen Anschlusszelle mit erstem und zweitem Sensorbereich ausgeführt. Somit kann auch für besonders sensible Fälle ein ausreichender Schutz gegen unbeabsichtigtes Auslösen der Ableitstruktur aufgrund von Ladungsträgern im Substrat gewährleistet werden.
Die Erfindung wird nachfolgend anhand mehrerer Ausführungsbeispiele mit Hilfe der Figuren beschrieben. Gleiche Bezugszeichen verweisen in den Figuren auf gleichartige Elemente oder Strukturen.
Es zeigen:
1 ein erstes Ausführungsbeispiel eines Halbleiterkörpers mit einer Anschlusszelle als elektrisches Blockschaltbild und als Anordnungsübersicht im Halbleiterkörper,
2 ein weiteres Ausführungsbeispiel eines Halbleiterkörpers mit einer Anschlusszelle im seitlichen Querschnitt,
3 ein weiteres Ausführungsbeispiel eines Halbleiterkörpers mit einer Anschlusszelle in einer schematischen Draufsicht,
4 noch ein weiteres Ausführungsbeispiel eines Halbleiterkörpers mit einer Anschlusszelle in einer schematischen Draufsicht,
5 ein Ausführungsbeispiel eines Halbleiterkörpers mit zwei Anschlusszellen und dazwischen liegender Ableitstruktur, und
6 ein weiteres Ausführungsbeispiel eines Halbleiterkörpers mit zwei Anschlusszellen und einer Ableitstruktur im seitlichen Querschnitt und als elektrisches Blockschaltbild.
1 zeigt ein Ausführungsbeispiel eines Halbleiterkörpers mit Anschlusszelle, wobei in der rechten Hälfte eine Draufsicht des Halbleiterkörpers und in der linken Hälfte ein Blockschaltbild der Anschlusszelle dargestellt sind. Der Halbleiterkörper umfasst eine p-Kanal-Feldeffekttransistorstruktur PMOS, in die ein p-dotierter erster Sensorbereich PSEN eingebettet ist. Der Halbleiterkörper umfasst ferner eine n-Kanal-Feldeffekttransistorstruktur NMOS, zu der beabstandet ein n-dotierter zweiter Sensorbereich NSEN angeordnet ist. Ferner ist im Halbleiterkörper bzw. auf dem Halbleiterkörper eine Anschlussfläche PAD vorgesehen.
Aus dem Blockschaltbild auf der linken Seite wird ersichtlich, dass die Anschlussfläche PAD mit jeweiligen Drain-Anschlüssen DP, DN der p-Kanal-Struktur PMOS und der n-Kanal-Struktur NMOS direkt elektrisch verbunden ist. Ein Source-Anschluss SP der p-Kanal-Struktur PMOS ist direkt mit einem ersten Anschluss VDD verbunden, über den ein oberes Versorgungspotential zuführbar ist. Der Bulk-Anschluss BP der p-Kanal-Struktur PMOS ist mit dem Source-Anschluss SP verbunden.
In der p-Kanal-Struktur PMOS ist ein lateraler PNP-Bipolartransistor LPNP gebildet, dessen Emitteranschluss elektrisch dem Drain-Anschluss DP entspricht und dessen Kollektoranschluss dem ersten Sensorbereich PSEN entspricht. Die Basis des Bipolartransistors LPNP ist durch einen Grundbereich der p-Kanal-Struktur, beispielsweise eine n-dotierte Wanne, gebildet, die mit dem ersten Anschluss VDD elektrisch verbunden ist.
In ähnlicher Weise ist bei der n-Kanal-Struktur NMOS der Source-Anschluss SN mit einem zweiten Anschluss VSS zur Zuführung eines unteren Versorgungspotentials verbunden, wobei ein Bulk-Anschluss BN der n-Kanal-Struktur NMOS ebenfalls an den Source-Anschluss SN bzw. den zweiten Anschluss VSS angeschlossen ist. Hierbei liegt das obere Versorgungspotential spannungsmäßig höher als das untere Versorgungspotential.
Bei der n-Kanal-Struktur NMOS ist unter anderem durch den zweiten Sensorbereich NSEN ein lateraler NPN-Bipolartransistor LNPN gebildet, dessen Kollektoranschluss dem zweiten Sensorbereich NSEN entspricht und dessen Emitteranschluss mit dem Drain-Anschluss DN der n-Kanal-Struktur NMOS korrespondiert. Der Basisanschluss des Bipolartransistors LNPN ist durch einen Grundbereich der n-Kanal-Struktur NMOS gebildet und an den zweiten Anschluss VSS elektrisch angeschlossen.
Der erste Sensorbereich PSEN bzw. der Kollektor des Transistors LPNP ist über ein erstes Widerstandselement R1 mit dem zweiten Anschluss VSS sowie direkt mit einem Gate-Anschluss GN der n-Kanal-Struktur NMOS verbunden. Ebenso ist der zweite Sensorbereich NSEN bzw. der Kollektor des Transistors LNPN über ein zweites Widerstandselement R2 mit dem ersten Anschluss VDD sowie direkt mit einem Gate-Anschluss GP der p-Kanal-Struktur PMOS elektrisch verbunden.
Im Falle einer positiven Überspannung, also einer Spannung, die größer als das obere Versorgungspotential am Anschluss VDD ist, entsteht über dem Bipolartransistor LPNP ein Stromfluss über Kollektor und Emitter, der über dem Widerstandselement R1 einen Spannungsabfall erzeugt. Dieser Spannungsabfall bewirkt ein positives Spannungsverhältnis zwischen dem Gate-Anschluss GN und dem Source-Anschluss SN, sodass die n-Kanal-Struktur NMOS leitend wird. Somit wird die Anschlussfläche PAD gegenüber dem zweiten Anschluss VSS kurzgeschlossen, sodass die Überspannung an der Anschlussfläche PAD sich über einen Strom über die n-Kanal-Struktur NMOS entladen kann.
Dementsprechend ist bei der auftretenden positiven Überspannung ein geringer Strom über den lateralen Bipolartransistor LPNP entstanden sowie ein größerer Kurzschlussstrom über den Kanal der n-Kanal-Struktur NMOS, die für entsprechende Strombelastungen ausgelegt ist.
Im Falle einer negativen Überspannung, d. h. einer Spannung, die niedriger als das untere Versorgungspotential ist, an der Anschlussfläche PAD, resultieren entsprechende Vorgänge mit den jeweils komplementären Strukturen. Insbesondere wird über den zweiten Sensorbereich NSEN als Kollektor und den Drain-Bereich DN der n-Kanal-Struktur NMOS als Emitter der lateralen Bipolartransistorstruktur LNPN ein Stromfluss erzeugt, welcher von dem ersten Anschluss VDD über das zweite Widerstandselement R2 gespeist wird. Dementsprechend wird durch den Spannungsabfall über das zweite Widerstandselement R2 das Potential am Gate-Anschluss GP der p-Kanal-Struktur heruntergezogen, sodass der Kanal der p-Kanal-Struktur leitend wird. Folglich entsteht ein Kurzschlussstrom zwischen erstem Anschluss VDD und der Anschlussfläche PAD, welche vorzugsweise die negative Überspannung entlädt. Wiederum entsteht hierbei ein geringer Strom über die Bipolarstruktur LNPN sowie ein größerer Strom über die Feldeffekttransistorstruktur PMOS. Wegen der gerichteten und kontrollierten Stromflüsse gelangen keine Ladungsträger ins Substrat des Halbleiterkörpers, der dadurch gegen Beschädigung oder Zerstörung geschützt ist.
Bei dem Blockschaltbild in 1 wird der Vollständigkeit halber darauf hingewiesen, dass die dargestellten Bipolartransistorstrukturen LPNP und LNPN keine speziell ausgeführten Bauteile sind, sondern lediglich durch entsprechend dotierte Bereiche in dem Halbleiterkörper bzw. den Feldeffekttransistorstrukturen als parasitäre, aber gewünschte Strukturen entstehen.
2 zeigt einen Querschnitt in der Seitenansicht eines Ausführungsbeispiels einer Anschlusszelle im Halbleiterkörper. Die Anschlusszelle ist dabei in einem p-dotierten Substrat PSUB aufgebaut. Die p-Kanal-Struktur PMOS ist in einer n-dotierten Wanne NW1 innerhalb des Substrats PSUB gebildet, wobei die Wanne NW1 elektrisch mit dem ersten Anschluss VDD verbunden ist. Ein Source-Bereich SP ist innerhalb der Wanne NW1 durch einen stark p-dotierten Bereich gebildet, der ebenfalls elektrisch mit dem ersten Anschluss verbunden ist. Ein Drain-Bereich DP der p-Kanal-Struktur PMOS ist durch einen p-dotierten Bereich PW1 gebildet, der elektrisch mit der Anschlussfläche PAD verbunden ist.
Über den Kanalbereich zwischen den Source-Bereich SP und den Drain-Bereich DP ist eine Gate-Elektrode GP angeordnet. Ferner befindet sich beabstandet zum Drain-Bereich DP ein weiterer p-dotierter Bereich PW3, der als Sensorbereich PSEN wirkt. Der Bereich PW1, die Wanne NW1 und der Bereich PW3 bilden eine laterale PNP-Bipolarstruktur LPNP, bei der der Drain-Bereich DP der p-Kanal-Struktur PMOS als Emitter wirkt. Der Sensorbereich PSEN ist dabei der Kollektor und die Wanne NW1 bildet die Basis der Bipolarstruktur LPNP.
Für die n-Kanal-Feldeffekttransistorstruktur NMOS ist im Substrat PSUB eine weitere n-dotierte Wanne NW2 vorgesehen, in der ein stark n-dotierter Bereich DN als Drain-Bereich der n-Kanal-Struktur NMOS vorgesehen ist. Dieser Drain-Bereich DN ist elektrisch mit der Anschlussfläche PAD verbunden. Ferner ist innerhalb der n-dotierten Wanne NW2 eine p-dotierte Wanne PW2 vorgesehen, die als Bulk-Bereich der n-Kanal-Struktur NMOS dient und die an den zweiten Anschluss VSS elektrisch angeschlossen ist. In dieser p-dotierten Wanne PW2 ist ein weiterer stark n-dotierter Bereich SN eingebracht, der als Source-Bereich der n-Kanal-Struktur NMOS dient und ebenfalls mit dem zweiten Anschluss VSS elektrisch verbunden ist. über dem Kanal zwischen dem Drain-Bereich DN und dem Source-Bereich SN ist eine Gate-Elektrode GN vorgesehen, die elektrisch mit dem Sensorbereich PSEN verbunden ist. Beabstandet zur zweiten n-dotierten Wanne NW2 ist eine dritte n-dotierte Wanne NW3 im Substrat PSUB angeordnet, welche einen zweiten Sensorbereich NSEN bildet, der elektrisch mit dem Gate-Anschluss GP der p-Kanal-Struktur PMOS verbunden ist.
Die Wanne NW3, das Substrat PSUB und die Wanne NW2 bilden eine NPN-Bipolarstruktur LNPN mit dem Sensorbereich NSEN als Kollektor, dem Substrat PSUB als Basis und der zweiten Wanne NW2 als Emitter.
Die übrige Beschaltung des Halbleiterkörpers bzw. der Anschlusszelle mit den Widerstandselementen R1, R2 entspricht der in 1 dargestellten und beschriebenen Anordnung. Dementsprechend wird bei einer positiven Überspannung an der Anschlussfläche PAD der laterale Bipolartransistor LPNP aufgesteuert, sodass der daraus folgende Stromfluss über das Widerstandselement R1 die n-Kanal-Struktur NMOS aufsteuert, über die die Überspannung zum zweiten Anschluss VSS hin abgeleitet wird. Ebenso wird bei einer negativen Überspannung der laterale Bipolartransistor LNPN in Leitung gebracht, sodass der resultierende Strom über das Widerstandselement R2 die p-Kanal-Struktur PMOS aufsteuert. Als Folge wird die Überspannung durch einen Stromfluss zwischen dem ersten Anschluss VDD und der Anschlussfläche PAD abgeleitet.
Da für die Bipolarstruktur LPNP die n-dotierte Wanne NW1 bzw. der Bulk-Bereich BP die Basis bilden, erfolgt kein Ladungsträgerabfluss ins Substrat PSUB. Ein unerwünschter Stromfluss im Substrat PSUB kann somit wirksam verhindert werden.
In ähnlicher Weise erfolgt im Falle der negativen Überspannung der Ladungsträgerfluss in der n-Kanal-Struktur NMOS bzw. im lateralen Bipolartransistor LNPN. Ladungsträger aus dem Drain-Bereich DN bzw. der zweiten n-dotierten Wanne NW2 bewegen sich vornehmlich an der Oberfläche des Halbleiterkörpers PSUB zum zweiten Sensorbereich NSEN. Obwohl somit ein Ladungsträgerfluss an der Oberfläche im Substrat stattfindet, nimmt die Ladungsträgerverteilung im Überspannungsfall zu tieferen Regionen des Substrats PSUB hin ab. Anders ausgedrückt wird auch durch den zweiten Sensorbereich NSEN ein signifikanter Stromfluss im Substrat PSUB verhindert.
In einer alternative Ausführungsform kann der erste Sensorbereich PSEN auch im Substrat PSUB angeordnet sein, analog zu der Anordnung des zweiten Sensorbereich NSEN. Dabei ist der Sensorbereich PSEN als p-dotierte Wanne ausgeführt, bei der die p-Dotierung stärker als die des Substrats PSUB ist.
3 zeigt eine Draufsicht einer möglichen Ausführungsform des Halbleiterkörpers mit Anschlusszelle. Die n-dotierten Wannen NW1, NW2 sind hierbei als längliche Wannen ausgeführt, in denen die jeweiligen übrigen Bereiche SP, DP, PSEN bzw. DN, BN, SN eingebracht sind. Der erste Sensorbereich PSEN ist hierbei parallel beabstandet zur p-dotierten Wanne PW1 bzw. zum Drain-Bereich DP angeordnet. In ähnlicher Weise ist der zweite Sensorbereich NSEN im Substrat PSUB parallel zur zweiten Wanne NW2 angeordnet. Somit können jeweils Ladungsträger in der vollen Breite des jeweiligen Drain-Bereichs DP, DN von den Sensorbereichen PSEN, NSEN aufgenommen werden, um ein Abfließen ins Substrat PSUB zu verhindern.
Eine hierzu alternative Ausführungsform des Halbleiterkörpers mit Anschlusszelle ist in 4 dargestellt. In diesem Ausführungsbeispiel umläuft der erste Sensorbereich PSEN bogenförmig den Source-Bereich SP und den Drain-Bereich DP der p-Kanal-Struktur PMOS, wobei der Sensorbereich PSEN innerhalb der als Bulk-Bereich BP wirkenden Wanne NW1. In analoger Weise umläuft die dritte n-dotierte Wanne NW3 als zweiter Sensorbereich NSEN die zweite n-dotierte Wanne NW2 der n-Kanal-Struktur NMOS.
Mit der dargestellten umlaufenden Struktur der Sensorbereiche PSEN, NSEN können Ladungsträger, die von den Feldeffekttransistorstrukturen PMOS, NMOS ausgehen, verbessert abgegriffen bzw. abgefangen werden. Dadurch wird noch wirksamer verhindert, dass Ladungsträgerströme im Substrat PSUB entstehen.
Bei der in 4 dargestellten Ausführungsform umlaufen die Sensorbereiche PSEN, NSEN die jeweiligen Feldeffekttransistorstrukturen PMOS, NMOS vollständig. In Abwandlung hiervon können jedoch auch Ausführungsformen gewählt werden, die eine Kombination der Ausführungsformen von 3 und 4 darstellen. Anders ausgedrückt können die Sensorbereiche PSEN, NSEN die jeweiligen Strukturen auch nur im geöffneten Bogen umlaufen, wobei vorzugsweise der jeweilige Drain-Bereich DP, DN der Strukturen PMOS, NMOS umfasst ist, da von diesen die höchste aufzunehmende Ladungsträgerkonzentration zu erwarten ist.
5 zeigt ein weiteres Ausführungsbeispiel eines Halbleiterkörpers mit zwei Anschlusszellen IO1, IO2 mit einer dazwischen liegenden Ableitstruktur PCL. Die Anschlusszellen IO1, IO2 weisen jeweils eine p-Kanal-Feldeffekttransistorstruktur PMOS1, PMOS2, eine n-Kanal-Feldeffekttransistorstruktur NMOS1, NMOS2 und Anschlussflächen PAD1, PAD2 auf. Die Anschlusszellen weisen eine Struktur gemäß einer der zuvor beschriebenen Ausführungsformen auf.
Die Ableitstruktur PCL weist zwei Hälften eines vorzugsweise symmetrisch geteilten p-Kanal-Feldeffekttransistors auf, zwischen denen eine Diodenstruktur TRG angeordnet ist. Die Angabe ½PMOS in den dargestellten p-Kanal-Feldeffekttransistorstrukturen PMOS3, PMOS3 gibt an, dass im Vergleich zu einer herkömmlichen Ableitstruktur mit p-Kanal-Feldeffekttransistor die hier verwendeten Strukturen PMOS3, PMOS4 jeweils ungefähr halb so groß dimensioniert sind.
6 zeigt einen beispielhaften Querschnitt einer derartigen Struktur aus 5. Hierbei sind für die erste Anschlusszelle IO1 im Substrat PSUB eine n-dotierte Wanne NW64, für die zweite Anschlusszelle IO2 eine n-dotierte Wanne NW65, für die p-Kanal-Feldeffekttransistorstrukturen PMOS3, PMOS4 n-dotierte Wannen NW61, NW62 und für die Diodenstruktur eine n-dotierte Wanne NW63 vorgesehen. Übrige Halbleiterbereiche, insbesondere für die Anschlusszellen IO1, IO2 und die Feldeffekttransistorstrukturen PMOS3, PMOS4 sind aus Übersichtsgründen nicht dargestellt. Es ist lediglich angedeutet, dass die n-dotierten Wannen NW61, NW62 elektrisch mit dem ersten Anschluss VDD verbunden sind.
Die Diodenstruktur TRG weist in der n-dotierten Wanne NW63 einen stark p-dotierten Bereich auf, der einen PN-Übergang für die Diodenstruktur bildet.
Unterhalb der Querschnittsdarstellung ist in 6 ein symbolisches Blockschaltbild der Ableitstruktur dargestellt, bei der die Anode der Diodenstruktur TRG mit den Drain-Anschlüssen der p-Kanal-Strukturen PMOS3, PMOS4 verbunden ist. Die Kathode der Diodenstruktur TRG ist mit den Gate-Anschlüssen der Strukturen PMOS3, PMOS4 direkt und mit dem ersten Anschluss VDD über ein drittes Widerstandselement R3 verbunden. Wie bereits im Querschnitt in 6 angedeutet, sind die Bulk-Anschlüsse sowie die Source-Anschlüsse der Strukturen PMOS3, PMOS4 elektrisch an den ersten Anschluss VDD angeschlossen.
Im Falle einer elektrostatischen Entladung kommt es zu einem Stromfluss über das Diodenelement TRG, welcher durch den Spannungsabfall über das Widerstandselement R3 die Transistorstrukturen PMOS3, PMOS4 aufsteuert, sodass diese als Ableitelemente für die elektrostatische Entladung wirken. Die Auslöseempfindlichkeit der Ableitstruktur PCL hängt von der Empfindlichkeit der Diodenstruktur TRG ab. Um zu verhindern, dass durch das Einwirken unerwünschter Ladungsträger, die nicht von einer elektrostatischen Entladung herrühren, die Ableitstruktur ausgelöst wird, sind bei dem vorliegenden Ausführungsbeispiel die n-dotierten Wannen NW61, NW62 um die Wanne NW63 der Diodenstruktur TRG angeordnet, sodass Ladungsträger, die möglicherweise von den Anschlusszellen IO1, IO2 bzw. deren Wannen NW64, NW65 ausgehen, von den Wannen NW61, NW62 abgefangen werden und nicht die Wanne NW63 erreichen.
Somit wird bei der in den 5 und 6 dargestellten Anordnung das gleiche Prinzip angewendet wie bei den Anschlusszellen aus den 1 bis 4, nämlich dass Ladungsträger, die ansonsten unkontrolliert im Substrat unerwünschte Effekte hervorrufen könnten, von entsprechenden dotierten und kontaktieren Bereichen abgefangen werden, bevor die erwähnten unerwünschten Effekte auftreten.
Im Vergleich zu einer herkömmlichen Ableitstruktur, bei der der Trigger-Bereich bzw. Diodenbereich TRG direkt neben der Anschlusszelle platziert ist, können mit der vorgeschlagenen Ausführungsform deutlich verbesserte Sensitivitäten bzgl. unerwünschter Auslösung der Ableitelemente erreicht werden. Zudem wird durch die Aufteilung der üblicherweise als einteilig aufgebauten p-Kanal-Feldeffekttransistorstruktur in die zwei Strukturen PMOS3, PMOS4 kein zusätzlicher Platz bei der Integration auf dem Halbleiterkörper benötigt.
Bezugszeichenliste

VDD, VSS

Anschluss

PMOS, PMOS1, PMOS2

p-Kanal-Feldeffekttransistorstruktur

PMOS3, PMOS4

p-Kanal-Feldeffekttransistorstruktur

NMOS, NMOS1, NMOS2

n-Kanal-Feldeffekttransistorstruktur

PAD

Anschlussfläche

PSUB

Substrat

PSEN, NSEN

Sensorbereich

GP, GN

Gate-Anschluss

BP, BN

Bulk-Bereich

SP, SN

Source-Bereich

DP, DN

Drain-Bereich

R1, R2, R3

Widerstandselement

NW1, NW2, NW3

n-dotierte Wanne

NW61, NW62, NW63

n-dotierte Wanne

NW64, NW65

n-dotierte Wanne

PW1, PW2, PW3

p-dotierte Wanne

PCL

Ableitstruktur

TRG

Diodenstruktur

IO1, IO2

Anschlusszelle

LPNP, LNPN

laterale Bipolarstruktur

Claims

Halbleiterkörper mit einer Anschlusszelle, aufweisend – eine Anschlussfläche (PAD); – einen ersten Anschluss (VDD) zur Zuführung eines oberen Versorgungspotentials; – einen zweiten Anschluss (VSS) zur Zuführung eines unteren Versorgungspotentials; – eine im Halbleiterkörper aufgebaute p-Kanal-Feldeffekttransistorstruktur (PMOS), die beabstandet zu ihrem Drain-Bereich (DP) einen p-dotierten ersten Sensorbereich (PW3, PSEN) aufweist; und – eine im Halbleiterkörper aufgebaute n-Kanal-Feldeffekttransistorstruktur (NMOS), die beabstandet zu ihrem Drain-Bereich (DN) einen n-dotierten zweiten Sensorbereich (NW3, NSEN) aufweist; wobei – in der p-Kanal-Feldeffekttransistorstruktur (PMOS) der Drain-Bereich (DP) elektrisch mit der Anschlussfläche (PAD) verbunden ist, ein Source-Bereich (SP) elektrisch mit dem ersten Anschluss (VDD) verbunden ist, und der erste Sensorbereich (PW3, PSEN) über ein erstes Widerstandselement (R1) mit dem zweiten Anschluss (VSS) und direkt mit einem Gate-Anschluss (GN) der n-Kanal-Feldeffekttransistorstruktur (NMOS) elektrisch verbunden ist; und – in der n-Kanal-Feldeffekttransistorstruktur (NMOS) der Drain-Bereich (DN) elektrisch mit der Anschlussfläche (PAD) verbunden ist, ein Source-Bereich (SN) elektrisch mit dem zweiten Anschluss (VSS) verbunden ist, und der zweite Sensorbereich (NW3, NSEN) über ein zweites Widerstandselement (R2) mit dem ersten Anschluss (VDD) und direkt mit einem Gate-Anschluss (GP) der p-Kanal-Feldeffekttransistorstruktur (PMOS) elektrisch verbunden ist.
Halbleiterkörper nach Anspruch 1, bei dem der erste Sensorbereich (PW3, PSEN) und der Drain-Bereich (DP) der p-Kanal-Feldeffekttransistorstruktur (PMOS) mit einem dazwischen liegenden Bereich eine pnp-Bipolarstruktur bilden.
Halbleiterkörper nach Anspruch 1 oder 2, bei dem der zweite Sensorbereich (NW3, NSEN) und der Drain-Bereich (DN) der n-Kanal-Feldeffekttransistorstruktur (NMOS) mit einem dazwischen liegenden Bereich eine npn-Bipolarstruktur bilden.
Halbleiterkörper nach einem der Ansprüche 1 bis 3, bei dem der Halbleiterkörper ein p-dotiertes Substrat (PSUB) umfasst, in dem die p-Kanal-Feldeffekttransistorstruktur (PMOS) und die n-Kanal-Feldeffekttransistorstruktur (NMOS) aufgebaut sind.
Halbleiterkörper nach Anspruch 4, bei dem die p-Kanal-Feldeffekttransistorstruktur (PMOS) in einer ersten n-dotierten Wanne (NW1) innerhalb des Substrats (PSUB) aufgebaut ist, wobei der zugehörige Drain-Bereich (DP) und der zugehörige Source-Bereich (SP) jeweils als p-dotierte Bereiche innerhalb der ersten n-dotierten Wanne (NW1) aufgebaut sind und die erste n-dotierte Wanne (NW1) elektrisch mit dem ersten Anschluss (VDD) verbunden ist.
Halbleiterkörper nach Anspruch 5, bei dem der erste Sensorbereich (PW3) innerhalb des Substrats (PSUB) aufgebaut ist, wobei der erste Sensorbereich (PW3) stärker p-dotiert ist als das Substrat (PSUB).
Halbleiterkörper nach Anspruch 5, bei dem der erste Sensorbereich (PW3, PSEN) innerhalb der ersten n-dotierten Wanne (NW1) aufgebaut ist.
Halbleiterkörper nach einem der Ansprüche 5 bis 7, bei dem der erste Sensorbereich (PSEN) parallel beabstandet zum Drain-Bereich (DP) der p-Kanal-Feldeffekttransistorstruktur (PMOS) angeordnet ist.
Halbleiterkörper nach einem der Ansprüche 5 bis 7, bei dem der erste Sensorbereich (PSEN) zumindest teilweise bogenförmig umlaufend um den Drain-Bereich (DP) und den Source-Bereich (SP) der p-Kanal-Feldeffekttransistorstruktur (PMOS) angeordnet ist.
Halbleiterkörper nach einem der Ansprüche 4 bis 9, bei dem die n-Kanal-Feldeffekttransistorstruktur (NMOS) in einer zweiten n-dotierten Wanne (NW2) innerhalb des Substrats (PSUB) aufgebaut ist, wobei – der Drain-Bereich (DN) der n-Kanal-Feldeffekttransistorstruktur (NMOS) als n-dotierter Bereich innerhalb der zweiten n-dotierten Wanne (NW2) aufgebaut und stärker n-dotiert ist als die zweite n-dotierte Wanne (NW2); – der Source-Bereich (SN) der n-Kanal-Feldeffekttransistorstruktur (NMOS) in einer p-dotierten Wanne (PW2) innerhalb der zweiten n-dotierten Wanne (NW2) aufgebaut ist; – die p-dotierte Wanne (PW2) elektrisch mit dem zweiten Anschluss (VSS) verbunden ist; und – der zweite Sensorbereich (NW3, NSEN) beabstandet zur zweiten n-dotierten Wanne (NW2) angeordnet ist.
Halbleiterkörper nach Anspruch 10, bei dem der zweite Sensorbereich (NW3, NSEN) parallel beabstandet zur zweiten n-dotierten Wanne (NW2) angeordnet ist.
Halbleiterkörper nach Anspruch 10, bei dem der zweite Sensorbereich (NSEN) zumindest teilweise bogenförmig umlaufend um die zweite n-dotierte Wanne (NW2) angeordnet ist.
Halbleiterkörper mit einem ersten Anschluss (VDD) zur Zuführung eines oberen Versorgungspotentials und mit einer ersten und einer zweiten Anschlusszelle (IO1, IO2), die gemäß einem der Ansprüche 4 bis 12 aufgebaut sind und die beabstandet zueinander aufgebaut sind, ferner umfassend eine Ableitstruktur (PCL), die zwischen der ersten und der zweiten Anschlusszelle (IO1, IO2) in einem p-dotierten Substrat (PSUB) aufgebaut ist, die Ableitstruktur (PCL) aufweisend – eine zweite und eine dritte p-Kanal-Feldeffekttransistorstruktur (PMOS3, PMOS4), die in jeweiligen n-dotierten Wannen (NW61, NW62) im Wesentlichen parallel zur ersten und zweiten Anschlusszelle (IO1, IO2) aufgebaut sind; und – eine Diodenstruktur (TRG), die mit einem p-dotierten Bereich in einer weiteren n-dotierten Wanne (NW63) zwischen den n-dotierten Wannen (NW61, NW62) der zweiten und der dritten p-Kanal-Feldeffekttransistorstruktur (PMOS3, PMOS4) aufgebaut ist, wobei die Diodenstruktur (TRG) eingerichtet ist, bei einer elektrostatischen Entladung im Halbleiterkörper die zweite und die dritte p-Kanal-Feldeffekttransistorstruktur (PMOS3, PMOS4) als Ableitelemente aufzusteuern.
Halbleiterkörper nach Anspruch 13, bei dem die weitere n-dotierte Wanne (NW63) über ein drittes Widerstandselement (R3) mit dem ersten Anschluss (VDD) und direkt mit Gate-Anschlüssen der zweiten und der dritten p-Kanal-Feldeffekttransistorstruktur (PMOS3, PMOS4) elektrisch verbunden ist.
Halbleiterkörper nach Anspruch 13 oder 14, bei dem die jeweiligen n-dotierten Wannen (NW61, NW62) der zweiten und der dritten p-Kanal-Feldeffekttransistorstruktur (PMOS3, PMOS4) mit dem ersten Anschluss (VDD) elektrisch verbunden sind.