DE69631940T2

DE69631940T2 - Halbleitervorrichtung

Info

Publication number: DE69631940T2
Application number: DE69631940T
Authority: DE
Inventors: Katsuhiro Kato; Yasuhiro Fukuda
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 1995-11-21
Filing date: 1996-11-21
Publication date: 2005-03-10
Anticipated expiration: 2016-11-22
Also published as: EP0776092A2; EP0776092A3; US5850094A; EP0776092B1; DE69631940D1; JP3400215B2; JPH09148903A; KR970031339A; KR100417093B1; TW312848B

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, und insbesondere eine Halbleitervorrichtung mit einer elektrostatischen Durchbruch-Verhinderungsschaltung für einen MOS-Ausgangstransistor zum Unterdrücken eines elektrostatischen Stoßstroms, der von einem Ausgangsanschluss zum Ausgangstransistor in umgekehrter Richtung fließt, um daher einen Widerstandsfähigkeit gegenüber dem daran angelegten elektrostatischen Stoßstrom zu verstärken.
BESCHREIBUNG DES ZUGEHÖRIGEN STANDES DER TECHNIK
Allgemein ist eine komplementäre integrierte MOS-Schaltung (die hierin nachfolgend CMOS IC genannt wird) als diejenige Halbleitervorrichtung wohlbekannt, die am vorteilhaftesten für einen niedrigen Leistungsverbrauch und eine hohe Dichte ist. Beim CMOS IC sind sowohl ein P-Kanal-MOS-Transistor als auch ein N-Kanal-MOS-Transistor auf demselben Substrat ausgebildet, und die Drains in beiden MOS-Transistoren sind gemeinsam an eine leitende Leitung angeschlossen, um dadurch den niedrigen Leistungsverbrauch und die hohe Dichte zu erhalten.
In einem MOS-Transistor wird der Teil, der an eine Ausgangsleitung angeschlossen ist, Drain genannt, und wird der Teil, der mit der Leistungsversorgung VDD oder der Erdung VSS gekoppelt ist, Source genannt. Insbesondere wird die Träger-Eingangsseite Source genannt und wird die Ausgangsseite Drain genannt. Jedoch sollte betont werden, dass ein Source und ein Drain in allen MOS-Transistoren variabel sind.
In jüngster Zeit leidet die oben beschriebene CMOS IC an dem Nachteil, dass ein Ausgangstransistor durch einen daran angelegten elektrischen Stoßstrom zerstört wird. Ein solches Problem wird grundsätzlich durch eine flache mit einer Störstelle diffundierten Schicht und eine reduzierte Dimension von Elementen gemäß einer Halbleitervorrichtung hoher Geschwindigkeit und hoher Integration verursacht. Aus diesem Grund ist ein herkömmlicher Schutztransistor vom MOS-Typ mit demselben Leitungstransistor wie der Ausgangstransistor verwendet worden, und er ist an den Ausgangstransistor in paralleler Form angeschlossen worden, wobei sein Gate ausgeschaltet ist, um eine elektrostatische Durchbruch-Verhinderungsschaltung zu bilden. Da es für die CMOS IC schwierig ist, den Stoßstrom unter Verwendung von nur dem Ausgangstransistor zu überwinden, ist der Schutztransistor eingeführt worden, um mit dem Nachteil fertig zu werden, indem der angelegte Stoßstrom in sowohl den Ausgangstransistor als auch den Schutztransistor aufgeteilt wird.
Jedoch wurde bei einem PN-Übergang der Halbleitervorrichtung deshalb, weil die Widerstandsfähigkeit gegenüber dem elektrostatischen Stoßstrom in der Sperrrichtung (der hierin nachfolgend "elektrostatischer Sperrrichtungs-Stoßstrom" genannt wird) allgemein niedriger als die Widerstandsfähigkeit gegenüber dem elektrostatischen Stoßstrom in der Vorwärtsrichtung (der hierin nachfolgend "elektrostatischer Vorwärtsrichtungs-Stoßstrom" genannt wird) ist, der Schutztransistor hinzugefügt, um den elektrostatischen Sperrrichtungs-Stoßstrom bei der herkömmlichen Technik auszuhalten.
Die Kennlinie des elektrostatischen Sperrrichtungs-Stoßstroms im MOS-Transistor wird unter Bezugnahme auf 12 detailliert beschrieben. Gemäß 12 stellt (a) die ID-VD-Kennlinie in einem MOS-Transistor dar, der durch Prozesse für eine Hochspannungsanwendung hergestellt ist, und stellt (b) die ID-VD-Kennlinie in einem MOS-Transistor dar, der durch Prozesse für eine allgemeine Anwendung hergestellt ist, und zwar insbesondere die Kennlinien, die nahe der Durchbruchspannung erscheinen.
Wie es in 12 gezeigt ist, tritt ungeachtet der Hochspannungsanwendung oder der allgemeinen Anwendung dann, wenn eine Sperrspannung an einen PN-Übergang angelegt wird, der zwischen einem Drain des MOS-Transistors und einem Substrat (oder einer Wanne) ausgebildet ist, ein Lawinenphänomen bei der Stelle auf, bei welcher die Vorspannung die Source-Drain-Durchbruchspannung (BVsd) übersteigt, was wiederum in einem Fließen eines Drainstroms resultiert, wobei der Drainstrom gemäß dem Erhöhen der Sperrspannung zu einem Bereich mit negativem Widerstand (dem Bereich, in welchem die Drainspannung erniedrigt ist und der Drainstrom erhöht ist) zugeführt wird. Danach erscheint die Kennlinie eines konstanten Spannungsbereichs, in welchem der Drainstrom in Reaktion auf eine winzige Änderung der Drainspannung steil geändert wird.
Demgemäß entspricht, wie es in 12 gesehen werden kann, im MOS-Transistor dann, wenn die Spannung, bei welcher ein Sperrrichtungs-Stoßstrom zu fließen beginnt, Betriebsstartspannung genannt wird, sie der vorgenannten Durchbruchspannung BVsd im Source-Drain-Bereich. Zusätzlich tritt der elektrostatische Durchbruch im MOS-Transistor aufgrund der Jouleschen Wärme (Produkt aus Drainstrom und Haltespannung) auf, die durch den Stoßstrom eingeführt wird. Je größer die Joulesche Wärme ist, umso größer ist der elektrostatische Durchbruch.
Die Haltespannung entspricht der Drainspannung Vhb oder Vha, die den Bereich konstanter Spannung in 12 darstellt. Die Haltespannung ist allgemein in einer positiven Beziehung zur Source-Drain-Durchbruchspannung BVsd. Ein MOS-Transistor, der durch einen Prozess zum Bereitstellen einer hohen Durchbruchspannung BVsd im Source-Drain-Bereich hergestellt ist, hat eine hohe Haltespannung. Anders ausgedrückt ist im MOS-Transistor eine Wahrscheinlichkeit für den Spannungsdurchbruch umso höher, je höher die Betriebsstartspannung (die Spannung, bei welcher ein Sperrrichtungs-Stoßstrom zu fließen beginnt) ist.
Daher gibt es beim oben beschriebenen herkömmlichen Aufbau nur diesbezüglich einen Unterschied, dass der Ausgangstransistor und der Schutztransistor kombiniert sind, und sie sonst denselben Aufbau haben. Somit führen die zwei Transistoren denselben Betrieb gegen den elektrostatischen Stoßstrom durch. Das bedeutet, dass der Ausgangstransistor und der Schutztransistor denselben Betrieb gegen den elektrostatischen Sperrrichtungs-Stoßstrom durchführen. Wenn der elektrostatische Sperrrichtungs-Stoßstrom nicht hoch genug ist, um die Durchbruchspannung BVsd des Source-Drain-Bereichs des Ausgangstransistors zu übersteigen, beginnt der Schutztransistor nicht zu arbeiten. Da der Ausgangstransistor während des Betriebs an einem Spannungsdurchbruch leidet, tritt der elektrostatische Durchbruch des Ausgangstransistors auf.
Es ist ein Verfahren zum Vermeiden des elektrostatischen Durchbruchs durch Einstellen von einigen unterschiedlichen Haltespannungen von sowohl dem Ausgangstransistor als auch dem Schutztransistor vorgeschlagen worden. Jedoch hat ein solches Verfahren derartige Nachteile, dass es ein komplexer und mühsamer Prozess ist, da die Herstellungsprozessschritte geändert werden sollten.
Bei der Halbleitervorrichtung unter Verwendung der herkömmlichen Technik ist ein Schutztransistor mit derselben Struktur wie der Ausgangstransistor mit dem Ausgangstransistor in paralleler Form gekoppelt, so dass der Übergangsbereich vergrößert werden würde und dass die Wärmemenge pro Einheitenbereich reduziert werden würde, um dadurch den elektrostatischen Durchbruch zu verhindern. Wenn mit dem Fall eines flachen Übergangs des Ausgangstransistors oder mit dem Fall eines Prozesses, der eine hohe Durchbruchsspannung ergibt, fertig zu werden ist, kann das Vergrößern des besetzten Bereichs des Schutztransistors nicht vermieden werden. Folglich gibt es das Problem, dass der Chippreis erhöht wird.
Genauer gesagt leidet eine solche Vorrichtung an Defekten, dass der Übergangsbereich des Schutztransistors um so viel erweitert werden muss, wie der Übergangsbereich des Ausgangstransistors reduziert wird, d.h. um so viel, wie die Reduktion aufgrund des flachen Übergangs ist, und dass weiterhin der Schutztransistor einen Übergangsbereich sicherstellen muss, der groß genug ist, um mit der Haltespannung fertig zu werden, die sich um so viel erhöht hat, um dem Prozess mit einer hohen Durchbruchspannung zu entsprechen.
In JP 62165969 ist eine CMOS-Halbleitervorrichtung offenbart, die eine Eingangs-Schutzschaltung zur Verfügung stellt, die zwischen dem Eingangs-Anschlussflecken der CMOS-Halbleitervorrichtung mit einem N-Typ- oder P-Typ-Substrat und einem Knoten der Eingangsstufe der internen Schaltung vorgesehen ist. Die Eingangs-Schutzschaltung weist einen NPN-Transistor und einen PNP-Transistor auf. Der Knoten der Eingangsstufe der internen Schaltung ist mit den Emittern der NPN- und PNP-Transistoren verbunden.
In EP-A-0497471 ist eine Technik zum Verbessern einer ESD-Immunität offenbart. Ein Umschalt-MOS-Transistor unter Verwendung einer Technologie mit einem schwebenden Gate wird dazu verwendet, eine elektrostatische Entladung (ESD) weg vom IC nebenzuschließen. Der Umschalt-MOS-Transistor ist dazu geeignet, auf einen Spannungspegel zu schalten, der höher als die normale Betriebsspannung für den IC ist, aber niedriger als die vorbestimmte Spannungspegelcharakteristik des IC. Ein erster Umschalt-MOS-Transistor stellt einen Pfad für eine positive ESD-Spannung dadurch zur Verfügung, dass er sein Steuergate und seinen Drain an die Leitung von Interesse angeschlossen hat und seinen Source an eine Referenzstelle angeschlossen hat.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist daher eine primäre Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, die eine Umschaltvorrichtung aktivieren kann, die als elektrostatische Durchbruch-Verhinderungsschaltung bei einer elektrostatischen Sperrrichtungs-Stoßspannung wirkt, die niedriger als die Source-Drain- Durchbruchspannung eines Ausgangstransistors ist, was in einem minimalen Einfluss der Stoßspannung zu dem Ausgangstransistor resultiert, um dadurch den Spannungsdurchbruch des Ausgangstransistors zu verhindern.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, bei welcher die Spannungsdurchbruch-Verhinderungsschaltung zusammen mit dem Ausgangstransistor ausgebildet ist, ohne den Herstellungsprozess für die Halbleitervorrichtung zu modifizieren, wobei die Spannungsdurchbruch-Verhinderungsschaltung im Vergleich mit der herkömmlichen elektrostatischen Durchbruch-Verhinderungsschaltung einen größeren Widerstand gegenüber der elektrostatischen Stoßspannung hat.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, die einen MOS-Transistor oder einen Bipolartransistor als den Schutztransistor verwenden kann, um dadurch den besetzten Bereich des Schutztransistors zu reduzieren und den Schutztransistor mit dem verbesserten Widerstand gegenüber dem elektrostatischen Durchbruch zu erhalten.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, die auf verschiedene Halbleitervorrichtungen angewendet werden kann, indem ein MOS-Transistor als der Ausgangstransistor verwendet wird.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, die auf eine Halbleitervorrichtung angewendet werden kann, mit einer Struktur, dass ein Paar der Ausgangstransistoren mit einem ersten und einem zweiten leitenden Ausgangstransistor in paralleler Form mit dem Ausgangsanschluss der Halbleitervorrichtung verbunden ist, um dadurch einen Schutztransistor mit einem verbesserten Widerstand gegenüber der Durchbruchspannung zu erhalten.
Gemäß der vorliegenden Erfindung ist eine Halbleitervorrichtung zur Verfügung gestellt, wie sie im Anspruch 1 definiert ist. Gemäß einem Aspekt der Erfindung weist eine Halbleitervorrichtung folgendes auf: einen ersten leitenden MOS-Ausgangstransistor mit irgendeinem von einem Source und einem Drain an einen Ausgangsanschluss der Halbleitervorrichtung angeschlossen und eine elektrostatische Durchbruch-Verhinderungseinrichtung zum Schützen des Ausgangstransis tors vor dem durch einen elektrostatischen Stoßstrom eingeführten elektrostatischen Durchbruch, wobei die elektrostatische Durchbruch-Verhinderungseinrichtung ein zweiter leitender Halbleiter-Schalttransistor ist, der an den Ausgangstransistor in einer parallelen Form angeschlossen ist, und wobei ein Ende an den Ausgangsanschluss angeschlossen ist.
Mit dem oben beschriebenen Aufbau wird dann, wenn eine elektrostatische Sperrrichtungs-Stoßspannung im Ausgangsanschluss der Halbleitervorrichtung um den Ausgangstransistor auftritt, die Halbleiter-Schaltvorrichtung eines zweiten leitenden Transistors auf einen Pegel aktiviert, bei welchem die elektrostatische Stoßspannung niedriger als die Durchbruchspannung des Ausgangstransistors ist. Als Ergebnis kann im Ausgangstransistor der Halbleitervorrichtung der nachteilige Einfluss, den die elektrostatische Sperrrichtungs-Stoßspannung an dem Ausgangstransistor ausübt, im Vergleich mit der herkömmlichen Technik abgemildert werden.
Zwischenzeitlich ist es beim Herstellen der Halbleitervorrichtung allgemeine Praxis, dass die Halbleiter-Schaltvorrichtung eines zweiten leitenden Transistors angesichts des Aufbaus der Schaltungen bei einer beliebigen Position auf einem Substrat ausgebildet wird. Daher ist der Ausbildungsprozess für die Halbleiter-Schaltvorrichtung eines zweiten leitenden Transistors im Ausbildungsprozess für die Halbleitervorrichtung in der Tat enthalten.
Daher kann die Halbleiter-Schaltvorrichtung eines zweiten leitenden Transistors ohne Hinzufügen von irgendeiner speziellen Einrichtung hergestellt werden. Die obige Aufgabe und andere Vorteile der vorliegenden Erfindung werden durch detailliertes Beschreiben der bevorzugten Ausführungsbeispiele der vorliegenden Erfindung in Bezug auf die beigefügten Zeichnungen offensichtlich.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 stellt ein erstes Ausführungsbeispiel der Halbleitervorrichtung gemäß der vorliegenden Erfindung dar, wobei der Ausgangstransistor ein PMOS-Transistor ist.
2 stellt ein weiteres Beispiel des ersten Ausführungsbeispiel der Halbleitervorrichtung gemäß der vorliegenden Erfindung dar, wobei der Ausgangstransistor ein NMOS-Transistor ist.
3 stellt ein Beispiel einer weiteren Halbleitervorrichtung dar, wobei der Ausgangstransistor ein PMOS-Transistor ist.
4 stellt ein weiteres Beispiel der Halbleitervorrichtung dar, wobei der Ausgangstransistor ein NMOS-Transistor ist.
5 stellt ein weiteres Ausführungsbeispiel der Halbleitervorrichtung gemäß der vorliegenden Erfindung dar, wobei ein einziger Ausgangstransistor vorgesehen ist.
6 stellt ein weiteres Beispiel eines Ausführungsbeispiels der Halbleitervorrichtung gemäß der vorliegenden Erfindung dar, wobei eine Vielzahl von Ausgangstransistoren vorgesehen ist.
7 stellt ein weiteres Ausführungsbeispiel der Halbleitervorrichtung gemäß der vorliegenden Erfindung dar.
8 zeigt den Betrieb des Ausführungsbeispiels, wie es in 7 dargestellt ist.
9 stellt ein Ausführungsbeispiel der Halbleitervorrichtung gemäß der vorliegenden Erfindung dar.
10 stellt ein Beispiel einer Halbleitervorrichtung dar, wobei der Schutztransistor ein Bipolartransistor ist.
11 zeigt ein Beispiel, auf welches die Halbleitervorrichtung gemäß der vorliegenden Erfindung angewendet ist.
12 stellt den Gegenstand der Halbleitervorrichtung gemäß der vorliegenden Erfindung dar.
13 zeigt eine zusätzliche Darstellung des ersten Ausführungsbeispiels der Halbleitervorrichtung gemäß der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPELS
Es gibt eine Vielzahl von Ausführungsbeispielen für die Halbleitervorrichtung gemäß der vorliegenden Erfindung, und wichtige von ihnen werden nachfolgend detailliert beschrieben. Durch Beschreiben dieser Ausführungsbeispiele werden die Aufgaben, die Charakteristiken und die Vorteile der vorliegenden Erfindung klarer werden.
Nun werden unter Bezugnahme auf die beigefügten Zeichnungen die Ausführungsbeispiele der vorliegenden Erfindung beschrieben. Bei den folgenden Ausführungsbeispielen ist angenommen, dass das Halbleitersubstrat ein Siliziumsubstrat vom P-Typ ist.
1. Erstes Ausführungsbeispiel
1 stellt ein erstes Ausführungsbeispiel der Halbleitervorrichtung gemäß der vorliegenden Erfindung dar, welche einen ersten leitenden Transistor 11 für einen Ausgang und einen zweiten leitenden Transistor 13 aufweist, wobei der erste Transistor 11 vom PMOS-Typ ist und der zweite Transistor 13 vom NMOS-Typ ist, der Schutztransistor genannt wird.
Der erste leitende Transistor 11, der vor einer daran angelegten elektrostatischen Stoßspannung zu schützen ist, ist so installiert, dass sein Drain 11d an den Ausgangs-Anschlussflecken 15 angeschlossen ist, der als Ausgangsanschluss der Vorrichtung fungiert, ein Source 11s und eine N-Wanne mit einer ersten Leistungsversorgung VDD gekoppelt sind und ein Gate 11g an eine vorbestimmte Signalleitung (nicht gezeigt) angeschlossen ist.
Zwischenzeitlich ist der zweite leitende Transistor 13, der als Schaltvorrichtung wirkt, so installiert, dass ein Drain 13d an den Ausgangs-Anschlussflecken 15 angeschlossen ist, ein Source 13s mit der ersten Leistungsversorgung VDD gekoppelt ist und ein Gate 13g an eine zweite Leistungsversorgung VSS angeschlossen ist, die zulässt, den zweiten leitenden Transistor 13 während des normalen Betriebs auszuschalten. Hier ist ein Substrat an die zweite Leistungsversorgung Vss angeschlossen. Somit sind der erste und der zweite Transistor 11 und 13 zwischen dem Ausgangs-Anschlussflecken 15 und der ersten Leistungsversorgung VDD in paralleler Form vorgesehen.
Beim ersten Ausführungsbeispiel gemäß der Erfindung werden Beschreibungen für eine an den Ausgangs-Anschlussflecken 15 angelegte elektrostatische Stoßspannung unter Bezugnahme auf 13 beschrieben. Gemäß 13 stellt c die Kennlinien zwischen einem Drainstrom ID und einer Drainspannung VD dar, wobei eine Richtung von ihnen in Rückwärtsrichtung ist, und zeigt d die Kennlinien zwischen einem Drainstrom ID und einer Drainspannung VD, wobei eine Richtung von ihnen in Vorwärtsrichtung ist.
Bei der Halbleitervorrichtung des bevorzugten ersten Ausführungsbeispiels ist der zu schützende Transistor der erste Transistor 11. Im ersten Transistor 11 tritt eine elektrostatische Sperrrichtungs-Stoßspannung dann auf, wenn eine in Bezug auf die erste Leistungsversorgung VDD negative elektrostatische Stoßspannung an den Ausgangs-Anschlussflecken 15 angelegt wird.
Wenn die negative elektrostatische Stoßspannung an den Ausgangs-Anschlussflecken 15 angelegt wird, ist die Betriebsstartspannung des ersten Transistors 11 äquivalent zu der Durchbruchspannung (die hierin nachfolgend "BVsd" genannt wird) zwischen dem Source und dem Drain, wie es in 13 gezeigt ist.
Demgemäß fließt dann, wenn der zweite Transistor 13, d.h. der NMOS-Transistor, der als der Schutztransistor wirkt, nicht dabei vorgesehen ist, der Stoßstrom über den Drain 11d zum Source 11s des ersten Transistors 11, wenn eine Spannung die elektrostatische Stoßspannung BVsd übersteigt.
Da die elektrostatische Stoßspannung in einem PN-Übergang zwischen dem Drain 13d des zweiten Transistors 13 und dem Substrat in Vorwärtsrichtung gelangt, ist die Betriebsstartspannung der elektrostatischen Durchbruch-Verhinderungsschaltung gleich einer Flachbandspannung Vf des PN-Übergangs im zweiten Transistor 13. Die Spannung Vf ist etwa 0,6 V, wenn das Substrat aus einem Siliziumsubstrat hergestellt ist, und hat auch einen konstanten Wert ungeachtet der Störstellenkonzentration. Somit wird dann, wenn die elektrostatische Stoßspannung die Spannung Vf übersteigt, der Stoßstrom zwischen dem Drain 13d des zweiten Transistors 13 und dem Substrat hindurch zum Source 13s abgesetzt.
Bei der Gelegenheit fließt deshalb, weil Vf < BVsd gilt, wiederum eine wesentliche Menge des Stoßstroms durch den zweiten Transistor 13, um dadurch den nachteiligen Einfluss auf den ersten Transistor 11 gemäß der elektrostatischen Sperrrichtungs-Stoßspannung gegensätzlich zu der herkömmlichen Technik signifikant zu erniedrigen. Zusätzlich wird, wie es in 13 gezeigt ist, dann, wenn der zweite Transistor 13, d.h. der NMOS-Transistor, nicht darin vorgesehen ist, eine Haltespannung des Transistors 11V1 ist, sein Strom I1 ist und eine Drainspannung, die zulassen kann, dass I1 über den zweiten Transistor 13 fließt, V2 ist, eine Beziehung der Haltespannung V1 und der Drainspannung V2 zu V2 < V1.
Aus diesem Grund ist die Joulsche Wärme (eine Multiplikation zwischen einer Drainspannung und einem Drainstrom) unter demselben Strom auf der Seite des zweiten Transistors 13 klein und auf der Seite des ersten Transistors 11 groß. Insbesondere dann, wenn sowohl der erste als auch der zweite Transistor 11 und 13 mit demselben Bereich durch dieselbe Joulsche Wärme durchbrochen werden, hat der zweite Transistor 13 einen höheren Widerstand gegenüber der angelegten elektrostatischen Stoßspannung bei einem kleineren Bereich im Vergleich mit dem ersten Transistor 11.
Wie es oben beschrieben ist, entspricht bei der Halbleitervorrichtung des ersten Ausführungsbeispiels gemäß der vorliegenden Erfindung deshalb, weil der MOS-Transistor mit einem entgegengesetzten leitenden Transistor zu demjenigen des Ausgangstransistors als der Schutztransistor verwendet, die Betriebsstartspannung des Schutztransistors für die elektrostatische Sperrrichtungs-Stoßspannung im Ausgangstransistor der Flachbandspannung Vf. Da bei der herkömmlichen Technik die Flachbandspannung Vf kleiner als die Betriebsstartspannung BVsd ist, wird der Schutztransistor während des Anlegens der elektrostatischen Sperrrichtungs-Stoßspannung an die Vorrichtung früher als der Ausgangstransistor aktiviert. Die während seines Betriebs an den Drain angelegte Spannung ist auch niedriger als die Haltespannung des herkömmlichen Schutztransistors mit demselben leitenden Transistor. Daher ist es möglich, die Joulsche Wärme zu reduzieren, die auf dem angelegten Stoßstrom basiert, um dadurch eine verbesserte Widerstandsfähigkeit gegenüber dem Spannungsdurchbruch zu erhalten.
Gleichermaßen hat das erste Ausführungsbeispiel gemäß der Erfindung Vorteile, dass während des Herstellungsprozesses des CMOS-IC kein zusätzlicher Prozess erforderlich ist und er durch verschiedene Musterentwürfe erreicht werden kann.
Beim ersten Ausführungsbeispiel ist ein Experiment durchgeführt worden, wie es nachfolgend gezeigt ist, um den besetzten Bereich des Schutztransistors in der Vorrichtung zu reduzieren. Wenn eine Breite des Gates im ersten Transistor 11, der als der Ausgangstransistor wirkt, 40 nm ist, und eine Breite des Gates im zweiten Transistor 13, der als der Schutztransistor fungiert, 80 nm ist, ist die Durchbruchspannung basierend auf dem Standard MIL-STD-3015.7 für den elektrostatischen Durchbruchtest 1700V.
Zwischenzeitlich ist bei einem weiteren Beispiel, wenn sowohl der Ausgangs- als auch der Schutztransistor ein PMOS-Typ eines Transistors sind und die Summe der Gate-Breiten in beiden Transistoren 300 nm ist, die Durchbruchspannung basierend auf dem Standard MIL-STD-3015.7 für den elektrostatischen Durchbruchtest nur 1400 V.
Demgemäß ist es bei der vorliegenden Erfindung möglich, den besetzten Bereich des Schutztransistors zu reduzieren und eine erhöhte Widerstandsfähigkeit im Vergleich mit der herkömmlichen Vorrichtung zu erhalten.
Zusätzlich kann selbst dann, wenn ein Transistor, der als der Ausgangstransistor wirkt, ein NMOS-Transistor ist, und ein Transistor, der als der Schutztransistor wirkt, ein PMOS-Transistor ist, wie es in 2 gezeigt ist, die Erfindung implementiert werden. Genauer gesagt ist der zweite Transistor 11, d.h. ein NMOS-Transistor, der zu schützen ist, auf eine derartige Weise eingebaut, dass sein Drain 11d an einen Ausgangs-Anschlussflecken 15, der als Ausgangsanschluss der Halbleitervorrichtung fungiert, angeschlossen ist, der Source 11s und das Substrat mit der zweiten Leistungsversorgung VSS gekoppelt sind und ein Gate 11g an eine Signalleitung (nicht gezeigt) angeschlossen ist.
Zwischenzeitlich ist der erste Transistor 13, der als der Schutztransistor wirkt, d.h. ein PMOS-Transistor, auf eine derartige Weise eingebaut, dass ein Drain 13d an den Ausgangs-Anschlussflecken 15 angeschlossen ist, ein Source 13s mit der zweiten Leistungsversorgung VSS gekoppelt ist und ein Gate 13g und eine N-Wanne an die erste Leistungsversorgung VDD angeschlossen sind, wobei VDD ein Potential ist, das zulässt, den Transistor 13 während des normalen Betriebs auszuschalten.
2. Zweites Ausführungsbeispiel
Gemäß 3 ist eine Halbleitervorrichtung gezeigt, die folgendes aufweist: einen PMOS-Transistor 18, der als Ausgangstransistor wirkt, und einen NPN-Typ-Bipolartransistor 17, der als Schutztransistor oder als Halbleiter-Schaltvorrichtung wirkt. Der Anschluss des PMOS-Transistors 11 und des Ausgangs-Anschlussfleckens 15 an andere Komponenten ist derselbe wie derjenige, der in Zusammenhang mit dem ersten Ausführungsbeispiel der 1 beschrieben ist.
Zwischenzeitlich ist der NPN-Transistor 17, der als der Schutztransistor wirkt, auf eine derartige Weise eingebaut, dass sein Emitter 17e an den Ausgangs-Anschlussflecken 15 angeschlossen ist, ein Kollektor 17c mit der ersten Leistungsversorgung VDD gekoppelt ist und eine Basis 17b an die zweite Leistungsversorgung VSS angeschlossen ist, wobei VSS ein Potential ist, das zulässt, dass der NPN-Transistor 17 während des normalen Betriebs ausschaltet.
Somit ist die Verbindung zwischen dem PMOS-Transistor und dem NPN-Transistor 17 zwischen dem Ausgangs-Anschlussflecken 15 und der ersten Leistungsversorgung VDD in paralleler Form.
Bei der Halbleitervorrichtung gibt es dann, wenn eine elektrostatische Stoßspannung, die zulässt, dass der Ausgangs-Anschlussflecken 15 ein negativer Pol wird, an den Ausgangs-Anschlussflecken 15 angelegt wird, da der PN-Übergang zwischen dem Emitter und der Basis im NPN-Transistor 17 in Vorwärtsrichtung ist, das Ergebnis eines Flusses eines Basisstroms zwischen dem Emitter und der Basis im NPN-Transistor 17, wenn die angelegte elektrostatische Stoßspannung die Spannung Vf übersteigt.
Wenn der Basisstrom zum Einschalten des NPN-Transistors fließt, fließt ein Kollektorstrom zwischen dem Emitter 17e und dem Kollektor 17c.
Da dieser Kollektorstrom mehrere Male oder mehrere Anteile von Malen so groß wie der Basisstrom des allgemeinen NPN-Transistors ist, wird eine wesentliche Menge des Stoßstroms an den Source 11s des ersten Transistors 11 als der Kollektorstrom angelegt. Insbesondere sollte aufgezeigt werden, dass deshalb, weil die Flachbandspannung Vf kleiner als die Betriebsstartspannung BVsd ist, die wesent liche Menge des Stoßstroms durch den NPN-Transistor 17 fließt, und nicht durch den PMOS-Transistor 11.
Wie es zuvor angegeben ist, entspricht deshalb, weil der Bipolartransistor mit dem Emitter und dem Kollektor, die aus Halbleiterschichten eines entgegengesetzten leitenden Transistors hergestellt sind, und zwar im Gegensatz zu demjenigen des Ausgangstransistors, als der Schutztransistor verwendet wird, die Betriebsstartspannung des Schutztransistors für die elektrostatische Sperrrichtungs-Stoßspannung der Spannung Vf.
Da die Flachbandspannung Vf kleiner als die Betriebsstartspannung BVsd bei der offenbarten herkömmlichen Technik ist, wird der Schutztransistor vor dem Ausgangstransistor während des Anlegens der elektrostatischen Sperrrichtungs-Stoßspannung an die Vorrichtung aktiviert, und ist auch die Haltespannung während des Betriebs niedriger als diejenige des herkömmlichen Schutztransistors mit demselben leitenden Transistor. Demgemäß ist es möglich, die Joulsche Wärme basierend auf dem angelegten Stoßstrom zu reduzieren, um dadurch eine Widerstandsfähigkeit gegenüber dem Spannungsdurchbruch zu erhalten.
Da der Bipolartransistor als der Schutztransistor verwendet wird, ist wiederum eine Gateelektrode nicht erforderlich, muss ein Gate-Potential nicht zugeführt werden, um es dadurch möglich zu machen, den besetzten Bereich des Schutztransistors in der Vorrichtung im Vergleich mit dem ersten Ausführungsbeispiel zu reduzieren.
Zusätzlich kann die Vorrichtung, wie es in 4 gezeigt ist, den Ausgangstransistor in einen NMOS-Transistor ändern, und den Schutztransistor in einen PNP-Typ-Bipolartransistor. Anders ausgedrückt ist der zu schützende NMOS-Transistors 11 auf eine derartige Weise vorgesehen, dass sein Drain 11d an einen Ausgangs-Anschlussflecken 15 angeschlossen ist, der Source 11s und das Substrat mit der zweiten Leistungsversorgung VSS gekoppelt sind und ein Gate 11g an eine Signalleitung (nicht gezeigt) angeschlossen ist.
Zwischenzeitlich ist der PNP-Transistor 17, der als der Schutztransistor wirkt, auf eine derartige Weise eingebaut, dass ein Emitter 17e, ein Kollektor 17c und eine Basis 17b jeweils mit dem Ausgangs-Anschlussflecken 15, der zweiten Leistungsversorgung VSS und der ersten Leistungsversorgung VDD gekoppelt sind, wobei VDD ein Potential ist, das zulässt, dass der PNP-Transistor 17 während des normalen Betriebs ausschaltet.
3. Drittes Ausführungsbeispiel
Gemäß 5 ist eine Halbleitervorrichtung gemäß einem bevorzugten dritten Ausführungsbeispiel der vorliegenden Erfindung gezeigt.
Wie es in 5 gezeigt ist, ist bei der Vorrichtung eines dritten Ausführungsbeispiels ein Widerstand 19 zum Unterdrücken eines Fließens des angelegten Stoßstroms zum Ausgangstransistor zusätzlich zu sowohl dem Ausgangstransistor 11 als auch dem Schutztransistor, der als Schaltvorrichtung fungiert, die in einer parallelen Form angeschlossen ist, dazwischen angeordnet.
Der Drain 11d des Ausgangstransistors 11 ist an eine Anschlussstelle P1 zwischen dem Drain 13d des Schutztransistors 13 und dem Ausgangs-Anschlussflecken 15 über den dazwischen angeordneten Widerstand 19 angeschlossen.
Insbesondere zeigt das Vorhandensein des Widerstands 19 zwischen dem Drain 13d des Schutztransistors 13 und dem Drain 11d des Ausgangstransistors 11, dass die elektrostatische Stoßspannung, die an den Ausgangs-Anschlussflecken 15 angelegt ist, davon abgehalten wird, zum Ausgangstransistor 11 zu fließen, und auch ein Fließen des Stoßstroms zum Schutztransistor 13 erhöht.
Folglich hat die Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel im Vergleich mit dem ersten und dem zweiten Ausführungsbeispiel, die oben beschrieben sind, einen Vorteil, dass der Ausgangstransistor durch den Schutztransistor effektiver geschützt werden kann.
Weiterhin ist das dritte Ausführungsbeispiel dort effektiv, wo der zu schützende Ausgangstransistor einen kleineren Bereich hat. Da der Schutzeffekt umso größer ist und der Wannenwiderstand mit einer hohen Widerstandsfähigkeit verwendet werden kann, wie er ist, je größer der Wert des Widerstands 19 ist, gibt es keinen derartigen Nachteil, dass der besetzte Bereich der Schutzschaltung in der Vorrichtung zum Anordnen des Widerstands erhöht wird.
Weiterhin sollte es darüber hinaus beachtet werden, dass der Widerstand 19 an den Bipolartransistor angelegt werden kann, der als der in 3 gezeigte Schutztransistor verwendet wird.
Wenn eine Vielzahl von Ausgangstransistoren an den Ausgangs-Anschlussflecken 15 in paralleler Form angeschlossen ist, wie es in 6 gezeigt ist, ist der Widerstand vorzugsweise dort angeordnet, wo Ausgangstransistoren, die andere als der Ausgangstransistor sind, der zu schützen ist, nicht beeinflusst werden.
Gemäß 6 sind sowohl der erste Ausgangstransistor 11 (PMOS-Typ) als auch der zweite Ausgangstransistor 21 (NMOS-Typ) mit dem Ausgangs-Anschlussflecken 15 in paralleler Form gekoppelt. In diesem Fall ist der Widerstand auf einer Seite des ersten Ausgangstransistors 11 eingebaut, wie es von einer Anschlussstelle P2 zwischen den Drainanschlüssen bei dem ersten und dem zweiten Ausgangstransistor 11 und 21 beobachtet wird.
In 6 ist der Widerstand 19 zwischen dem Source 11s des ersten Ausgangstransistors 11 und der ersten Leistungsversorgung VDD eingebaut gezeigt. Anstelle des Beispiels der 6 kann der Widerstand zwischen dem Drain 11d des ersten Ausgangstransistors 11 und der Anschlussstelle P2 angeordnet sein.
4. Viertes Ausführungsbeispiel
Gemäß den 7(A) und 7(B) ist gemäß einem bevorzugten vierten Ausführungsbeispiel der vorliegenden Erfindung ein Beispiel einer Halbleitervorrichtung gezeigt, die in einer Struktur zum Unterdrücken der Joulschen Wärme ausgebildet ist, die durch den elektrostatischen Stoßstrom im Schutztransistor verursacht wird.
Vorzugsweise sollte dann, wenn ein Bipolartransistor als der Schutztransistor verwendet wird (z.B. der zweite Transistor), der Kollektor-Übergangsbereich dadurch entwickelt werden, dass die Wärme in Abhängigkeit vom elektrostatischen Stoßstrom berücksichtigt wird. Genauer gesagt sollte der Kollektor-Übergangsbereich vorzugsweise soweit wie möglich ausgedehnt werden.
Daher verwendet das vierte Ausführungsbeispiel der vorliegenden Erfindung anstelle des NPN-Transistors 17 beim zweiten Ausführungsbeispiel einen NPN-Transistor von einem lateralen Typ. Details des NPN-Transistors vom lateralen Typ sind wie folgt.
Die 7A und 7B erklären eine Draufsicht auf den Hauptteil des Transistors bzw. eine Querschnittsansicht entlang der Linie I–I der 7A.
Insbesondere wird ein mit einer N-Typ-Störstelle diffundierter Bereich 33 zuerst auf einem P-Typ-Siliziumsubstrat 31 ausgebildet, um als Emitter zu dienen. Danach wird ein mit einer P-Typ-Störstelle diffundierter Bereich 35, der den mit einer N-Typ-Störstelle diffundierten Bereich 33 umgibt, ausgebildet, um als Ohmscher Kontakt für eine Basis zu wirken, und dann wird ein mit einer N-Typ-Störstelle diffundierter Bereich 37 ausgebildet, um den Bereich 35 zu umgeben, welcher als Kollektor fungiert. Das P-Typ-Siliziumsubstrat 31 wirkt als Basis und Bezugszeichen 39 in den 7A und 7B stellen einen Feldoxidfilm dar.
Bei dem Transistor 17 mit einer derartigen Struktur kann deshalb, weil eine Schnittstelle zwischen Kollektor-Basis-Übergängen eine innere Grenzfläche 37a des mit einer N-Typ-Störstelle diffundierten Bereichs 37 wird und eine Schnittstelle zwischen Emitter-Basisübergängen eine Außenbegrenzung 33a des mit einer N-Typ-Störstelle diffundierten Bereichs 33 wird, der Kollektor-Basis-Übergang einen ausreichend breiten Bereich haben, der weniger einem Einführen von Wärme in Abhängigkeit von einem elektrostatischen Stoßstrom ausgesetzt werden kann.
Die Bestimmung des Bereichs eines Kollektor-Übergangs wird theoretisch oder experimentell gemäß der Halbleitervorrichtung durchgeführt.
Beim vierten Ausführungsbeispiel sind jeweilige mit einer Störstelle diffundierte Bereiche elektrisch an eine metallische, beispielsweise aus Aluminium Al, leitende Schicht über Kontaktlöcher angeschlossen und sind weiterhin mit der Außenseite mittels eines Bondierungs-Anschlussfleckens gekoppelt.
Wie es oben beschrieben ist, wird deshalb, weil eine negative elektrostatische Sperrrichtungs-Stoßspannung im zu schützenden PMOS-Transistor 11 bei dem PN-Übergang zwischen dem Emitter und der Basis des NPN-Transistors 17 in Vorwärtsrichtung gelangt, die Betriebsstartspannung für die elektrostatische Stoßspannung im NPN-Transistor 17 die Spannung Vf.
Gleichermaßen fließt zu einem Zeitpunkt, zu welchem die elektrostatische Stoßspannung Vf übersteigt, ein Basisstrom zum NPN-Transistor 17, und daher fließt ein Kollektorstrom, der mehrfach oder mehrere Anteile von Malen so groß wie der Basisstrom ist, zum Transistor 17.
Gemäß 8 ist eine Kurve gezeigt, die Potentiale an jedem Knoten im NPN-Transistor 17 darstellen, wenn die elektrostatische Stoßspannung durch Vx angezeigt ist, wobei ein wesentliches Ausmaß der Stoßspannung Vx an eine Schnittstelle zwischen dem Kollektor und der Basis angelegt ist. Das bedeutet, dass dann, wenn der Kollektorstrom fließt, die Potentialdifferenz zwischen dem Kollektor und der Basis weit größer als diejenige zwischen dem Emitter und der Basis ist, und weiterhin, dass die durch ein Produkt aus einem Strom und einer Spannung definierte Joulsche Wärme größer als im Kollektor-Basis-Übergang ist.
Demgemäß kann beim vierten Ausführungsbeispiel deshalb, weil ein Bereich des Kollektor-Basis-Übergangsbereichs derart entworfen ist, dass er groß ist, und zwar durch die Joulsche Wärme, das meiste an Joulscher Wärme, die bei dem Kollektor-Basis-Übergang eingeführt wird, über den großen Übergangsbereich darauf ausgebreitet werden, was in einem Erniedrigen der Joulschen Wärme pro Einheitenbereich resultiert, um dadurch eine verbesserte Widerstandsfähigkeit gegenüber den elektrostatischen Beschädigungen zu erhalten. Insbesondere wird beim vierten Ausführungsbeispiel zum Reduzieren des besetzten Bereichs des Schutztransistors ein zirkularer Bipolartransistor als der Schutztransistor verwendet, um es dadurch möglich zu machen, eine Halbleitervorrichtung mit einer erhöhten Widerstandscharakteristik gegenüber dem elektrostatischen Durchbruch herzustellen.
Bei dem oben beschriebenen Beispiel kann, während der laterale Bipolartransistor als der Schutztransistor verwendet wird, das Konzept, das der Kollektor-Übergangsbereich durch eine Wärme entwickelt ist, die durch die elektrostatische Stoßspannung verursacht wird, auf den Fall angewendet werden, bei welchem ein longitudinaler Bipolartransistor als der Schutztransistor verwendet wird.
5. Fünftes Ausführungsbeispiel
Gemäß den 9(A) und 9(B) ist eine Halbleitervorrichtung gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Beim fünften Ausführungsbeispiel wird ein Einfluss der leitenden Metalle, die in der Vorrichtung enthal ten sind, um den elektrostatischen Durchbruch weiter zu verhindern, in Bezug auf die folgenden zwei Beispiele beschrieben.
Bei einem Beispiel gemäß dem fünften Ausführungsbeispiel wird dann, wenn ein MOS-Transistor als Schutztransistor verwendet wird, wobei Typen des MOS- und eines Ausgangstransistors voneinander entgegengesetzt sind, vorzugsweise der Abstand von einer Anschlussstelle zwischen dem Verdrahtungsmetall und einem Source-Drain-Bereich, der ein anderer als ein Source-Drain-Bereich ist, der an den Ausgangsanschluss in der Halbleitervorrichtung an eine Seite des Gates in dem Source-Drain-Bereich angeschlossen ist, so bestimmt, dass eine Diffusion der Verdrahtungsmetalle in Abhängigkeit von der durch den elektrostatischen Stoßstrom eingeführten Wärme weniger wahrscheinlich auftritt.
9A zeigt eine Schaltung der Halbleitervorrichtung gleich derjenigen der 1 und 9B zeigt eine schematische Ansicht, die einen NMOS-Transistor 13 erklärt, der als ein Schutztransistor dient, der auf dem Siliziumsubstrat angeordnet ist. Somit zeigt ein Paar von 13 xs eine Anschlussstelle (d.h. die Kontaktlöcher) zwischen einem Source 13s und einer Leitung für eine erste Leistungsversorgung VDD, und zeigt ein Paar von 13 ys einer Anschlussstelle zwischen einem Drain 13d und einer Leitung für eine zweite Leistungsversorgung VSS.
Wie es in 9(B) gezeigt ist, entspricht der Source 13s einem Source-Drain-Bereich, der ein anderer als der Source-Drain-Bereich ist, der an den Ausgangs-Anschlussflecken 15 in der Halbleitervorrichtung angeschlossen ist. Ein Abstand x von der Anschlussstelle 13x zwischen dem Source 13s und der VDD-Leitung zu einer Seite des Gates 13g im Source-Drain-Bereich in 9(B) ist veranlasst, nicht durch die Diffusion des leitenden Metalls in Abhängigkeit von der durch den elektrostatischen Stoßstrom eingeführten Wärme beeinflusst zu werden.
Vorzugsweise kann über den Abstand x gemäß dem Halbleitervorrichtungsentwurf theoretisch oder experimentell entschieden werden. Bei dem Beispiel ist der Abstand x größer als der Abstand y, der einem Abstand von der Anschlussstelle 13y zwischen dem Drain 13d und der VSS-Leitung zu einer Seite des Gates 13g im Source-Drain-Bereich entspricht. Das leitende Metall benachbart zu den Kontaktlöchern wird durch die eingeführte Joulsche Wärme geschmolzen und wird dann zum Substrat diffundiert, und folglich erfolgt der elektrostatische Durchbruch dann, wenn geschmolzene Metalle eine Schnittstelle des PN-Übergangs kreuzen.
In einem MOS-Transistor, der in 9(B) gezeigt ist, stellen S und D eine Schnittstelle im PN-Übergang dar. Insbesondere ist die Schnittstelle S auf einer Seite des Gates 13g benachbart zu den Sourceanschlüssen 13s vorgesehen und ist die Schnittstelle D auf einer anderen Seite des Gates 13g benachbart zum Drain 13d vorgesehen.
Wenn ein Stoßstrom zwischen dem Source und dem Drain im NMOS-Transistor 13 hindurchfließt, wird die Wärme bei der Übergangsschnittstelle zwischen dem Source und dem Substrat eher als bei derjenigen zwischen dem Drain und dem Substrat erzeugt, wie es unter Bezugnahme auf 8 beschrieben ist.
Daher ist veranlasst dass der Abstand von der Anschlussstelle 13x zwischen dem Source 13s und dem leitenden Metall zu einer Seite des Gates 13g, d.h. zu der Übergangsschnittstelle zwischen dem Source und dem Substrat, groß ist, so dass das schmelzbare Material veranlasst wird, von der Wärmequelle entfernt zu sein, und weiterhin ein großer Stoßstrom zu fließen hat, bevor das geschmolzene Metall über die Übergangsschnittstelle während des Schmelzens des leitenden Metalls diffundiert wird. Aufgrund dieser zwei Faktoren wird eine verbesserte Widerstandsfähigkeit gegenüber dem elektrostatischen Durchbruch erhalten.
Wie es oben beschrieben ist, hat das erste Beispiel des fünften Ausführungsbeispiels einen Vorteil, dass dann, wenn der MOS-Transistor als der Schutztransistor verwendet wird, der besetzte Bereich des Schutztransistor reduziert wird, um es dadurch möglich zu machen, einen erhöhten Widerstand gegenüber dem elektrostatischen Durchbruch zu erhalten.
Gemäß den 10(A) und 10(B) ist das zweite Beispiel gemäß dem fünften Ausführungsbeispiel gezeigt. 10(A) zeigt eine Draufsicht auf den oben beschriebenen lateralen NPN-Transistor und 10(B) stellt eine vergrößerte Ansicht des gestrichelten rechteckigen Teils Q der 10(A) dar. Wenn ein Bipolartransistor als Schutztransistor verwendet wird, sollte der Abstand von einer Anschlussstelle zwischen einem Kollektor und einem leitenden Metall, das daran angeschlossen ist, zum Kollektorübergang vorzugsweise veranlasst werden, nicht durch die Diffusion der leitenden Metalle in Abhängigkeit von der durch den elektrostatischen Stoßstrom eingeführten Wärme beeinflusst zu werden.
Gemäß 10(B) ist ein Abstand L1 von einer Anschlussstelle 37x zwischen einem mit einer N-Typ-Störstelle diffundierten Bereich 37, der als Kollektor wirkt, und einem daran angeschlossenen Verdrahtungsmetall (nicht gezeigt) zu einem Kollektorübergang 37a veranlasst, nicht durch die Diffusion der leitenden Metalle gemäß der durch den Stoßstrom eingeführten Wärme beeinflusst zu werden.
Gleichermaßen kann über den Abstand L1 basierend auf dem Halbleitervorrichtungsentwurf theoretisch oder experimentell entschieden werden, wobei der Abstand L1 vorzugsweise größer als ein Abstand L2 von einer Anschlussstelle 33x zwischen dem mit einer N-Typ-Störstelle diffundierten Bereich 33, der als Emitter wirkt, und einem daran angeschlossenen Metall (nicht gezeigt) zum Emitterübergang 33 ist.
Das leitende Metall benachbart zu der Anschlussstelle wird durch die eingeführte Joulsche Wärme geschmolzen und wird dann zum Substrat diffundiert. Weiterhin erfolgt folglich der elektrostatische Durchbruch dann, wenn geschmolzene Metalle die Übergangsschnittstelle kreuzen, um dadurch eine nicht wiederherstellbare Unordnung zu ergeben.
Zusätzlich wird in dem Fall, in welchem der Schutztransistor der Bipolartransistor ist, die durch den Stoßstrom erzeugte Wärme mehr an der Kollektor-Basis-Übergangsschnittstelle als an der Emitter-Basis-Übergangsschnittstelle erzeugt, wie es oben unter Bezugnahme auf 8 beschrieben ist.
Daher wird veranlasst, dass der Abstand zwischen dem Kontaktloch benachbart zum Kollektor und der Kollektor-Basis-Übergangsschnittstelle groß ist, so dass das schmelzbare Material veranlasst wird, von der Wärmequelle entfernt zu sein, und weiterhin muss ein großer Stoßstrom fließen, bevor das geschmolzene Metall über die Übergangsschnittstelle diffundiert wird, und zwar selbst in dem Fall eines Schmelzens der leitenden Metalle. Aufgrund dieser zwei Faktoren wird eine verbesserte Widerstandsfähigkeit gegenüber dem elektrostatischen Durchbruch erhalten.
Wie es oben offenbart ist, hat das zweite Beispiel des fünften Ausführungsbeispiels einen Vorteil, dass dann, wenn der Bipolartransistor als der Schutztransistor verwendet wird, der besetzte Bereich des Schutztransistors reduziert wird, um es da durch möglich zu machen, eine verbesserte Widerstandsfähigkeit gegenüber dem elektrostatischen Durchbruch zu erhalten.
Ein Anwenden der Halbleitervorrichtung gemäß den bevorzugten Ausführungsbeispielen der Erfindung wird unter Bezugnahme auf 11 beschrieben.
Wie es zuvor angegeben ist, ist es bei der vorliegenden Erfindung möglich, verschiedene Halbleitervorrichtungen anzuwenden, welche einen MOS-Transistor von einem ersten Leitungstyp als Ausgangstransistor verwenden.
Gemäß 11 ist ein Beispiel gezeigt, das ein Anwenden der vorliegenden Erfindung auf einen DRAM (einen dynamischen Direktzugriffsspeicher) erklärt. Der DRAM 40 enthält einen Speicherzellenfeldabschnitt 41, der aus einer Vielzahl von Speicherzellen 41a besteht, einen internen Schaltungsabschnitt 43 und einen Ausgabeschaltungsabschnitt 45, wobei der Speicherzellenfeldabschnitt 41 und der interne Schaltungsabschnitt 43 hierin zum Zwecke eines Vermeidens einer Redundanz übersprungen werden.
Der Ausgangs-Schaltungsabschnitt 45 enthält zwei Ausgangstransistoren 11, die aus einem PMOS-Transistor und einem NMOS-Transistor bestehen. Der Ausgangstransistor, der aus dem PMOS-Transistor besteht, ist an einen Schutztransistor angeschlossen, der aus einem NMOS-Transistor besteht, und der Ausgangstransistor, der aus dem NMOS-Transistor besteht, ist mit einem Schutztransistor gekoppelt, der aus einem PMOS-Transistor besteht, und zwar jeweils auf eine vorbestimmte Anschlussart gemäß der vorliegenden Erfindung.
Bei diesem Anwendungsbeispiel gibt es keine Vergrößerung des besetzen Bereichs des Schutztransistors und wird der Herstellungsprozess nicht modifiziert, wodurch der DRAM mit einer verbesserten Widerstandsfähigkeit gegenüber dem elektrostatischen Durchbruch erreicht wird. Gemäß der vorliegenden Erfindung, wie sie oben beschrieben ist, ist es bei der Halbleitervorrichtung mit dem MOS-Transistor von einem ersten Leitungstyp mit einer Seite eines Source-Drain-Bereichs an einen Ausgangsanschluss angeschlossen möglich, eine elektrostatische Durchbruchs-Verhinderungsschaltung (einen Schutztransistor) durch die Verwendung der zweiten leitenden Transistor-Schaltvorrichtung auszubilden, die so angeschlossen ist, dass eines ihrer Enden an den Ausgangsanschluss angeschlossen ist, wobei die Schaltvorrichtung selbst mit dem Ausgangstransistor in paralleler Form gekoppelt ist, und ihr Gate (oder ihre Basis) an ein Potential angeschlossen ist, das den Schutztransistor während des normalen Betriebs in einen ausgeschalteten Zustand versetzen kann.
Daher wird in dem Fall, in welchem eine elektrostatische Sperrrichtungs-Stoßspannung zum Ausgangsanschluss der Halbleitervorrichtung zugeführt wird, die zweite leitende Transistor-Halbleiterschaltvorrichtung auf einen Spannungspegel einer elektrostatischen Stoßspannung aktiviert, die unter der Durchbruchspannung im Ausgangstransistor ist, um dadurch den Einfluss der elektrostatischen Sperrrichtungs-Stoßspannung auf den Ausgangstransistor zu erniedrigen.
Weiterhin hat die vorliegende Erfindung Vorteile, dass der besetzte Bereich der Halbleiter-Schaltvorrichtung um so viel reduziert werden kann, dass die Betriebsspannung erniedrigt wird, und dass deshalb, weil die Halbleitervorrichtung durch Verwenden des Halbleiterherstellungsprozesses nach dem Stand der Technik hergestellt werden kann, sie weniger einem Vergrößern des besetzten Bereichs des Schutztransistors und einem Ändern des Herstellungsprozesses ausgesetzt werden kann, um dadurch eine verbesserte Widerstandsfähigkeit gegenüber dem elektrostatischen Durchbruch im Vergleich mit der herkömmlichen Halbleitervorrichtung zu erhalten.
Während die vorliegende Erfindung in Zusammenhang mit nur den bevorzugten Ausführungsbeispielen gezeigt und beschrieben worden ist, wird es Fachleuten auf dem Gebiet offensichtlich werden, dass viele Änderungen und Modifikationen durchgeführt werden können, ohne vom Schutzumfang der Erfindung abzuweichen.

Claims

Halbleitervorrichtung, die folgendes aufweist: einen ersten MOS-Typ-Ausgangstransistor eines ersten Leitungstyps mit irgendeinem von einer Source und einem Drain an einem Ausgangsanschluss der Halbleitervorrichtung angeschlossen; und eine elektrostatische Durchbruch-Verhinderungsschaltung zum Schützen des ersten Ausgangstransistors vor dem durch den elektrostatischen Stoßstrom eingeführten elektrostatischen Durchbruch, wobei die elektrostatische Durchbruch-Verhinderungsschaltung ein MOS-Typ-Schutztransistor eines zweiten Leitungstyps ist, der an den ersten Ausgangstransistor in paralleler Form zwischen dem Ausgangsanschluss und einer ersten Leistungsversorgung angeschlossen ist und mit einem Gate an eine zweite Leistungsversorgung angeschlossen ist.
Vorrichtung nach Anspruch 1, die weiterhin folgendes aufweist: einen zweiten MOS-Ausgangstransistor, wobei sowohl der erste als auch der zweite Ausgangstransistor vom ersten Leitungstyp sind und an den Ausgangsanschluss in paralleler Form angeschlossen sind; und der Schutztransistor auch den zweiten Ausgangstransistor vor dem elektrostatischen Durchbruch schützt.
Vorrichtung nach Anspruch 1 oder 2, wobei die zweite Leistungsversorgung ein Potential liefert, das zulässt, dass der MOS-Typ-Schutztransistor des zweiten Leitungstyps während des normalen Betriebs ausschaltet.
Vorrichtung nach einem der vorangehenden Ansprüche, wobei die elektrostatische Durchbruch-Verhinderungsschaltung mit einem Widerstandselement zum Unterdrücken eines Eingebens eines elektrostatischen Stoßstroms in den ersten Ausgangstransistor versehen ist, wobei das Widerstandselement zwischen dem ersten Ausgangstransistor und einer Anschlussstelle zwischen dem Ausgangsanschluss und dem Schutztransistor angeordnet ist.
Vorrichtung nach einem der vorangehenden Ansprüche, wobei der Schutztransistor als Struktur zum Reduzieren einer durch den elektrostatischen Stoßstrom eingeführten Wärme ausgebildet ist.
Vorrichtung nach einem der Ansprüche 1 bis 5, wobei ein Abstand von einer Anschlussstelle zwischen dem Source-Drain-Bereich, der ein anderer als der Source-Drain-Bereich ist, der an den Ausgangsanschluss der Halbleitervorrichtung angeschlossen ist, und der leitenden Schicht dorthin zu einer Seite des Gates im Source-Drain-Bereich gewählt wird, um nicht durch eine Diffusion des Verdrahtungsmetalls abhängig von der Wärme durch einen elektrostatischen Stoßstrom beeinflusst zu werden.
Vorrichtung nach Anspruch 3, wobei die elektrostatische Durchbruch-Verhinderungsschaltung ein Widerstandselement zum Verhindern einer elektrostatischen Stoßspannung von einer Anschlussstelle, die mit einem Ausgangsanschluss und dem zweiten Ausgangstransistor verbunden ist, zum ersten Ausgangstransistor enthält.
Vorrichtung nach Anspruch 2, wobei die elektrostatische Durchbruch-Verhinderungsschaltung ein Widerstandselement zum Unterdrücken eines elektrostatischen Stoßstroms an einer Anschlussstelle zwischen der ersten Leistungsversorgung und dem ersten Ausgangstransistor enthält.
Vorrichtung nach Anspruch 5, wobei bei der Struktur zum Reduzieren der Wärme des Schutz-MOS-Transistors ein Abstand von einer Anschlussstelle zwischen dem Source-Drain-Bereich, der ein anderer als der Source-Drain-Bereich ist, der an den Ausgangsanschluss der Halbleitervorrichtung angeschlossen ist, und der leitenden Schicht, die daran angeschlossen ist, zu einer Seite des Gates im Source-Drain-Bereich gewählt wird, um nicht durch eine Diffusion der leitenden Schicht abhängig von der durch den elektrostatischen Stoßstrom eingeführten Wärme beeinflusst zu werden.
Vorrichtung nach einem der vorangehenden Ansprüche, wobei die Halbleitervorrichtung eine Halbleiterspeichervorrichtung ist.