KR970031339A - 반도체 장치(semiconductor device) - Google Patents

반도체 장치(semiconductor device) Download PDF

Info

Publication number
KR970031339A
KR970031339A KR1019960055330A KR19960055330A KR970031339A KR 970031339 A KR970031339 A KR 970031339A KR 1019960055330 A KR1019960055330 A KR 1019960055330A KR 19960055330 A KR19960055330 A KR 19960055330A KR 970031339 A KR970031339 A KR 970031339A
Authority
KR
South Korea
Prior art keywords
semiconductor device
switching element
semiconductor
transistor
output
Prior art date
Application number
KR1019960055330A
Other languages
English (en)
Other versions
KR100417093B1 (ko
Inventor
가츠히로 가토
야스히로 후쿠다
Original Assignee
사와무라 시코우
오끼뎅끼 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시코우, 오끼뎅끼 고오교오 가부시끼가이샤 filed Critical 사와무라 시코우
Publication of KR970031339A publication Critical patent/KR970031339A/ko
Application granted granted Critical
Publication of KR100417093B1 publication Critical patent/KR100417093B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electronic Switches (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로서, 출력 트랜지스터가 제 1 도전형의 MOS 출력트랜지스터(11)로 구성되어 있고, 정전파괴 방지회로의 점유면적이 종래의 것과 동등 이하로 또한 정전기 파괴내성이 종래의 것과 동등 이상으로, 더구나 제조프로세서를 변경하는 일이 없이 제조할 수 있는 반도체 장치를 제공하는 것이다.
이와 같은 본 발명은 출력단자(15)에 드레인이 접속되고 또한 상기 출력트랜지스터(11)에 대하여서는 병렬의 접속관계로 되어있는 제 2 도전형의 MOS 트랜지스터(13)로, 정전파괴 방지회로를 구성함을 특징으로 한다.

Description

반도체 장치(SEMICONDUCTOR DEVICE)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명 반도체 장치의 제 1 실시 형태의 설명도로서, 출력 트랜지스터가 PMOS인 경우의 설명도.
제 3 도는 본 발명 반도체 장치의 제 2 실시 형태의 설명도로서, 출력 트랜지스터가 PMOS인 경우의 설명도.
제 5 도는 본 발명 반도체 창치의 제 3 실시 형태의 설명도로서, 출력 트랜지스터가 1개인 경우의 설명도.
제 7 도는 본 발명 반도체 장치의 제 4 실시 형태의 설명도.
제 9 도는 본 발명 반도체 장치의 제 5 실시 형태의 설명도로서, 보호 트랜지스터가 MOS 트랜지스터인 경우의 설명도.
제 10 도는 본 발명 반도체 장치의 제 5 실시 형태의 다른예의 설명도로서, 보호 트랜지스터가 바이폴라 트랜지스터인 경우의 설명도.
제 11도는 본 발명 반도체 장치를 적용한 예의 설명도.

Claims (17)

  1. 반도체 장치의 출력단자(output pad)에 소스, 드레인 영역중 어느 한쪽이 접속되어 있는 제 1 도전형의 MOS 출력 트랜지스터와, 그 출력트랜지스터의 정전파괴방지회로를 구비한 반도체 장치에 있어서, 상기 정전파괴 방지회로를, 상기 출력단자에 일측이 접속되고 또한 상기 출력 트랜지스터에 대해서는 병렬 접속되어 있는 제 2 도전형의 반도체스위칭소자로 구성함을 특징으로 한 반도체 장치.
  2. 제 1 항에 있어서, 반도체 스위칭소자는, 그 스위칭소자의 게이트가 그 스위칭소자를 오프상태로 할 수 있는 전위에 접속되어 있는 제 2 도전형의 MOS 트랜지스터로 구성된 것을 특징으로 한 반도체 장치.
  3. 제 1 항에 있어서, 상기 반도체 스위칭소자는, 그 스위칭소자의 에미터-콜렉터가 제 2 도전형 반도체층으로 구성되고 베이스가 그 스위칭소자를 오프상태로 할 수 있는 전위에 접속되어 있는 바이폴라 트랜지스터로 구성된 것을 특징으로 한 반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느한 항에 있어서, 상기 징전파괴 방지회로는, 상기 출력단자와 스위칭소자와의 접속점과 상기 출력 트랜지스터와의 사이에 정전기 서지전류가 그 출력 트랜지스터 측으로 입력되는 것을 억제하기 위한 저항수단을 삽입한 것을 특징으로 한 반도체 장치.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 반도체 스위칭소자는, 정전기 서지전류로 인한 발열을 억제하는 구조를 구비한 것을 특징으로 한 반도체 장치.
  6. 제 5 항에 있어서, 상기 반도제 스위칭소자는, 바이폴라트랜지스터이며, 상기 발열을 억제하는 구조가, 접합면적이 발열을 고려한 면적으로 되어 있는 콜렉터 접합인 것읕 특징으로 한 반도체 장치.
  7. 제 1 항 내지 제 5 항 중 어느한 항에 있어서, 상기 스위칭소자를 MOS 트랜지스터로 하는 경우는, 반도체 장치의 출력단자에 접속된 소스/드레인 엉역이 아닌 측의 소스/드레인 영역과 이에 접속되는 배선금속과의 접속위치로부터 그 소스-드레인 영역의 게이트측 단부까지의 거리를 정전기 서지전류에 의한 발열에 기인하는 배선금속 구성원소의 확산영향을 받기 어려운 거리로 되어 있는 것을 특징으로 한 반도체 장치.
  8. 제 1 항 내지 제 6 항 중 어느한 항에 있어서, 상기 스위칭소자를 바이폴라트랜지스터로 하는 경우는, 콜렉터와 이에 접속되는 배선금속과의 접속위치로부터 콜렉터접합까지의 거리를, 정전기 서지전류에 의한 발열에 기인하는 배선금속 구성원소의 확산의 영향을 받기 어려운 거리로 되어 있는 것을 특징으로 한 반도체 장치.
  9. 제 1 항 내지 제 8 항 중 어느한 항에 있어서, 상기 반도체 장치가 반도체 기억장치인 것을 특징으로 하는 반도체 장치.
  10. 반도체 장치의 출력패드에 병렬 접속된 제 1 도전형의 제1출력 트랜지스터 및 제 2 도전형의 제2출력트랜지스터와, 그 출력트랜지스터들의 정전파괴방지회로를 구비한 반도체 장치에 있어서, 상기 정전파괴 방지회로를, 상기 제1출력 트랜지스터에 대해서는 병렬 접속 되어 상기 출력단자에 일측이 접속되고, 게이트가 오프상태로 할수 있는 전원단자에 접속되어 있는 제 2 도전형의 반도체스위칭소자로 구성함을 특징으로 한 반도체 장치.
  11. 제 10 항에 있어서, 상기 정전파괴 방지회로는, 상기 출력단자와 상기 제2출력트랜지스터의 접속점에서 상기 제1출력트랜지스터 측으로 정전기 서지전류를 억제하기 위한 저항수단을 삽입한 것을 특징으로 한 반도체 장치.
  12. 제 10 항에 있어서, 상기 정전파괴 방지회로는, 상기 제1출력트랜지스터와 상기 제1전원단자 사이에 정전기 서지전류를 억제하기 위한 저항수단읕 삽입한 것을 특징으로 한 반도체 장치.
  13. 제 10 항 내지 제 12 항 중 어느한 항에 있어서, 상기 반도체 스위칭소자는, 그 스위칭소자의 게이트가 그 스위칭소자를 오프상태로 할 수 있는 전위에 접속되고, 정전기 서지전류로 인한 발열을 억제하는 구조를 구비한 제 2 도전형의 MOS 트랜지스터인 것을 특징으로 한 반도제 장치.
  14. 제 13 항에 있어서, 상기 제 2 도전형의 MOS 트랜지스터의 발열을 억제하는 구조는, 반도체 장치의 출력단자에 접속된 소스, 드레인인 영역이 아닌 측의 소스, 드레인 영역과 이에 접속되는 배선금속과의 접속위치로 부터 그 소스, 드레인 영역의 게이트측 단부까지의 거리를, 정전기 서지 전류에 의한 발열에 기인하는 배선금속 구성원소의 확산영향을 받기 어려운 거리로 되어 있는 것을 특징으로 한 반도체 장치.
  15. 제 10 항 내지 제 12 항 중 어느한 항에 있어서, 상기 반도체 스위칭소자는, 그 스위칭소자의 에미터-콜렉터가 제 2 도전형 반도체층으로 구성되고 베이스가 그 스위칭소자를 오프상태로 할 수 있는 전위에 접속되며, 접합면적이 발열을 고려한 면적으로 되어 있는 콜렉터 접합인 바이폴라 트랜지스터인 것을 특깅으로 한 반도체 장치.
  16. 제 15 항에 있어서, 상기 바이폴라트랜지스터는, 콜렉터는 이에 접속되는 배선금속과의 접속위치로부터 콜렉터 접합까지의 거리를, 정전기 서지전류에 의한 발열에 기인하는 배선금속 구성원소의 확산의 영향을 받기 어려운 거리로 되어 있는 것을 특징으로 한 반도체 장치.
  17. 제 10 항 내지 제 16 항 중 어느한 항에 있어서, 상기 반도체 장치가 반도체 기억장치인 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960055330A 1995-11-21 1996-11-19 반도체장치 KR100417093B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30270695A JP3400215B2 (ja) 1995-11-21 1995-11-21 半導体装置
JP95-302706 1995-11-21

Publications (2)

Publication Number Publication Date
KR970031339A true KR970031339A (ko) 1997-06-26
KR100417093B1 KR100417093B1 (ko) 2004-05-06

Family

ID=17912215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960055330A KR100417093B1 (ko) 1995-11-21 1996-11-19 반도체장치

Country Status (6)

Country Link
US (1) US5850094A (ko)
EP (1) EP0776092B1 (ko)
JP (1) JP3400215B2 (ko)
KR (1) KR100417093B1 (ko)
DE (1) DE69631940T2 (ko)
TW (1) TW312848B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333337B1 (ko) * 1999-10-11 2002-04-18 윤종용 이동통신 시스템에서 디지털 필터 장치 및 필터링 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002089A (ko) * 1998-06-17 2000-01-15 김영환 정전기 방전 보호 회로
IT1302208B1 (it) * 1998-09-14 2000-09-05 St Microelectronics Srl Dispositivo circuitale di protezione contro scariche elettrostatichee immune dal fenomeno di latch-up.
US6600356B1 (en) * 1999-04-30 2003-07-29 Analog Devices, Inc. ESD protection circuit with controlled breakdown voltage
TW445627B (en) * 1999-10-04 2001-07-11 Winbond Electronics Corp Electrostatic discharge buffer apparatus
DE10205711A1 (de) * 2002-02-12 2003-08-21 Infineon Technologies Ag Verfahren und Vorrichtung zum Erfassen eines Durchbruchs eines Bipolartransistors
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
KR100713935B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 반도체 메모리 장치의 정전기 방전 보호 회로 및 정전기방전 보호 방법
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
KR101903975B1 (ko) 2008-07-16 2018-10-04 텔라 이노베이션스, 인코포레이티드 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
JP5576674B2 (ja) * 2010-02-23 2014-08-20 ルネサスエレクトロニクス株式会社 半導体装置
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
JP2013172085A (ja) * 2012-02-22 2013-09-02 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法及び半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6268319A (ja) * 1985-09-20 1987-03-28 Matsushita Electric Ind Co Ltd 誘導性負荷駆動回路
JPS62165969A (ja) * 1986-01-17 1987-07-22 Sanyo Electric Co Ltd Ｃｍｏｓ半導体装置
US4819047A (en) * 1987-05-15 1989-04-04 Advanced Micro Devices, Inc. Protection system for CMOS integrated circuits
US4855620A (en) * 1987-11-18 1989-08-08 Texas Instruments Incorporated Output buffer with improved ESD protection
US4990802A (en) * 1988-11-22 1991-02-05 At&T Bell Laboratories ESD protection for output buffers
US5075691A (en) * 1989-07-24 1991-12-24 Motorola, Inc. Multi-resonant laminar antenna
US5021853A (en) * 1990-04-27 1991-06-04 Digital Equipment Corporation N-channel clamp for ESD protection in self-aligned silicided CMOS process
KR920009015A (ko) * 1990-10-29 1992-05-28 김광호 반도체 칩의 보호회로
US5272586A (en) * 1991-01-29 1993-12-21 National Semiconductor Corporation Technique for improving ESD immunity
JP2878587B2 (ja) * 1993-10-20 1999-04-05 株式会社日立製作所 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333337B1 (ko) * 1999-10-11 2002-04-18 윤종용 이동통신 시스템에서 디지털 필터 장치 및 필터링 방법

Also Published As

Publication number Publication date
TW312848B (ko) 1997-08-11
EP0776092A2 (en) 1997-05-28
DE69631940D1 (de) 2004-04-29
EP0776092B1 (en) 2004-03-24
JPH09148903A (ja) 1997-06-06
KR100417093B1 (ko) 2004-05-06
DE69631940T2 (de) 2005-03-10
US5850094A (en) 1998-12-15
JP3400215B2 (ja) 2003-04-28
EP0776092A3 (en) 1999-11-10

Similar Documents

Publication Publication Date Title
KR970031339A (ko) 반도체 장치(semiconductor device)
KR950021509A (ko) 보호 트랜지스터를 가진 반도체 장치
KR920013780A (ko) 고전압 용도에 적합한 직접 회로 장치
TW368686B (en) Semiconductor device
KR880012008A (ko) 전원절환회로
KR850000804A (ko) 반도체 장치
KR950030309A (ko) 반도체장치의 보호회로
KR970053924A (ko) 정전기보호소자
KR960026941A (ko) 반도체장치
KR970053789A (ko) 반도체 장치의 보호 소자
KR950010112A (ko) 반도체 보호회로 및 그 장치
KR960030394A (ko) 정전보호기능을 갖는 반도체 집적 회로 장치
KR890001187A (ko) 반도체 집적회로 장치
KR970030783A (ko) 반도체 집적 회로를 보호하기 위한 정전 보호 디바이스
US5227327A (en) Method for making high impedance pull-up and pull-down input protection resistors for active integrated circuits
KR880002270A (ko) 대규모 집적회로용 보호회로
KR970053866A (ko) 반도체 장치와 그 제조 방법
KR970072377A (ko) 보호 회로
JP3149999B2 (ja) 半導体入出力保護装置
JPS5980973A (ja) ゲ−ト保護回路
KR970030780A (ko) 반도체 집적 회로 장치
KR940018964A (ko) 반도체 장치
KR930009026B1 (ko) 정전보호회로
KR970053847A (ko) 반도체 장치용 정전기 방지회로 및 그 제조방법
JPS58161375A (ja) 絶縁ゲ−ト形電界効果半導体集積回路の入力保護回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee