KR960030394A - 정전보호기능을 갖는 반도체 집적 회로 장치 - Google Patents

정전보호기능을 갖는 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR960030394A
KR960030394A KR1019960000337A KR19960000337A KR960030394A KR 960030394 A KR960030394 A KR 960030394A KR 1019960000337 A KR1019960000337 A KR 1019960000337A KR 19960000337 A KR19960000337 A KR 19960000337A KR 960030394 A KR960030394 A KR 960030394A
Authority
KR
South Korea
Prior art keywords
diffusion layer
drain
source
layer
semiconductor device
Prior art date
Application number
KR1019960000337A
Other languages
English (en)
Other versions
KR100196597B1 (ko
Inventor
가오루 나리타
Original Assignee
가네꼬 히사시
닛폰덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰덴키 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR960030394A publication Critical patent/KR960030394A/ko
Application granted granted Critical
Publication of KR100196597B1 publication Critical patent/KR100196597B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

입력단자와 거기에 연결된 N형 확산층의 입력 보호저항이 P형의 반도체기판 상에 제공된다. 내부 회로를 구성하는 제1 및 제2N형 MOS 트랜지스터가 각각 소스확산층에서 접지선과 연결된다. 제1MOS 트랜지스터는 제2MOS 트랜지스터보다 입력보호저항으로부터 근접한 거리에 위치한다. 제1MOS 트랜지스터의 소스확산층과 접지선은 텅스텐 실리사이드 등과 같은 높은 용융점 금속층의 배선을 통해 연결되어 정전항복현상 전위를 개선하기 위한 저항을 증가시킨다. 따라서, 입력보호저항과 제1MOS 트랜지스터 사이의 거리는 좁혀질 수 있게 되어 입력보호저항 주변의 쓸모없는 공간을 제거하여 칩 면적의 감축을 가능케 한다.

Description

정전보호기능을 갖는 반도체 집적 회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체 집적 회로 장치의 한 실시예의 구성을 도시한 도면, 제2도는 제1도의 선 A-A의 단면도, 제3도는 제1도의 선 B-B의 단면도.

Claims (12)

  1. 제1전도형태의 반도체 기판과, 상기 반도체 기판 주표면위에 형성된 제1 및 제2단자와, 상기 제1 및 제2단자에 각각 연결된 제1 및 제2배선층과, 상기 반도체 기판의 주표면위에 선택적으로 형성되고 상기 제1배선층에 연결된 제2전도형태의 제1확산층과, 상기 제1확산층에 관련하여 소정의 거리내의 상기 반도체 기판에 위치하고 드레인 또는 상기 제2배선에 연결된 소스확산층을 갖는 제1전계효과 트랜지스터와, 상기 제1확산층으로부터 상기 소정의 거리보다 긴 거리내의 상기 반도체 기판에 위치하고 드레인 또는 상기 제2배선에 연결된 소스확산층을 갖는 제2전계효과 트랜지스터를 포함하고, 상기 제2배선층으로부터 상기 제2배선층이 연결된 소스확산층 또는 드레인의 게이트 전극 끝까지의 거리는, 상기 제1전계효과 트랜지스터에서의 거리가 상기 제2전계효과 트랜지스터에서의 거리보다 긴 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1확산층은 전계효과 트랜지스터의 드레인 또는 소스확산층인 것을 특징으로 하는반도체 장치.
  3. 제1항에 있어서, 상기 드레인 또는 소스확산층은 높은 용융점의 금속층을 통해 상기 제2배선층에 연결된 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 드레인 또는 소스확산층은 다결정 실리콘 층을 통해 상기 제2배선층에 연결된 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 제1전계효과 트랜지스터에서 드레인 또는 소스 확산층과 상기 제2배선층 사이의 연결부로부터 게이트 전극까지의 거리는, 상기 제2전계효과 트랜지스터에서의 거리보다 긴 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 제1 및 제2단자는 전원단자나 접지단자인 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서, 상기 제1 단자는 반도체 집적회로장치의 신호 입력단자가 되고, 상기 제2 단자는 전원단자와 접지단자중 하나가 되고, 상기 제1확산층은 입력보호저항인 것을 특징으로 하는 반도체 장치.
  8. 제1전도형태의 반도체층 위에 제공된 제2전도형태의 제1확산층과, 상기 제1확산층의 반대편에 제공된 제2전도형태의 제2확산층과, 상기 제2확산층에 연결된 제1전원선과, 상기 제1확산층과 상기 제2확산층 사이의 거리보다 상기 제1확산층으로부터 더멀리 위치한 제3확산층과, 상기 제3확산층에 연결된 제2전원선을 포함하고, 상기 제2확산층과 상기 제1전원선 사이의 연결 임피던스가 상기 제3확산층과 상기 제2전원선 사이의 연결 임피던스보다 큰 것을 특징으로 하는 반도체 장치.
  9. 제8항에 있어서, 상기 반도체층은 반도체기판의 주표면 상에 제공된 것을 특징으로 하는 반도체 장치.
  10. 제1전도형태의 반도체 기판상에 제공된 제2전도형태의 제1확산층과, 제2전도형태의 소스 또는 드레인확산층, 게이트전극과 제2전도형태의 드레인 또는 소스확산층을 갖는 전계효과 트랜지스터와, 상기 소스 또는 드레인확산층에 연결된 내부 회로선과, 상기 드레인 또는 소스확산층에 연결된 전원선을 포함하고, 상기 드레인 또는 소스확산층과 상기 전원선 사이의 연결 임피던스가 상기 소스 또는 드레인확산층과 내부 회로선 사이의 연결 임피던스보다 큰 것을 특징으로 하는 반도체 장치.
  11. 제1전도형태의 반도체기판상에 제2전도형태의 제1확산층과, 상기 제1확산층에 반대하여 제공되고, 제2전도형태의 소스확산층과 드레인확산층 및 상기 소스와 드레인확산층 사이에 제공된 게이트 전극을 갖는 전계효과 트랜지스터와, 제1콘택트 개구부로 상기 소스확산층 또는 상기 드레인 확산층에 연결된 전원선과, 제2콘택트 개구부를 통해 상기 드레인확산층 또는 상기 소스확산층에 연결된 내부 회로선을 포함하고, 상기 제1콘택트 개구부와 게이트 전극사이의 거리는 상기 제2콘택트 개구부와 상기 게이트 전극 사이의 거리보다 큰 것을 특징으로 하는 반도체 장치.
  12. 제1전도형태의 반도체기판상에 제공된 제1전원선에 연결된 제2전도형태의 제1확산층과, 상기 제1확산층의 반대편에 제공된 제2전원선에 연결된 제2전도형태의 제2확산층과, 내부 회로선에 연결된 제2전도형태의 제3확산층을 포함하고, 상기 제1전원선과 상기 제1확산층 사이의 연결 임피던스와 상기 전원선과 상기 제2확산층 사이의 연결 임피던스가 상기 내부 회로선과 상기 제3확산층 사이의 연결 임피던스보다 큰 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960000337A 1995-01-11 1996-01-10 정전 보호 기능을 갖는 반도체 집적 회로 장치 KR100196597B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-002319 1995-01-11
JP7002319A JP2638537B2 (ja) 1995-01-11 1995-01-11 半導体装置

Publications (2)

Publication Number Publication Date
KR960030394A true KR960030394A (ko) 1996-08-17
KR100196597B1 KR100196597B1 (ko) 1999-06-15

Family

ID=11526013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000337A KR100196597B1 (ko) 1995-01-11 1996-01-10 정전 보호 기능을 갖는 반도체 집적 회로 장치

Country Status (7)

Country Link
US (1) US5844281A (ko)
EP (1) EP0722187B1 (ko)
JP (1) JP2638537B2 (ko)
KR (1) KR100196597B1 (ko)
CN (1) CN1055566C (ko)
DE (1) DE69623509T2 (ko)
TW (1) TW376577B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449180B1 (ko) * 1997-12-31 2005-01-05 주식회사 하이닉스반도체 반도체소자의정전기방지회로용트랜지스터구조

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2780661B2 (ja) * 1995-03-04 1998-07-30 日本電気株式会社 半導体装置
GB9925227D0 (en) 1999-10-25 1999-12-22 Internet Limited Data storage retrieval and access system
US6587320B1 (en) 2000-01-04 2003-07-01 Sarnoff Corporation Apparatus for current ballasting ESD sensitive devices
US6700164B1 (en) 2000-07-07 2004-03-02 International Business Machines Corporation Tungsten hot wire current limiter for ESD protection
JP2003007844A (ja) * 2001-04-09 2003-01-10 Seiko Instruments Inc 半導体装置
JP4170210B2 (ja) * 2003-12-19 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7112855B2 (en) * 2004-05-07 2006-09-26 Broadcom Corporation Low ohmic layout technique for MOS transistors
JP2006245390A (ja) * 2005-03-04 2006-09-14 Toshiba Corp 半導体集積回路装置およびその製造方法
JP5147234B2 (ja) 2006-12-28 2013-02-20 パナソニック株式会社 半導体集積回路装置
KR100829144B1 (ko) 2007-06-15 2008-05-13 황보석건 스노우보드 바인딩의 각도조절용 디스크
CN107968088A (zh) * 2017-10-17 2018-04-27 北方电子研究院安徽有限公司 一种双向抗静电保护电路版图结构及其制备方法
DE102020109476A1 (de) 2020-02-02 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltung
CN113053870A (zh) 2020-02-02 2021-06-29 台湾积体电路制造股份有限公司 集成电路
CN114203039A (zh) * 2021-12-02 2022-03-18 昆山国显光电有限公司 显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061833B2 (ja) * 1982-11-11 1994-01-05 株式会社東芝 Ｍｏｓ形半導体装置
DE3586268T2 (de) * 1984-05-03 1993-02-25 Digital Equipment Corp Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
ES2055795T3 (es) * 1988-11-22 1994-09-01 At & T Corp Separador de salida de circuito integrado que tiene proteccion de esd mejorada.
JPH0373569A (ja) * 1989-08-14 1991-03-28 Nec Corp 半導体集積回路
JPH0462838A (ja) * 1990-06-25 1992-02-27 Matsushita Electron Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449180B1 (ko) * 1997-12-31 2005-01-05 주식회사 하이닉스반도체 반도체소자의정전기방지회로용트랜지스터구조

Also Published As

Publication number Publication date
CN1055566C (zh) 2000-08-16
CN1134608A (zh) 1996-10-30
JP2638537B2 (ja) 1997-08-06
EP0722187A2 (en) 1996-07-17
EP0722187A3 (en) 1996-11-06
DE69623509D1 (de) 2002-10-17
DE69623509T2 (de) 2003-05-28
TW376577B (en) 1999-12-11
KR100196597B1 (ko) 1999-06-15
JPH08191132A (ja) 1996-07-23
EP0722187B1 (en) 2002-09-11
US5844281A (en) 1998-12-01

Similar Documents

Publication Publication Date Title
US4509067A (en) Semiconductor integrated circuit devices with protective means against overvoltages
KR950004452A (ko) 반도체 집적회로장치
KR950021509A (ko) 보호 트랜지스터를 가진 반도체 장치
KR960030394A (ko) 정전보호기능을 갖는 반도체 집적 회로 장치
KR970031339A (ko) 반도체 장치(semiconductor device)
KR970705836A (ko) 정전기 방전 보호회로(electrostatic discharge protection circult)
US4691217A (en) Semiconductor integrated circuit device
KR860002153A (ko) 반도체 장치
KR850000804A (ko) 반도체 장치
KR960026941A (ko) 반도체장치
KR950010112A (ko) 반도체 보호회로 및 그 장치
KR830006822A (ko) 반도체집적회로장치
KR970030783A (ko) 반도체 집적 회로를 보호하기 위한 정전 보호 디바이스
KR960032771A (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
KR880004589A (ko) 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열
US5227327A (en) Method for making high impedance pull-up and pull-down input protection resistors for active integrated circuits
KR970053866A (ko) 반도체 장치와 그 제조 방법
KR970077683A (ko) 반도체 메모리 장치
JPH0531313B2 (ko)
KR960704357A (ko) 반도체 장치와 함께 사용하기 위한 기생 mos 트랜지스터를 구비한 패드구조(pad structure with parasitic mos transistor for use with semiconductor devices)
US5121179A (en) Higher impedance pull-up and pull-down input protection resistors for MIS transistor integrated circuits
KR970053847A (ko) 반도체 장치용 정전기 방지회로 및 그 제조방법
JPH039559A (ja) 半導体集積装置
KR930011296A (ko) 전계효과형 트랜지스터
JP3166698B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 17

EXPY Expiration of term