JP2003007844A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003007844A JP2003007844A JP2002092275A JP2002092275A JP2003007844A JP 2003007844 A JP2003007844 A JP 2003007844A JP 2002092275 A JP2002092275 A JP 2002092275A JP 2002092275 A JP2002092275 A JP 2002092275A JP 2003007844 A JP2003007844 A JP 2003007844A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- contact
- mos transistor
- transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims abstract description 3
- 230000015556 catabolic process Effects 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 230000003068 static effect Effects 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/902—FET with metal source region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 大電流を必要とする出力段に使われるＭＯＳ
トランジスタ、静電気保護目的で端子間に接続された保
護トランジスタは、トランジスタ幅が数１００ｕｍから
大きいものでは数１０ｍｍに達するため、複数のゲート
を平行に並べる構成であり、より小さなゲートの間隔で
より大きな電流を流すことのできるＭＯＳトランジスタ
が望まれている。 【解決手段】 本発明は、ＭＯＳトランジスタのドレイ
ン、ソース等と金属配線とのコンタクトが、コンタクト
の任意の一辺が他の一辺よりも長い形状をしているコン
タクト、あるいは、ソース及びウエルとコンタクトがウ
エルと同極性の拡散領域の任意の一辺が他の一辺よりも
短い形状のバッティングコンタクトであり、これらコン
タクト形状がトランジスタ幅方向に縦長の形状とし、よ
り小さなゲートの間隔で大電流を流すコンタクトを実現
した。
トランジスタ、静電気保護目的で端子間に接続された保
護トランジスタは、トランジスタ幅が数１００ｕｍから
大きいものでは数１０ｍｍに達するため、複数のゲート
を平行に並べる構成であり、より小さなゲートの間隔で
より大きな電流を流すことのできるＭＯＳトランジスタ
が望まれている。 【解決手段】 本発明は、ＭＯＳトランジスタのドレイ
ン、ソース等と金属配線とのコンタクトが、コンタクト
の任意の一辺が他の一辺よりも長い形状をしているコン
タクト、あるいは、ソース及びウエルとコンタクトがウ
エルと同極性の拡散領域の任意の一辺が他の一辺よりも
短い形状のバッティングコンタクトであり、これらコン
タクト形状がトランジスタ幅方向に縦長の形状とし、よ
り小さなゲートの間隔で大電流を流すコンタクトを実現
した。
Description
【０００１】
【発明の属する技術分野】ＭＯＳトランジスタで構成さ
れた半導体装置は、家電機器、ＡＶ機器、情報機器、通
信機器、自動車電装機器など広い分野で応用される。近
年、電気機器の携帯化に伴い、ボルテージ・レギュレー
タ、スイッチング・レギュレータ、チャージ・ポンプ・
レギュレータ等の安定した電源を供給できる機能や、ボ
ルテージ・ディテクタ、バッテリ保護等の電圧監視機能
もしくは過電流監視機能をもつ、パワーマネージメント
ICの必要性が従来にも増して高まっている。本発明は、
これら電源供給機能、電源監視機能を搭載している半導
体装置に関する。
れた半導体装置は、家電機器、ＡＶ機器、情報機器、通
信機器、自動車電装機器など広い分野で応用される。近
年、電気機器の携帯化に伴い、ボルテージ・レギュレー
タ、スイッチング・レギュレータ、チャージ・ポンプ・
レギュレータ等の安定した電源を供給できる機能や、ボ
ルテージ・ディテクタ、バッテリ保護等の電圧監視機能
もしくは過電流監視機能をもつ、パワーマネージメント
ICの必要性が従来にも増して高まっている。本発明は、
これら電源供給機能、電源監視機能を搭載している半導
体装置に関する。
【０００２】
【従来の技術】半導体装置に使われるＭＯＳトランジス
タでは、通常コンタクトの加工限界の最小値もしくは、
前記ＭＯＳトランジスタを製造する上でのプロセスルー
ルの最小値のコンタクトサイズをもつコンタクトが使わ
れている。１つのコンタクトで流すことができる最大電
流は通常コンタクトサイズに依存するため、大電流を必
要する出力段に使われるＭＯＳトランジスタもしくは、
前記半導体装置の内部回路を静電破壊から守る目的で、
前記半導体装置の端子間に接続されたＭＯＳトランジス
タのコンタクトサイズは、コンタクトの加工限界の最小
値もしくは、前記ＭＯＳトランジスタを製造する上での
コンタクトルールの最小値のコンタクトサイズよりも大
きいコンタクトが使われる場合もあるが、通常はコンタ
クトの各辺とも同じ長さのものが使われている。
タでは、通常コンタクトの加工限界の最小値もしくは、
前記ＭＯＳトランジスタを製造する上でのプロセスルー
ルの最小値のコンタクトサイズをもつコンタクトが使わ
れている。１つのコンタクトで流すことができる最大電
流は通常コンタクトサイズに依存するため、大電流を必
要する出力段に使われるＭＯＳトランジスタもしくは、
前記半導体装置の内部回路を静電破壊から守る目的で、
前記半導体装置の端子間に接続されたＭＯＳトランジス
タのコンタクトサイズは、コンタクトの加工限界の最小
値もしくは、前記ＭＯＳトランジスタを製造する上での
コンタクトルールの最小値のコンタクトサイズよりも大
きいコンタクトが使われる場合もあるが、通常はコンタ
クトの各辺とも同じ長さのものが使われている。
【０００３】また、大電流を必要する出力段に使われる
ＭＯＳトランジスタもしくは、前記半導体装置の内部回
路を静電破壊から守る目的で、前記半導体装置の端子間
に接続されたＭＯＳトランジスタは、寄生バイポーラ動
作、ラッチアップ防止のため、ソースのコンタクトとウ
エルのコンタクトを近接して配置している。更に、寄生
バイポーラ動作、ラッチアップ防止を強固に求める場合
は、ソースのコンタクトとウエルのコンタクトをバッテ
ィングコンタクトとする場合が多い。ソースのコンタク
トとウエルのコンタクトをバッティングコンタクトとす
る場合、従来は図６のような配置でバッテイングコンタ
クトを形成していた。
ＭＯＳトランジスタもしくは、前記半導体装置の内部回
路を静電破壊から守る目的で、前記半導体装置の端子間
に接続されたＭＯＳトランジスタは、寄生バイポーラ動
作、ラッチアップ防止のため、ソースのコンタクトとウ
エルのコンタクトを近接して配置している。更に、寄生
バイポーラ動作、ラッチアップ防止を強固に求める場合
は、ソースのコンタクトとウエルのコンタクトをバッテ
ィングコンタクトとする場合が多い。ソースのコンタク
トとウエルのコンタクトをバッティングコンタクトとす
る場合、従来は図６のような配置でバッテイングコンタ
クトを形成していた。
【０００４】
【発明が解決しようとする課題】しかしながら、大電流
を必要する出力段に使われるＭＯＳトランジスタもしく
は、前記半導体装置の内部回路を静電破壊から守る目的
で、前記半導体装置の端子間に接続されたＭＯＳトラン
ジスタは、トランジスタ幅が数100mmから大きいもので
は数10mmに達するものがある。これらのＭＯＳトランジ
スタでは、複数のゲートを平行に並べる形状のものが一
般的に使われている。このため、トランジスタ幅が大き
いＭＯＳトランジスタでは、隣接するゲートの間隔がト
ランジスタサイズに大きく影響を与える。
を必要する出力段に使われるＭＯＳトランジスタもしく
は、前記半導体装置の内部回路を静電破壊から守る目的
で、前記半導体装置の端子間に接続されたＭＯＳトラン
ジスタは、トランジスタ幅が数100mmから大きいもので
は数10mmに達するものがある。これらのＭＯＳトランジ
スタでは、複数のゲートを平行に並べる形状のものが一
般的に使われている。このため、トランジスタ幅が大き
いＭＯＳトランジスタでは、隣接するゲートの間隔がト
ランジスタサイズに大きく影響を与える。
【０００５】ドレインにおける隣接するゲートの間隔
は、ゲートとコンタクトの間の距離とコンタクトサイズ
によって決まるが、ソースにおける隣接するゲートの間
隔は、ゲートとコンタクトの間の距離、コンタクトサイ
ズ及びウエルコンタクトを得るための、ウエルと同極性
の拡散領域の幅で決まっていた。
は、ゲートとコンタクトの間の距離とコンタクトサイズ
によって決まるが、ソースにおける隣接するゲートの間
隔は、ゲートとコンタクトの間の距離、コンタクトサイ
ズ及びウエルコンタクトを得るための、ウエルと同極性
の拡散領域の幅で決まっていた。
【０００６】前述のパワーマネージメントICにおいて
は、出力段に使われるＭＯＳトランジスタもしくは、前
記半導体装置の内部回路を静電破壊から守る目的で、前
記半導体装置の端子間に接続されたＭＯＳトランジスタ
のチップに占める割合が大きいため、より小さなゲート
の間隔でより大きな電流を流すことのできるドレイン、
ソース、ウエルのコンタクト形状や、より小さなゲート
間隔を可能とするバッティングコンタクト形状を有する
ＭＯＳトランジスタが望まれている。
は、出力段に使われるＭＯＳトランジスタもしくは、前
記半導体装置の内部回路を静電破壊から守る目的で、前
記半導体装置の端子間に接続されたＭＯＳトランジスタ
のチップに占める割合が大きいため、より小さなゲート
の間隔でより大きな電流を流すことのできるドレイン、
ソース、ウエルのコンタクト形状や、より小さなゲート
間隔を可能とするバッティングコンタクト形状を有する
ＭＯＳトランジスタが望まれている。
【０００７】
【課題を解決するための手段】本発明は、 ＭＯＳトラ
ンジスタからなる半導体装置において、前記ＭＯＳトラ
ンジスタのトランジスタ各部と金属配線とのコンタクト
が、コンタクトの任意の一辺が他の一辺よりも長い形状
をしているコンタクトを使うことにより、上記問題を解
決しようと考えている。即ち、コンタクトの形状をコン
タクトの任意の一辺が他の一辺よりも長い形状として、
その長い辺がＭＯＳトランジスタのトランジスタ幅方向
になるようにすることにより、隣接するゲート間隔に寄
与する辺は短いままで、隣接するゲート間隔に寄与しな
い辺を長くすることができ、結果としてコンタクトの面
積を大きくすることができ、コンタクトに流せる電流を
より大きくすることができるのである。
ンジスタからなる半導体装置において、前記ＭＯＳトラ
ンジスタのトランジスタ各部と金属配線とのコンタクト
が、コンタクトの任意の一辺が他の一辺よりも長い形状
をしているコンタクトを使うことにより、上記問題を解
決しようと考えている。即ち、コンタクトの形状をコン
タクトの任意の一辺が他の一辺よりも長い形状として、
その長い辺がＭＯＳトランジスタのトランジスタ幅方向
になるようにすることにより、隣接するゲート間隔に寄
与する辺は短いままで、隣接するゲート間隔に寄与しな
い辺を長くすることができ、結果としてコンタクトの面
積を大きくすることができ、コンタクトに流せる電流を
より大きくすることができるのである。
【０００８】このとき、前記コンタクトの短い辺の長さ
を、コンタクトの加工限界の最小値もしくは、前記ＭＯ
Ｓトランジスタを製造する上でのコンタクトルールの最
小値とすることで、隣接するゲート間隔を最小にするこ
とができる。
を、コンタクトの加工限界の最小値もしくは、前記ＭＯ
Ｓトランジスタを製造する上でのコンタクトルールの最
小値とすることで、隣接するゲート間隔を最小にするこ
とができる。
【０００９】また、前記ＭＯＳトランジスタのソース及
びウエルとコンタクトがバッティングコンタクトからな
るＭＯＳトランジスタにおいては、前記バッティングコ
ンタクトのウエルコンタクト部のウエルと同極性の拡散
領域の任意の一辺が他の一辺よりも短い形状をしてお
り、かつ前記ウエルと同極性の拡散領域の他の一辺より
も短い一辺が、トランジスタ幅方向であり、かつ前記バ
ッテイングコンタクトのゲート長方向の長さが、前記ウ
エルと同極性の拡散領域のゲート長方向の長さよりも短
い形状のバッテイングコンタクトとすることで上記問題
解決を考えている。ゲート長方向における、バッテイン
グコンタクトとウエルと同極性の拡散領域とのオーバラ
ップ量は、バッテイングコンタクトの加工精度、バッテ
イングコンタクトと前記拡散領域の合わせ精度からマー
ジンを見積もった最小値とすればよい。
びウエルとコンタクトがバッティングコンタクトからな
るＭＯＳトランジスタにおいては、前記バッティングコ
ンタクトのウエルコンタクト部のウエルと同極性の拡散
領域の任意の一辺が他の一辺よりも短い形状をしてお
り、かつ前記ウエルと同極性の拡散領域の他の一辺より
も短い一辺が、トランジスタ幅方向であり、かつ前記バ
ッテイングコンタクトのゲート長方向の長さが、前記ウ
エルと同極性の拡散領域のゲート長方向の長さよりも短
い形状のバッテイングコンタクトとすることで上記問題
解決を考えている。ゲート長方向における、バッテイン
グコンタクトとウエルと同極性の拡散領域とのオーバラ
ップ量は、バッテイングコンタクトの加工精度、バッテ
イングコンタクトと前記拡散領域の合わせ精度からマー
ジンを見積もった最小値とすればよい。
【００１０】このとき、バッテイングコンタクトの形状
が、コンタクトの任意の一辺が他の一辺よりも長い形状
をであり、かつ前記コンタクトの他の一辺よりも長い一
辺が、トランジスタ幅方向となる形状とすることで更に
隣接ゲート間隔を縮小することができる。また、前記コ
ンタクトの短い辺の長さを、コンタクトの加工限界の最
小値もしくは、前記ＭＯＳトランジスタを製造する上で
のコンタクトルールの最小値とすることで、隣接するゲ
ート間隔を最小にすることができる。
が、コンタクトの任意の一辺が他の一辺よりも長い形状
をであり、かつ前記コンタクトの他の一辺よりも長い一
辺が、トランジスタ幅方向となる形状とすることで更に
隣接ゲート間隔を縮小することができる。また、前記コ
ンタクトの短い辺の長さを、コンタクトの加工限界の最
小値もしくは、前記ＭＯＳトランジスタを製造する上で
のコンタクトルールの最小値とすることで、隣接するゲ
ート間隔を最小にすることができる。
【００１１】これらの形状のコンタクトあるいはバッテ
ィングコンタクトは、大電流を必要とするコンタクトの
みに適用すればよく、出力段に使われるＭＯＳトランジ
スタもしくは、前記半導体装置の内部回路を静電破壊か
ら守る目的で、前記半導体装置の端子間に接続されたＭ
ＯＳトランジスタのドレイン、ソースあるいは基板との
コンタクトに適用すればよく、内部回路に用いるＭＯＳ
トランジスタのコンタクトは、コンタクトの加工限界の
最小値もしくは、前記ＭＯＳトランジスタを製造する上
でのプロセスルールの最小値で形成した正方形のコンタ
クトでよい。このとき、前記形状のコンタクトの短い辺
の長さは、コンタクトの加工上問題なければ、内部回路
に使われるＭＯＳトランジスタのコンタクトの辺よりも
小さくてもよい。
ィングコンタクトは、大電流を必要とするコンタクトの
みに適用すればよく、出力段に使われるＭＯＳトランジ
スタもしくは、前記半導体装置の内部回路を静電破壊か
ら守る目的で、前記半導体装置の端子間に接続されたＭ
ＯＳトランジスタのドレイン、ソースあるいは基板との
コンタクトに適用すればよく、内部回路に用いるＭＯＳ
トランジスタのコンタクトは、コンタクトの加工限界の
最小値もしくは、前記ＭＯＳトランジスタを製造する上
でのプロセスルールの最小値で形成した正方形のコンタ
クトでよい。このとき、前記形状のコンタクトの短い辺
の長さは、コンタクトの加工上問題なければ、内部回路
に使われるＭＯＳトランジスタのコンタクトの辺よりも
小さくてもよい。
【００１２】また、前記形状のコンタクトあるいはバッ
ティングコンタクトは、出力段に使われるＭＯＳトラン
ジスタもしくは、前記半導体装置の内部回路を静電破壊
から守る目的で、前記半導体装置の端子間に接続された
ＭＯＳトランジスタのトランジスタ幅の中に、コンタク
トの加工限界の最小値もしくは、前記ＭＯＳトランジス
タを製造する上でのプロセスルールの最小値のコンタク
トの間隔で、できる限り多くのコンタクトを配置すれば
よい。
ティングコンタクトは、出力段に使われるＭＯＳトラン
ジスタもしくは、前記半導体装置の内部回路を静電破壊
から守る目的で、前記半導体装置の端子間に接続された
ＭＯＳトランジスタのトランジスタ幅の中に、コンタク
トの加工限界の最小値もしくは、前記ＭＯＳトランジス
タを製造する上でのプロセスルールの最小値のコンタク
トの間隔で、できる限り多くのコンタクトを配置すれば
よい。
【００１３】
【実施例】本発明の第１の実施例のＭＯＳトランジスタ
の平面図が図１である。この実施例では、半導体装置の
出力段のPＭＯＳトランジスタの例について記述する。
ＭＯＳトランジスタは4本のゲート４からなる。トラン
ジスタ幅は100mmの幅のゲート4本から構成されており合
計400mmであり、ゲート長は1.0mmである。トランジスタ
は、燐を拡散したN型ウエル３の中に形成されている。
トランジスタは、ボロンを拡散したPＭＯＳアクティブ
領域１からなり、前記PＭＯＳアクティブ領域１の中
に、ドレイン領域５とソース領域６がある。PＭＯＳ領
域１に隣接して、N型ウエルの電位コンタクトをとるた
めのN型拡散領域２を砒素を拡散して形成してある。P型
領域１の上には、燐を拡散した多結晶シリコンをゲート
４を形成している。ＭＯＳトランジスタのゲート、ドレ
イン、ソース、ウエルのコンタクトは、ゲートのコンタ
クトとして、1.0mm×1.0mmのコンタクト１１を、ドレイ
ンのコンタクトとして1.0mm×3.0mmのコンタクト１２を
1.0mmの間隔で、ソースのコンタクトとして1.0mm×3.0m
mのコンタクト１３を1.0mmの間隔で、ウエルのコンタク
トとして1.0mm×3.0mmのコンタクト１４を1.0mmの間隔
で形成している。微量のシリコン及び銅を混入したアル
ミ配線により、ゲートコンタクト１１はゲート配線７
で、ドレインコンタクト１２はドレイン配線８で、ソー
ス及びウエルのコンタクト１３及び１４は配線９でつな
げている。コンタクトとゲートの間隔はドレインが1.0m
m、ソースが0.8mmである。また、コンタクトとP型領域
１の間隔は、ドレインが1.0mm、ソースが0.8mmである。
の平面図が図１である。この実施例では、半導体装置の
出力段のPＭＯＳトランジスタの例について記述する。
ＭＯＳトランジスタは4本のゲート４からなる。トラン
ジスタ幅は100mmの幅のゲート4本から構成されており合
計400mmであり、ゲート長は1.0mmである。トランジスタ
は、燐を拡散したN型ウエル３の中に形成されている。
トランジスタは、ボロンを拡散したPＭＯＳアクティブ
領域１からなり、前記PＭＯＳアクティブ領域１の中
に、ドレイン領域５とソース領域６がある。PＭＯＳ領
域１に隣接して、N型ウエルの電位コンタクトをとるた
めのN型拡散領域２を砒素を拡散して形成してある。P型
領域１の上には、燐を拡散した多結晶シリコンをゲート
４を形成している。ＭＯＳトランジスタのゲート、ドレ
イン、ソース、ウエルのコンタクトは、ゲートのコンタ
クトとして、1.0mm×1.0mmのコンタクト１１を、ドレイ
ンのコンタクトとして1.0mm×3.0mmのコンタクト１２を
1.0mmの間隔で、ソースのコンタクトとして1.0mm×3.0m
mのコンタクト１３を1.0mmの間隔で、ウエルのコンタク
トとして1.0mm×3.0mmのコンタクト１４を1.0mmの間隔
で形成している。微量のシリコン及び銅を混入したアル
ミ配線により、ゲートコンタクト１１はゲート配線７
で、ドレインコンタクト１２はドレイン配線８で、ソー
ス及びウエルのコンタクト１３及び１４は配線９でつな
げている。コンタクトとゲートの間隔はドレインが1.0m
m、ソースが0.8mmである。また、コンタクトとP型領域
１の間隔は、ドレインが1.0mm、ソースが0.8mmである。
【００１４】このＭＯＳトランジスタは、隣接するゲー
ト間隔がドレインで3.0mm、ソースで2.6mmである。この
ＭＯＳトランジスタの許容電流は、ドレイン及びソース
のコンタクトサイズが3.0mm×3.0mmの場合と同じであっ
た。ドレイン及びソースのコンタクトサイズが3.0mm×
3.0mmのＭＯＳトランジスタの場合、隣接するゲート間
隔がドレインで5.0mm、ソースで4.6mmである。P型アク
ティブ領域の大きさを比べると、本発明のＭＯＳトラン
ジスタでは、17.8 mm×100 mmであるのに対して、ドレ
イン及びソースのコンタクトサイズが3.0mm×3.0mmの場
合は、27.8 mm×100 mmとなる。よって、本発明を用い
ることで、半導体装置の出力段のPＭＯＳトランジスタ
を従来の0.65倍の大きさにすることができた。
ト間隔がドレインで3.0mm、ソースで2.6mmである。この
ＭＯＳトランジスタの許容電流は、ドレイン及びソース
のコンタクトサイズが3.0mm×3.0mmの場合と同じであっ
た。ドレイン及びソースのコンタクトサイズが3.0mm×
3.0mmのＭＯＳトランジスタの場合、隣接するゲート間
隔がドレインで5.0mm、ソースで4.6mmである。P型アク
ティブ領域の大きさを比べると、本発明のＭＯＳトラン
ジスタでは、17.8 mm×100 mmであるのに対して、ドレ
イン及びソースのコンタクトサイズが3.0mm×3.0mmの場
合は、27.8 mm×100 mmとなる。よって、本発明を用い
ることで、半導体装置の出力段のPＭＯＳトランジスタ
を従来の0.65倍の大きさにすることができた。
【００１５】本実施例は、半導体装置の出力段のPＭＯ
Ｓトランジスタについて説明したが、半導体装置の出力
段のNＭＯＳトランジスタあるいは、半導体装置の内部
回路を静電破壊から守る目的で、前記半導体装置の端子
間に接続されたNＭＯＳトランジスタについても同様で
ある。
Ｓトランジスタについて説明したが、半導体装置の出力
段のNＭＯＳトランジスタあるいは、半導体装置の内部
回路を静電破壊から守る目的で、前記半導体装置の端子
間に接続されたNＭＯＳトランジスタについても同様で
ある。
【００１６】また、本発明の第2の実施例のＭＯＳトラ
ンジスタ平面図が図２である。第2の実施例のＭＯＳト
ランジスタでは、半導体装置の出力段のPＭＯＳトラン
ジスタのドレイン領域５をゲート４で周囲を囲む形状に
しているが、その他の形状は第1の実施例と同じであ
る。第2の実施例は、半導体装置の出力段のPＭＯＳトラ
ンジスタについて説明したが、半導体装置の出力段のN
ＭＯＳトランジスタあるいは、半導体装置の内部回路を
静電破壊から守る目的で、前記半導体装置の端子間に接
続されたNＭＯＳトランジスタについても同様である。
ンジスタ平面図が図２である。第2の実施例のＭＯＳト
ランジスタでは、半導体装置の出力段のPＭＯＳトラン
ジスタのドレイン領域５をゲート４で周囲を囲む形状に
しているが、その他の形状は第1の実施例と同じであ
る。第2の実施例は、半導体装置の出力段のPＭＯＳトラ
ンジスタについて説明したが、半導体装置の出力段のN
ＭＯＳトランジスタあるいは、半導体装置の内部回路を
静電破壊から守る目的で、前記半導体装置の端子間に接
続されたNＭＯＳトランジスタについても同様である。
【００１７】本発明の第３の実施例のＭＯＳトランジス
タ平面図が図３である。第３の実施例では、半導体装置
の出力段のPＭＯＳトランジスタの例について記述す
る。ＭＯＳトランジスタは4本のゲート４からなり、ト
ランジスタ幅は100mmの幅のゲートが4本から400mmであ
り、ゲート長は1.0mmである。トランジスタは、燐を拡
散したN型ウエル３の中に形成されている。トランジス
タは、ボロンを拡散したP型アクティブ領域１からな
り、前記P型アクティブ領域１の中に、ドレイン領域５
とソース領域６がある。ソース領域６の中には、 N型ウ
エルの電位コンタクトをとるためのN型アクティブ領域
２を砒素を拡散して形成してある。P型アクティブ領域
１の上には、燐を拡散した多結晶シリコンをゲート４を
形成している。
タ平面図が図３である。第３の実施例では、半導体装置
の出力段のPＭＯＳトランジスタの例について記述す
る。ＭＯＳトランジスタは4本のゲート４からなり、ト
ランジスタ幅は100mmの幅のゲートが4本から400mmであ
り、ゲート長は1.0mmである。トランジスタは、燐を拡
散したN型ウエル３の中に形成されている。トランジス
タは、ボロンを拡散したP型アクティブ領域１からな
り、前記P型アクティブ領域１の中に、ドレイン領域５
とソース領域６がある。ソース領域６の中には、 N型ウ
エルの電位コンタクトをとるためのN型アクティブ領域
２を砒素を拡散して形成してある。P型アクティブ領域
１の上には、燐を拡散した多結晶シリコンをゲート４を
形成している。
【００１８】ＭＯＳトランジスタのゲート、ドレイン、
ソース、ウエルのバッティングコンタクトは、ゲートの
コンタクトとして、1.0mm×1.0mmのコンタクト１１を、
ドレインのコンタクトとして1.0mm×3.0mmのコンタクト
１２を1.0mmの間隔で、ソースとウエルのバッティング
コンタクトとして1.0mm×3.8mmのバッティングコンタク
ト１３を1.0mmの間隔で形成している。微量のシリコン
及び銅を混入したアルミからなる配線で、ゲートコンタ
クト１１はゲート配線７で、ドレインコンタクト１２は
ドレイン配線８で、ソース及びウエルのバッティングコ
ンタクト１３はソース配線１４でつなげている。コンタ
クトとゲートの間隔はドレインが1.0mm、ソースが0.8mm
である。ゲート長方向のバッテイングコンタクト１３と
N型アクティブ領域２のオーバラップ量は0.4 mmであ
る。 N型アクティブ領域２のサイズは、ゲート長方向
が、1.8 mm、トランジスタ幅方向が0.8 mmである。コン
タクトとP型アクティブ領域１の間隔は、ドレインが1.0
mm、ソースが0.8mmである。
ソース、ウエルのバッティングコンタクトは、ゲートの
コンタクトとして、1.0mm×1.0mmのコンタクト１１を、
ドレインのコンタクトとして1.0mm×3.0mmのコンタクト
１２を1.0mmの間隔で、ソースとウエルのバッティング
コンタクトとして1.0mm×3.8mmのバッティングコンタク
ト１３を1.0mmの間隔で形成している。微量のシリコン
及び銅を混入したアルミからなる配線で、ゲートコンタ
クト１１はゲート配線７で、ドレインコンタクト１２は
ドレイン配線８で、ソース及びウエルのバッティングコ
ンタクト１３はソース配線１４でつなげている。コンタ
クトとゲートの間隔はドレインが1.0mm、ソースが0.8mm
である。ゲート長方向のバッテイングコンタクト１３と
N型アクティブ領域２のオーバラップ量は0.4 mmであ
る。 N型アクティブ領域２のサイズは、ゲート長方向
が、1.8 mm、トランジスタ幅方向が0.8 mmである。コン
タクトとP型アクティブ領域１の間隔は、ドレインが1.0
mm、ソースが0.8mmである。
【００１９】このＭＯＳトランジスタは、隣接するゲー
ト間隔がドレインで3.0mm、ソースで2.6mmである。図３
のような従来形状の場合、ドレインのコンタクトサイズ
が3.0mm×3.0mm、バッティングコンタクトが、ゲート長
方向が、3.8 mm、トランジスタ幅方向が3.0 mmであっ
た。このＭＯＳトランジスタの場合、隣接するゲート間
隔がドレインで5.0mm、ソースで5.4mmである。ゲートが
４本の場合のP型アクティブ領域の大きさを比べると、
本発明のＭＯＳトランジスタでは、17.8 mm×100 mmで
あるのに対して、図３のような従来コンタクト形状の場
合は、30.2 mm×100 mmとなる。よって、本発明を用い
ることで、半導体装置の出力段のPＭＯＳトランジスタ
を従来の0.60倍の大きさにすることができた。
ト間隔がドレインで3.0mm、ソースで2.6mmである。図３
のような従来形状の場合、ドレインのコンタクトサイズ
が3.0mm×3.0mm、バッティングコンタクトが、ゲート長
方向が、3.8 mm、トランジスタ幅方向が3.0 mmであっ
た。このＭＯＳトランジスタの場合、隣接するゲート間
隔がドレインで5.0mm、ソースで5.4mmである。ゲートが
４本の場合のP型アクティブ領域の大きさを比べると、
本発明のＭＯＳトランジスタでは、17.8 mm×100 mmで
あるのに対して、図３のような従来コンタクト形状の場
合は、30.2 mm×100 mmとなる。よって、本発明を用い
ることで、半導体装置の出力段のPＭＯＳトランジスタ
を従来の0.60倍の大きさにすることができた。
【００２０】本実施例は、半導体装置の出力段のPＭＯ
Ｓトランジスタについて説明したが、半導体装置の出力
段のNＭＯＳトランジスタあるいは、半導体装置の内部
回路を静電破壊から守る目的で、前記半導体装置の端子
間に接続されたNＭＯＳトランジスタについても同様で
ある。
Ｓトランジスタについて説明したが、半導体装置の出力
段のNＭＯＳトランジスタあるいは、半導体装置の内部
回路を静電破壊から守る目的で、前記半導体装置の端子
間に接続されたNＭＯＳトランジスタについても同様で
ある。
【００２１】また、本発明の第４の実施例のＭＯＳトラ
ンジスタ上面図が図４である。第４の実施例のＭＯＳト
ランジスタでは、半導体装置の出力段のPＭＯＳトラン
ジスタのドレイン領域５をゲート４で周囲を囲む形状に
しているが、その他の形状は第３の実施例と同じであ
る。第４の実施例は、半導体装置の出力段のPＭＯＳト
ランジスタについて説明したが、半導体装置の出力段の
NＭＯＳトランジスタあるいは、半導体装置の内部回路
を静電破壊から守る目的で、前記半導体装置の端子間に
接続されたNＭＯＳトランジスタについても同様であ
る。
ンジスタ上面図が図４である。第４の実施例のＭＯＳト
ランジスタでは、半導体装置の出力段のPＭＯＳトラン
ジスタのドレイン領域５をゲート４で周囲を囲む形状に
しているが、その他の形状は第３の実施例と同じであ
る。第４の実施例は、半導体装置の出力段のPＭＯＳト
ランジスタについて説明したが、半導体装置の出力段の
NＭＯＳトランジスタあるいは、半導体装置の内部回路
を静電破壊から守る目的で、前記半導体装置の端子間に
接続されたNＭＯＳトランジスタについても同様であ
る。
【００２２】
【発明の効果】本発明により、大電流を必要する出力段
に使われるＭＯＳトランジスタもしくは、前記半導体装
置の内部回路を静電破壊から守る目的で、前記半導体装
置の端子間に接続された複数のゲートを平行に並べる形
状のＭＯＳトランジスタにおいて、許容電流を劣化する
ことなく、隣接するゲートの間隔をより小さくできるＭ
ＯＳトランジスタを提供することができる。
に使われるＭＯＳトランジスタもしくは、前記半導体装
置の内部回路を静電破壊から守る目的で、前記半導体装
置の端子間に接続された複数のゲートを平行に並べる形
状のＭＯＳトランジスタにおいて、許容電流を劣化する
ことなく、隣接するゲートの間隔をより小さくできるＭ
ＯＳトランジスタを提供することができる。
【００２３】このため、近年必要性が増した、ボルテー
ジ・レギュレータ、スイッチング・レギュレータ、チャ
ージ・ポンプ・レギュレータ等の安定した電源を供給で
きる機能や、ボルテージ・ディテクタ、バッテリ保護等
の電圧監視機能もしくは過電流監視機能をもつ、パワー
マネージメントICを安価に提供することができる。
ジ・レギュレータ、スイッチング・レギュレータ、チャ
ージ・ポンプ・レギュレータ等の安定した電源を供給で
きる機能や、ボルテージ・ディテクタ、バッテリ保護等
の電圧監視機能もしくは過電流監視機能をもつ、パワー
マネージメントICを安価に提供することができる。
【図１】図１は、本発明の第１実施例の平面図である。
【図２】図１は、本発明の第２実施例の平面図である。
【図３】図１は、本発明の第３実施例の平面図である。
【図４】図１は、本発明の第４実施例の平面図である。
【図５】従来の例１のＭＯＳトランジスタの平面図であ
る。
る。
【図６】従来の例２のＭＯＳトランジスタの平面図であ
る。
る。
１： PＭＯＳ領域
２：N型拡散領域
３：N型ウエル
４：ゲート
５：ドレイン
６：ソース
７：ゲート配線
８：ドレイン配線
９：ソース及びウエル配線
１１：ゲートコンタクト
１２：ドレインコンタクト
１３：ソースコンタクト
１４：ウエルコンタクト
１５：バッテイングコンタクト
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 27/06 ３１１ Ｈ０１Ｌ 27/04 Ｈ
27/088 Ａ
27/092
29/78
Ｆターム(参考） 4M104 AA01 BB03 CC01 FF11 GG09
GG18
5F038 BH07 BH13 CA02 EZ08 EZ12
EZ20
5F048 AA01 AA02 AC01 AC03 BB01
BB05 BC02 BD01 BF16 BF17
CC08 CC11 CC19
5F140 AA10 AA32 AA38 AA39 AB03
BF01 BF04 BF53 BF54 BF58
BH03 BH43 BJ25 BJ28 CB08
Claims (11)
- 【請求項１】 第１のＭＯＳトランジスタのトランジス
タ各部と金属配線とのコンタクトが、コンタクトのトラ
ンジスタ長さ方向の辺がトランジスタ幅方向の辺よりも
長い形状をしていることを特徴とする半導体装置。 - 【請求項２】 前記第１のＭＯＳトランジスタのトラン
ジスタ幅が、前記半導体装置に使われる他のＭＯＳトラ
ンジスタよりも長い第２のＭＯＳトランジスタを有する
請求項１記載の半導体装置。 - 【請求項３】 前記第２のトランジスタのコンタクトの
形状は正方形であるか、もしくは、コンタクトの加工限
界の最小値、もしくは、前記ＭＯＳトランジスタを製造
する上でのコンタクトルールの最小値である請求項１記
載の半導体装置。 - 【請求項４】 前記第１のＭＯＳトランジスタのドレイ
ン、ソースもしくは基板コンタクトのいずれかもしくは
全ての領域のコンタクトのうち、少なくとも２つ以上の
前記コンタクトがトランジスタ幅方向に配置されている
請求項１記載の半導体装置。 - 【請求項５】 前記第１のＭＯＳトランジスタのソース
及びウエルと前記コンタクトは、バッティングコンタク
トであり、 前記バッティングコンタクトのウエルコンタクト部のウ
エルと同極性の拡散領域の任意の一辺が他の一辺よりも
短い形状をしている請求項１記載の半導体装置。 - 【請求項６】 前記第１のＭＯＳトランジスタのコンタ
クトの短い辺のサイズが、コンタクトの加工限界の最小
値もしくは、前記第１のＭＯＳトランジスタを製造する
上でのコンタクトルールの最小値である請求項５の半導
体装置。 - 【請求項７】 前記第１のＭＯＳトランジスタのトラン
ジスタ幅が、前記半導体装置に使われる第２のＭＯＳト
ランジスタよりも長いトランジスタである請求項６記載
の半導体装置。 - 【請求項８】 前記第１のＭＯＳトランジスタが少なく
とも２本のゲートを有するトランジスタである請求項７
記載の半導体装置。 - 【請求項９】 前記第１のＭＯＳトランジスタが半導体
装置の出力段もしくは、前記半導体装置の内部回路を静
電破壊から守る目的で、前記半導体装置の端子間に接続
されたＭＯＳトランジスタである請求項７記載の半導体
装置。 - 【請求項１０】 前記第１のＭＯＳトランジスタが、前
記半導体装置の出力段もしくは、前記半導体装置の内部
回路を静電破壊から守る目的で、前記半導体装置の端子
間に接続されたＭＯＳトランジスタであり、前記半導体
装置が、ボルテージ・レギュレータ、スイッチング・レ
ギュレータ、チャージ・ポンプ・レギュレータ等の電圧
供給機能を有する請求項７記載の半導体装置。 - 【請求項１１】 前記第１のＭＯＳトランジスタが前記
半導体装置の出力段もしくは、前記半導体装置の内部回
路を静電破壊から守る目的で、前記半導体装置の端子間
に接続されたＭＯＳトランジスタであり、前記半導体装
置が、ボルテージ・ディテクタ、バッテリ保護等の電圧
監視機能もしくは過電流監視機能を有することを特徴と
する半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002092275A JP2003007844A (ja) | 2001-04-09 | 2002-03-28 | 半導体装置 |
| US10/119,420 US6713820B2 (en) | 2001-04-09 | 2002-04-08 | Semiconductor device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001110386 | 2001-04-09 | ||
| JP2001-110386 | 2001-04-19 | ||
| JP2001-121335 | 2001-04-19 | ||
| JP2001121335 | 2001-04-19 | ||
| JP2002092275A JP2003007844A (ja) | 2001-04-09 | 2002-03-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007844A true JP2003007844A (ja) | 2003-01-10 |
Family
ID=27346497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002092275A Pending JP2003007844A (ja) | 2001-04-09 | 2002-03-28 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6713820B2 (ja) |
| JP (1) | JP2003007844A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100367497C (zh) * | 2003-02-17 | 2008-02-06 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP2010171433A (ja) * | 2003-09-05 | 2010-08-05 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2012134522A (ja) * | 2012-02-20 | 2012-07-12 | Toshiba Corp | 半導体装置 |
| JP2013080941A (ja) * | 2006-06-30 | 2013-05-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| WO2020059322A1 (ja) * | 2018-09-21 | 2020-03-26 | ソニーセミコンダクタソリューションズ株式会社 | 半導体素子および電子回路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166867B2 (en) | 2003-12-05 | 2007-01-23 | International Rectifier Corporation | III-nitride device with improved layout geometry |
| US7518192B2 (en) * | 2004-11-10 | 2009-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Asymmetrical layout structure for ESD protection |
| JP4024269B2 (ja) * | 2005-12-22 | 2007-12-19 | シャープ株式会社 | 半導体装置及びその製造方法 |
| KR100660341B1 (ko) * | 2005-12-29 | 2006-12-22 | 동부일렉트로닉스 주식회사 | 반도체 소자 |
| KR100808600B1 (ko) | 2006-12-28 | 2008-02-29 | 주식회사 하이닉스반도체 | 모스 트랜지스터 |
| DE102007020258B4 (de) * | 2007-04-30 | 2018-06-28 | Globalfoundries Inc. | Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2638537B2 (ja) * | 1995-01-11 | 1997-08-06 | 日本電気株式会社 | 半導体装置 |
| JP2643904B2 (ja) * | 1995-04-20 | 1997-08-25 | 日本電気株式会社 | 静電保護素子 |
| JPH1056172A (ja) * | 1996-08-09 | 1998-02-24 | Nec Corp | 半導体装置 |
| JPH1065146A (ja) * | 1996-08-23 | 1998-03-06 | Rohm Co Ltd | 半導体集積回路装置 |
| JP4301462B2 (ja) * | 1997-09-29 | 2009-07-22 | 川崎マイクロエレクトロニクス株式会社 | 電界効果トランジスタ |
| JP3033548B2 (ja) * | 1997-11-12 | 2000-04-17 | 日本電気株式会社 | 半導体装置、静電保護素子及び絶縁破壊防止方法 |
-
2002
- 2002-03-28 JP JP2002092275A patent/JP2003007844A/ja active Pending
- 2002-04-08 US US10/119,420 patent/US6713820B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100367497C (zh) * | 2003-02-17 | 2008-02-06 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP2010171433A (ja) * | 2003-09-05 | 2010-08-05 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US7994567B2 (en) | 2003-09-05 | 2011-08-09 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| JP2013080941A (ja) * | 2006-06-30 | 2013-05-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012134522A (ja) * | 2012-02-20 | 2012-07-12 | Toshiba Corp | 半導体装置 |
| WO2020059322A1 (ja) * | 2018-09-21 | 2020-03-26 | ソニーセミコンダクタソリューションズ株式会社 | 半導体素子および電子回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020153576A1 (en) | 2002-10-24 |
| US6713820B2 (en) | 2004-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473169A (en) | Complementary-SCR electrostatic discharge protection circuit | |
| US7763941B2 (en) | Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp | |
| EP0948051B1 (en) | Semiconductor device having a protective circuit | |
| US6236087B1 (en) | SCR cell for electrical overstress protection of electronic circuits | |
| KR100431066B1 (ko) | 정전 방전 보호 기능을 가진 반도체 장치 | |
| KR0159451B1 (ko) | 반도체장치의 보호회로 | |
| KR970009101B1 (ko) | 정전기(esd) 보호회로의 제조 방법 | |
| US5831316A (en) | Multi-finger MOS transistor element | |
| KR100311578B1 (ko) | 반도체장치 | |
| US20220310589A1 (en) | Integrated circuit device and method for esd protection | |
| JP2003007844A (ja) | 半導体装置 | |
| JP2822915B2 (ja) | 半導体装置 | |
| US5561312A (en) | Protection device for a CMOS integrated circuit apparatus | |
| TWI718611B (zh) | 高電壓電路裝置及其環形電路布局 | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| US20030230781A1 (en) | Semiconductor device | |
| US20020175425A1 (en) | Semiconductor device having an integral protection circuit | |
| US20020089018A1 (en) | Semiconductor device | |
| US20040036131A1 (en) | Electrostatic discharge protection devices having transistors with textured surfaces | |
| US5939756A (en) | Added P-well implantation for uniform current distribution in ESD protection device | |
| JP2780289B2 (ja) | 半導体装置 | |
| KR19980043416A (ko) | 이에스디(esd) 보호 회로 | |
| KR0158626B1 (ko) | 전원단자의 정전기 보호회로 | |
| JP2004006743A (ja) | 静電気放電保護素子及び半導体装置 | |
| KR100493006B1 (ko) | 정전기보호역할을겸하는블락가드링구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070731 |