KR970030783A - 반도체 집적 회로를 보호하기 위한 정전 보호 디바이스 - Google Patents

반도체 집적 회로를 보호하기 위한 정전 보호 디바이스 Download PDF

Info

Publication number
KR970030783A
KR970030783A KR1019960053876A KR19960053876A KR970030783A KR 970030783 A KR970030783 A KR 970030783A KR 1019960053876 A KR1019960053876 A KR 1019960053876A KR 19960053876 A KR19960053876 A KR 19960053876A KR 970030783 A KR970030783 A KR 970030783A
Authority
KR
South Korea
Prior art keywords
integrated circuit
localized
node
region
power supply
Prior art date
Application number
KR1019960053876A
Other languages
English (en)
Inventor
웅곽곽
Original Assignee
유진 이. 패처
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유진 이. 패처, 에이티 앤드 티 코포레이션 filed Critical 유진 이. 패처
Publication of KR970030783A publication Critical patent/KR970030783A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

보호 디바이스 구조는 정전기 방전(ESD)에 대비하여 보호되는 집적 회로의 하나 이상의 보호된 노드들을 보호하는 것에 대해 기재되어 있다. 대개 집적 회로는 보호된 노드들에 접속되어 있는 단자들을 갖는 n채널 MOS트랜지스터를 포함한다. 특정 실시예에서, 상기 보호 디바이스 구조는 소스 및 드레인 영역과 적어도 한 쌍의 국한된 보조 영역을 갖는 MOS다이오드 구조를 포함한다. 각각의 국한된 보조 영역은 소스 및 드레인 영역의 전도성과는 반대인 전도성을 갖는다. 이들 국한된 보조 영역은 소스 및 드레인 영역과 접하여 위치하고 소스 및 드레인 영역 사이의 채널에 위치한다. 상기 보호 디바이스 구조는 집적 회로에 집적되고 상기 회로의 각기 하나 이상의 보호된 노드들의 단자에 접속되는 단자를 갖는다.

Description

반도체 집적 회로를 보호하기 위한 정전 보호 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 3은 피보호 회로에 접속된 보호 디바이스 구조를 도시하는 개략적 회로도.

Claims (22)

  1. 집적 회로에 있어서, (a) 상기 집적 회로의 제 1 및 제 2노드를 보호하기 위한 것으로서, 상기 노드들중 적어도 하나의 노드는 국한된 소스 및 드레인 영역을 갖는 보호된 MOS트랜지스터의 단자에 전류가 흐르게 연결되고, 제 1형 전도성의 국한된 소스 영역과 국한된 드레인 영역 및 상기 제 1형 전도성과는 반대인 제 2형 전도성의 제 1 및 제 2국한된 보조 영역을 갖는 반도체 다이오드 구조를 포함하고, 상기 제 1 및 제 2국한된 보조 영역은 각각 상기 국한된 소스 영역 및 국한된 드레인 영역 사이에서 접하여 위치하게 되는 보호 디바이스 구조, (b) 상기 집적 회로의 상기 제 1노드에 상기 보호 디바이스 구조의 상기 국한된 소스 영역을 전기적으로 접속시키는 제 1배선, (c) 상기 집적 회로의 제 1전원공급단자, (d) 상기 집적 회로의 제 2전원공급단자, (e) 상기 집적 회로의 입·출력 단자를 포함하는 것을 특징으로 하는 집적 회로.
  2. 제 1항에 있어서, 상기 국한된 드레인 영역을 상기 집적 회로의 상기 제 2노드에 전기적으로 접속시키는 제 2배선을 더 포함하는 것을 특징으로 하는 집적 회로.
  3. 제 1항에 있어서, 상기 제 2노드는 상기 집적 회로의 상기 제 2전원 공급 단자인 것을 특징으로 하는 집적 회로.
  4. 제 3항에 있어서, 상기 국한된 드레인 영역을 상기 집적 회로의 상기 제 2노드에 전기적으로 접속시키는 제 2배선을 더 포함하는 것을 특징으로 하는 집적 회로.
  5. 제 1항에 있어서, 상기 제 1노드는 상기 집적 회로의 입·출력 단자인 것을 특징으로 하는 집적 회로.
  6. 제 5항에 있어서, 상기 국한된 드레인 영역을 상기 집적 회로의 상기 제 2노드에 전기적으로 접속시키는 제 2배선을 더 포함하는 것을 특징으로 하는 집적 회로.
  7. 제 1항에 있어서, 상기 보호 디바이스 구조의 상기 국한된 소스 영역과, 상기 국한된 드레인 영역과, 상기 제 1 및 제2 국한된 보조 영역은 상기 보호 디바이스 구조의 상기 제1 및 제2 국한된 보조 영역의 전도도보다 더 낮은 전도도를 갖는 텁 영역내에 모두 위치하고, 상기 텁 영역은 상기 제 2형 전도성을 갖고 단결정 실리콘 기판에 위치하는 것을 특징으로 하는 집적 회로.
  8. 제 1항에 있어서, 상기 제 1형 전도성은n형인 것을 특징으로 하는 집적 회로.
  9. 제 7항에 있어서, 상기 보호 디바이스 구조는 (a) 상기 제 2형 전도성을 갖고, 상기 제 2형 전도성의 상기 텁 영역내에 위치하고, 상기 국한된 드레인 영역으로부터 상기 국한된 소스 영역의 반대편에 있는 상기 국한된 소스 영역과 간격을 두고 떨어져 위치하는 제 3국한된 보조 영역, (b) 상기 제 1형 전도성을 갖고, 상기 제 2형 전도성을 갖는 제 4국한된 보조영역 및 상기 제 1형 전도성을 갖는 제 5국한된 보조 영역이 위치하는 또다른 텁 영역, (c) 상기 제 4국한된 보조 영역을 상기 제 2노드에 접속시키는 제 2배선을 더 포함하는 것을 특징으로 하는 집적 회로.
  10. 제 9항에 있어서, 상기 제 5국한된 보조 영역을 상기, 집적 회로의 상기 제 1전원 공급 단자에 접속시키는 제 3배선을 더 포함하는 것을 특징으로 하는 집적 회로.
  11. 제 10항에 있어서, 상기 제 3국한된 보조 영역을 상기 집적 회로의 상기 제 2전원 공급 단자에 접속시키는 제 4배선을 더 포함하는 것을 특징으로 하는 집적 회로.
  12. 제 11항에 있어서, 상기 제 2노드는 상기 집적 회로의 상기 제 2전원 공급 단자인 것을 특징으로 하는 집적 회로.
  13. 제 12항에 있어서, 상기 제 1노드는 상기 집적 회로의 입·출력 단자인 것을 특징으로 하는 집적 회로.
  14. 제 9항에 있어서, 상기 제 3국한된 보조 영역을 상기 집적 회로의 상기 제 2전원 공급 단자에 접속시키는 제 3배선을 더 포함하는 것을 특징으로 하는 집적 회로.
  15. 제 14항에 있어서, 상기 제 2노드는 상기 집적회로의 상기 제 2전원 공급 단자인 것을 특징으로 하는 집적 회로.
  16. 제 15항에 있어서, 상기 제 1노드는 상기 집적 회로의 입·출력 단자인 것을 특징으로 하는 집적 회로.
  17. 제 16항에 있어서, 상기 제 3국한된 보조 영역을 상기 집적 회로의 상기 제 2전원 공급 단자에 접속시키는 제 3배선을 더 포함하는 것을 특징으로 하는 집적 회로.
  18. 제 17항에 있어서, 상기 제 2노드는 상기 집적회로의 상기 제 2전원 공급 단자인 것을 특징으로 하는 집적 회로.
  19. 제 18항에 있어서, 상기 제 1노드는 상기 집적 회로의 입·출력 단자인 것을 특징으로 하는 집적 회로.
  20. 제 9항에 있어서, 상기 제 2노드는 상기 집적 회로의 상기 제 2전원 공급 단자인 것을 특징으로 하는 집적 회로.
  21. 제 20항에 있어서, 상기 제 1노드는 상기 집적 회로의 입·출력 단자인 것을 특징으로 하는 집적 회로.
  22. 제 9항에 있어서, 상기 제 1노드는 상기 집적 회로의 입·출력 단자인 것을 특징으로 하는 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960053876A 1995-11-20 1996-11-14 반도체 집적 회로를 보호하기 위한 정전 보호 디바이스 KR970030783A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US560,671 1995-11-20
US08/560,671 US5744840A (en) 1995-11-20 1995-11-20 Electrostatic protection devices for protecting semiconductor integrated circuitry

Publications (1)

Publication Number Publication Date
KR970030783A true KR970030783A (ko) 1997-06-26

Family

ID=24238823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960053876A KR970030783A (ko) 1995-11-20 1996-11-14 반도체 집적 회로를 보호하기 위한 정전 보호 디바이스

Country Status (5)

Country Link
US (1) US5744840A (ko)
EP (1) EP0774785A3 (ko)
JP (1) JPH09167829A (ko)
KR (1) KR970030783A (ko)
CA (1) CA2190416A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW371371B (en) * 1998-04-10 1999-10-01 United Microelectronics Corp Electrostatic discharge protection circuit with tip discharge
EP1046193B1 (en) 1998-08-04 2008-10-08 Nxp B.V. An integrated circuit provided with esd protection means
US5946176A (en) * 1998-08-17 1999-08-31 International Business Machines Corporation Electrostatic discharge protection utilizing microelectromechanical switch
KR100505619B1 (ko) * 1998-09-29 2005-09-26 삼성전자주식회사 반도체소자의정전하방전회로,그구조체및그구조체의제조방법
JP3851738B2 (ja) * 1999-01-29 2006-11-29 株式会社東芝 半導体装置
TW417273B (en) * 1999-04-14 2001-01-01 Winbond Electronics Corp Semiconductor controlled rectifier structure capable of reducing layout area
US6172378B1 (en) * 1999-05-03 2001-01-09 Silicon Wave, Inc. Integrated circuit varactor having a wide capacitance range
US6306695B1 (en) 1999-09-27 2001-10-23 Taiwan Semiconductor Manufacturing Company Modified source side inserted anti-type diffusion ESD protection device
US6462380B1 (en) * 2000-01-21 2002-10-08 Texas Instruments Incorporated ESD protection circuit for advanced technologies
US6734504B1 (en) 2002-04-05 2004-05-11 Cypress Semiconductor Corp. Method of providing HBM protection with a decoupled HBM structure
DE102004037087A1 (de) 2004-07-30 2006-03-23 Advanced Micro Devices, Inc., Sunnyvale Selbstvorspannende Transistorstruktur und SRAM-Zellen mit weniger als sechs Transistoren
KR100638456B1 (ko) * 2004-12-30 2006-10-24 매그나칩 반도체 유한회사 이에스디 보호회로 및 그 제조방법
DE102008007029B4 (de) 2008-01-31 2014-07-03 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Betrieb einer elektronischen Schaltung mit körpergesteuertem Doppelkanaltransistor und SRAM-Zelle mit körpergesteuertem Doppelkanaltransistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757363A (en) * 1984-09-14 1988-07-12 Harris Corporation ESD protection network for IGFET circuits with SCR prevention guard rings
JPS61191070A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 半導体装置の製造方法
US4771012A (en) * 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
JPS6366971A (ja) * 1986-09-09 1988-03-25 Toshiba Corp 半導体装置
US4739437A (en) * 1986-10-22 1988-04-19 Siemens-Pacesetter, Inc. Pacemaker output switch protection
US4829350A (en) * 1988-05-05 1989-05-09 National Semiconductor Corporation Electrostatic discharge integrated circuit protection
US4939616A (en) * 1988-11-01 1990-07-03 Texas Instruments Incorporated Circuit structure with enhanced electrostatic discharge protection
JPH02230774A (ja) * 1989-03-03 1990-09-13 Fujitsu Ltd 絶縁ゲート型半導体装置
US5246872A (en) * 1991-01-30 1993-09-21 National Semiconductor Corporation Electrostatic discharge protection device and a method for simultaneously forming MOS devices with both lightly doped and non lightly doped source and drain regions
US5246842A (en) * 1991-10-30 1993-09-21 The United States Of America As Represented By The Secretary Of Agriculture Production of eicosapentaenoic acid from filamentous fungi utilizing lactose as a primary carbon source
EP0621636B1 (en) * 1993-04-21 1999-07-14 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Integrated structure protection device for the protection of logic-level power MOS devices against electro static discharges
KR960014718B1 (en) * 1993-05-14 1996-10-19 Lg Semicon Co Ltd Method of manufacturing transistor
US5545909A (en) * 1994-10-19 1996-08-13 Siliconix Incorporated Electrostatic discharge protection device for integrated circuit

Also Published As

Publication number Publication date
JPH09167829A (ja) 1997-06-24
US5744840A (en) 1998-04-28
CA2190416A1 (en) 1997-05-21
EP0774785A3 (en) 1997-07-16
EP0774785A2 (en) 1997-05-21

Similar Documents

Publication Publication Date Title
KR960005986A (ko) 반도체 집적회로장치
KR970072397A (ko) 반도체 장치
KR970055319A (ko) 정전기보호소자
KR970030783A (ko) 반도체 집적 회로를 보호하기 위한 정전 보호 디바이스
JPH0888323A (ja) 半導体集積回路装置
KR950012707A (ko) 반도체 장치
KR960030394A (ko) 정전보호기능을 갖는 반도체 집적 회로 장치
KR880004589A (ko) 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열
KR970072376A (ko) 절연기판상의 반도체 장치 및 그 보호 회로
US5504361A (en) Polarity-reversal protection for integrated electronic circuits in CMOS technology
KR960036028A (ko) 정전 방전 현상에 의한 손상을 방지할 수 있는 반도체 장치
KR960030397A (ko) 반도체집적회로의 보호회로
KR970072377A (ko) 보호 회로
KR980006260A (ko) 반도체 장치의 보호 소자
KR970030780A (ko) 반도체 집적 회로 장치
JP4285792B2 (ja) 半導体集積回路装置における静電破壊保護回路
KR960704357A (ko) 반도체 장치와 함께 사용하기 위한 기생 mos 트랜지스터를 구비한 패드구조(pad structure with parasitic mos transistor for use with semiconductor devices)
KR100423846B1 (ko) 반도체 장치의 정전기 보호 회로
KR970060479A (ko) 반도체장치
KR970055446A (ko) 입력 보호 회로 및 보호 소자
KR0158626B1 (ko) 전원단자의 정전기 보호회로
KR970030788A (ko) Cmos 반도체 장치
KR930017168A (ko) 트리플웰을 가지는 반도체 메모리 장치
KR960026739A (ko) 반도체 소자의 정전기 방지회로
JPH04105357A (ja) 半導体集積回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid