CN107968088A - 一种双向抗静电保护电路版图结构及其制备方法 - Google Patents

一种双向抗静电保护电路版图结构及其制备方法 Download PDF

Info

Publication number
CN107968088A
CN107968088A CN201710961724.6A CN201710961724A CN107968088A CN 107968088 A CN107968088 A CN 107968088A CN 201710961724 A CN201710961724 A CN 201710961724A CN 107968088 A CN107968088 A CN 107968088A
Authority
CN
China
Prior art keywords
area
areas
layer
diode
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710961724.6A
Other languages
English (en)
Inventor
朱小燕
陈计学
陈洁
吕东锋
李苏苏
赵娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Electronic Research Institute Anhui Co., Ltd.
Original Assignee
North Electronic Research Institute Anhui Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Electronic Research Institute Anhui Co., Ltd. filed Critical North Electronic Research Institute Anhui Co., Ltd.
Priority to CN201710961724.6A priority Critical patent/CN107968088A/zh
Publication of CN107968088A publication Critical patent/CN107968088A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Abstract

本发明公开一种双向抗静电保护电路版图结构，包括N型衬底、阻挡层，Pwell区、N场区、N扩散区、P+区、二极管N+区、多晶硅电阻区、Vin区、Vout区以及VGND区，Vin区与多晶硅电阻区间隔设置，Vin区与N场区之间设有第一介质层；VGND区下方的N型衬底注入有N+接触区，VGND区与N+接触区之间设有第二介质层；二极管N+区上方设有环形的第三介质层；Vin区、多晶硅电阻区、Vout区、二极管N+区、VGND区均通过金属线条互连构成双向抗静电保护电路；本发明版图结构的制备方法通过生长阻挡层、离子注入、炉管退火、场氧化、制备多晶硅电阻、刻蚀、介质层生长、金属蒸发等步骤实现；该版图结构能够提高保护电路的抗静电效果，无需另外制备独立电路,并且兼容MOS制备工艺。

Description

一种双向抗静电保护电路版图结构及其制备方法
技术领域
本发明涉及集成电路设计技术领域，具体是一种双向抗静电保护电路版图结构及其制备方法。
背景技术
在集成电路设计中，电路的版图结构不仅决定了集成电路的功能，而且是其性能好坏的关键。布局合理的电路版图能够提高电路性能，兼容其他工艺，而差的版图则会降低电路性能。
对于双向抗静电保护电路版图，传统的结构一般包括隔离区、晶硅电阻、作为保护二极管阳极的P型区、作为保护二极管阴极的N型外延层、Vin、Vout与GND，利用PN结的反向击穿工作原理，将正反两个方向静电高压导入GND，从而保护对静电敏感的器件，实现双向抗静电保护。由于多晶硅电阻的电阻接头与Vin的PAD在版图上为重叠结构，导致电阻接头与Vin的PAD之间形成的寄生电容的数值远远小于保护二极管电容，在静电泄放时，此处常常先于保护二极管结构发生损伤，从而制约了保护电路的抗静电能力。
另外，上述传统结构仅适用于双极工艺的制备过程，无法兼容MOS制备工艺，如果应用于MOS器件的栅极抗静电保护，必须作为独立电路，无法集成至MOS电路中。
发明内容
本发明的目的在于提供一种双向抗静电保护电路版图结构及其制备方法，该版图结构能够提高保护电路的抗静电效果，无需另外制备独立电路,并且兼容MOS制备工艺。
本发明解决其技术问题所采用的技术方案是：
一种双向抗静电保护电路版图结构，包括N型衬底，N型衬底的顶面设有阻挡层，N型衬底注入有Pwell区，Pwell区外的N型衬底注入有N场区，Pwell区内设有N扩散区，Pwell区作为保护二极管的阳极，N扩散区作为保护二极管的阴极；Pwell区的边缘注入有P+区，N扩散区内注入有二极管N+区；
阻挡层顶面设有多晶硅电阻区，多晶硅电阻区表面覆盖有绝缘层；所述版图结构还包括Vin区、Vout区以及VGND区，Vin区与多晶硅电阻区间隔设置，Vin区与N场区之间设有第一介质层；VGND区下方的N型衬底注入有N+接触区，VGND区与N+接触区之间设有第二介质层；二极管N+区上方设有椭圆形的第三介质层；
绝缘层两端与第二介质层分别设有接头孔，第三介质层中心也形成接头孔；
所述Vin区、多晶硅电阻区、Vout区、二极管N+区、VGND区均通过金属线条互连构成双向抗静电保护电路。
进一步的，所述第一介质层、第二介质层与第三介质层均为复合层，复合层由下至上为SiO2层与Si3N4层。
进一步的，所述金属线条为Al。
进一步的，所述Vin区、Vout区与VGND区也为Al。
本发明还提供一种双向抗静电保护电路版图结构的制备方法，包括以下步骤：
S1、在N型衬底顶面生长阻挡层，阻挡层采用SiO2；
S2、在N型衬底上采用硼离子注入形成Pwell区，Pwell区作为保护二极管的阳极；
S3、在Pwell区内，采用磷离子注入形成N扩散区，N扩散区作为保护二极管的阴极；
S4、在Pwell区之外的N型衬底上，采用磷离子注入形成N场区，N场区作为整个保护电路的场区；
S5、在Pwell区的边缘，采用硼离子注入形成环形的P+区，P+区用于抑制Pwell区反型为N型；
S6、采用炉管退火工艺，使Pwell区的结深大于6.5～7.5μm、硼离子浓度1×1016～5×1016/cm3；N扩散区的结深大于2.5～3μm、磷离子浓度1×1017～4×1017/cm3；N场区的结深大于2～2.5μm、磷离子浓度1×1016～3×1016/cm3；P+区的结深大于1～1.5μm、硼离子浓度大于1×1019～3×1019/cm3；
S7、在N扩散区内，采用磷离子注入形成二极管N+区，二极管N+区为保护二极管阴极的接触区；在预备作为VGND区下方的N型衬底上，采用磷离子注入形成N+接触区；
S8、场氧化，生成氧化层，同时使二极管N+区的结深大于0.5～1μm、磷离子浓度大于3×1019～6×1019/cm3；
S9、在阻挡层顶面制备多晶硅电阻，并采用磷离子注入，经RTA退火得到多晶硅电阻区，多晶硅电阻区的方块电阻40Ω/□～60Ω/□；在多晶硅电阻区表面覆盖绝缘层，绝缘层采用SiO2；
S10、刻蚀去除栅区的氧化层，然后采用热氧化生长SiO2层，然后在SiO2层上淀积生长Si3N4层；
S11、刻蚀去除栅区之外的SiO2与Si3N4，从而在栅区形成第一介质层、第二介质层与第三介质层；第一介质层对应于Vin区，第二介质层对应于VGND区，第三介质层对应于二极管N+区；
S12、在绝缘层两端、第二介质层中心以及第三介质层中心分别刻蚀，形成用于电路欧姆连接的接头孔；
S13、采用金属蒸发工艺，形成Vin区、Vout区、VGND区以及各区之间的金属连接线条，得到双向抗静电保护电路版图结构。
本发明的有益效果是：
一、多晶硅电阻区的接头与Vin区的PAD相分离，使得静电电压在进入多晶硅电阻之前，首先仅施加于Vin的PAD上，提高电路的抗静电能力；
二、Vin区下的介质层采用SiO2层与Si3N4层，提高了介电常数，从而提高电容耦合作用，增强电路的抗静电能力；
三、设计Vin区的PAD尺寸，利用寄生电容，满足电路抗静电技术指标要求；
四、对于保护二极管Pwell区、N场区、P+区、N+区的制备，与PMOS工艺中P阱、N场区、P+接触区、N+接触区的制备通用兼容，使版图结构的保护二极管区域能够与PMOS电路工艺集成。
附图说明
下面结合附图和实施例对本发明进一步说明：
图1是本发明的平面布置示意图；
图2是本发明的A-A剖视图；
图3是本发明的B-B剖视图；
图4是本发明版图结构的等效电路图。
具体实施方式
结合图1～3所示，本发明提供一种双向抗静电保护电路版图结构，包括N型衬底1，N型衬底1的顶面设有阻挡层2，阻挡层采用SiO2，N型衬底1注入有Pwell区3，Pwell区3外的N型衬底注入有N场区4，Pwell区3内设有N扩散区5，Pwell区3作为保护二极管的阳极，N扩散区5作为保护二极管的阴极；Pwell区3的边缘注入有P+区17，N扩散区5内注入有二极管N+区6。
阻挡层顶面设有多晶硅电阻区7，多晶硅电阻区7表面覆盖有绝缘层8；所述版图结构还包括Vin区9、Vout区10以及VGND区11，Vin区9与多晶硅电阻区8间隔设置，Vin区9与N场区4之间设有第一介质层12；VGND区10下方的N型衬底注入有N+接触区13，VGND区10与N+接触区13之间设有第二介质层14；二极管N+区6上方设有椭圆形的第三介质层18；所述第一介质层12、第二介质层14与第三介质层18均为复合层，复合层由下至上为SiO2层与Si3N4层。第一介质层12、第二介质层14与第三介质层18也即是栅区。
绝缘层8两端设有第一接头孔15a，第二介质层14中心设有第而接头孔15b，
第三介质层18中心形成第三接头孔15c。
所述Vin区9、多晶硅电阻区8、Vout区10、二极管N+区6、VGND区11均通过金属线条16互连构成双向抗静电保护电路。所述金属线条为Al，所述Vin区、Vout区与VGND区也为Al。
本发明还提供一种双向抗静电保护电路版图结构的制备方法，包括以下步骤：
S1、在N型衬底1顶面生长阻挡层2, 阻挡层2为SiO2,厚度40～70nm, 阻挡层2用于避免离子注入时损伤硅片表面的Si晶格；
S2、在N型衬底1上采用硼离子注入形成Pwell区3，Pwell区3作为保护二极管的阳极；
S3、在Pwell区3内，采用磷离子注入形成N扩散区5，N扩散区5作为保护二极管的阴极；
S4、在Pwell区3之外的N型衬底上，采用磷离子注入形成N场区4，N场区4作为整个保护电路的场区；
S5、在Pwell区3的边缘，采用硼离子注入形成环形的P+区17， P+区17用于抑制Pwell区反型为N型；
S6、采用炉管退火工艺，对注入离子推进再分布，使Pwell区的结深大于6.5～7.5μm、硼离子浓度1×1016～5×1016/cm3；N扩散区的结深大于2.5～3μm、磷离子浓度1×1017～4×1017/cm3；N场区的结深大于2～2.5μm、磷离子浓度1×1016～3×1016/cm3；P+区的结深大于1～1.5μm、硼离子浓度大于1×1019～3×1019/cm3；
S7、在N扩散区5内，采用磷离子注入形成二极管N+区6，二极管N+区6作为保护二极管阴极的接触区；在预备作为VGND区下方的N型衬底上，采用磷离子注入形成N+接触区13；
S8、场氧化，生成氧化层，氧化层厚度800～900nm；同时使二极管N+区6以及N+接触区13的结深大于1um、磷离子浓度大于3×1019；
S9、在阻挡层顶面制备多晶硅电阻，并采用磷离子注入，经RTA退火得到多晶硅电阻区7，多晶硅电阻区7的方块电阻40Ω/□～60Ω/□；在多晶硅电阻区7表面覆盖绝缘层8，绝缘层8采用SiO2；
S10、刻蚀去除栅区的氧化层，然后采用热氧化生长SiO2层，然后在SiO2层上淀积生长Si3N4层；
S11、刻蚀去除栅区之外的SiO2与Si3N4，从而在栅区形成第一介质层12、第二介质层14与第三介质层18；第一介质层12对应于Vin区，第二介质层14对应于VGND区，第三介质层18对应于二极管N+区；
S12、在绝缘层8两端、第二介质层14中心以及第三介质层18中心分别刻蚀，形成用于电路欧姆连接的第一接头孔15a、第二接头孔15b与第三接头孔15c；
S13、采用金属蒸发工艺，形成Vin区9、Vout区10、VGND区11以及各区之间的金属连接线条16，得到双向抗静电保护电路版图结构。
双向静电保护电路的等效电路如图4所示，Vin是电压输入引脚，Vout是电压输出引脚，连接至被保护电路端，VGND是接地引脚。版图结构中的多晶硅电阻，由于多晶硅对衬垫二氧化硅存在寄生电容，因此被等效为一系列分布电容和分布电阻，其中R1、R2……Rn是分布电阻，C1、C2……Cn是分布电容。Vin压焊脚及多晶硅电阻头与衬底之间为二氧化硅，存在寄生电容Cin。
根据公式 （1）可知，寄生电容的数值大小由电阻接头的面积、Vin压焊脚面积、介质层材料、介质层厚度共同决定。公式（1）中是真空介电常数，是相对介电常数，A是面积，d是介质厚度。
因此，本发明采用SiO2层与Si3N4层作为介质层，提高了介电常数，从而提高电容耦合作用，增强电路的抗静电能力。与此同时，多晶硅电阻区的接头与Vin区的PAD相分离，使得静电电压在进入多晶硅电阻之前，首先仅施加于Vin的PAD上，提高电路的抗静电能力。
另外，根据公式 （2）可知，在相同的静电电荷情况下，增大寄生电容值，产生的静电电压值降低，也能够提高电路的抗静电能力。而决定寄生电容值大小的面积由Vin的PAD尺寸决定，介质厚度由制备过程决定。因此，该寄生电容的数值可控。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (5)

1.一种双向抗静电保护电路版图结构，其特征在于，包括N型衬底，N型衬底的顶面设有阻挡层，N型衬底注入有Pwell区，Pwell区外的N型衬底注入有N场区，Pwell区内设有N扩散区，Pwell区作为保护二极管的阳极，N扩散区作为保护二极管的阴极；Pwell区的边缘注入有P+区，N扩散区内注入有二极管N+区；
阻挡层顶面设有多晶硅电阻区，多晶硅电阻区表面覆盖有绝缘层；所述版图结构还包括Vin区、Vout区以及VGND区，Vin区与多晶硅电阻区间隔设置，Vin区与N场区之间设有第一介质层；VGND区下方的N型衬底注入有N+接触区，VGND区与N+接触区之间设有第二介质层；二极管N+区上方设有椭圆形的第三介质层；
绝缘层两端与第二介质层分别设有接头孔，第三介质层中心也形成接头孔；
所述Vin区、多晶硅电阻区、Vout区、二极管N+区、VGND区均通过金属线条互连构成双向抗静电保护电路。
2.根据权利要求1所述的一种双向抗静电保护电路版图结构及其制备方法，其特征在于，所述第一介质层、第二介质层与第三介质层均为复合层，复合层由下至上为SiO2层与Si3N4层。
3.根据权利要求1或2所述的一种双向抗静电保护电路版图结构及其制备方法，其特征在于，所述金属线条为Al。
4.根据权利要求1或2所述的一种双向抗静电保护电路版图结构及其制备方法，其特征在于，所述Vin区、Vout区与VGND区也为Al。
5.一种双向抗静电保护电路版图结构的制备方法，其特征在于，包括以下步骤：
S1、在N型衬底顶面生长阻挡层，阻挡层采用SiO2；
S2、在N型衬底上采用硼离子注入形成Pwell区，Pwell区作为保护二极管的阳极；
S3、在Pwell区内，采用磷离子注入形成N扩散区，N扩散区作为保护二极管的阴极；
S4、在Pwell区之外的N型衬底上，采用磷离子注入形成N场区，N场区作为整个保护电路的场区；
S5、在Pwell区的边缘，采用硼离子注入形成环形的P+区，P+区用于抑制Pwell区反型为N型；
S6、采用炉管退火工艺，使Pwell区的结深大于6.5～7.5μm、硼离子浓度1×1016～5×1016/cm3；N扩散区的结深大于2.5～3μm、磷离子浓度1×1017～4×1017/cm3；N场区的结深大于2～2.5μm、磷离子浓度1×1016～3×1016/cm3；P+区的结深大于1～1.5μm、硼离子浓度大于1×1019～3×1019/cm3；
S7、在N扩散区内，采用磷离子注入形成二极管N+区，二极管N+区为保护二极管阴极的接触区；在预备作为VGND区下方的N型衬底上，采用离子注入形成N+接触区；
S8、场氧化，生成氧化层，同时使二极管N+区的结深大于1um、磷离子浓度大于3×1019；
S9、在阻挡层顶面制备多晶硅电阻，并采用磷离子注入，经RTA退火得到多晶硅电阻区，多晶硅电阻区的方块电阻40Ω/□～60Ω/□；在多晶硅电阻区表面覆盖绝缘层，绝缘层采用SiO2；
S10、刻蚀去除栅区的氧化层，然后采用热氧化生长SiO2层，然后在SiO2层上淀积生长Si3N4层；
S11、刻蚀去除栅区之外的SiO2与Si3N4，从而在栅区形成第一介质层、第二介质层与第三介质层；第一介质层对应于Vin区，第二介质层对应于VGND区，第三介质层对应于二极管N+区；
S12、在绝缘层两端、第二介质层中心以及第三介质层中心分别刻蚀，形成用于电路欧姆连接的接头孔；
S13、采用金属蒸发工艺，形成Vin区、Vout区、VGND区以及各区之间的金属连接线条，得到双向抗静电保护电路版图结构。
CN201710961724.6A 2017-10-17 2017-10-17 一种双向抗静电保护电路版图结构及其制备方法 Pending CN107968088A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710961724.6A CN107968088A (zh) 2017-10-17 2017-10-17 一种双向抗静电保护电路版图结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710961724.6A CN107968088A (zh) 2017-10-17 2017-10-17 一种双向抗静电保护电路版图结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107968088A true CN107968088A (zh) 2018-04-27

Family

ID=61997584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710961724.6A Pending CN107968088A (zh) 2017-10-17 2017-10-17 一种双向抗静电保护电路版图结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107968088A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132937A (zh) * 1995-04-06 1996-10-09 财团法人工业技术研究院 集成电路的静电放电防护电路
CN1134608A (zh) * 1995-01-11 1996-10-30 日本电气株式会社 具有静电保护作用的半导体集成电路器件
US20070120193A1 (en) * 2005-11-28 2007-05-31 Kabushiki Kaisha Toshiba Esd protection device
CN204011437U (zh) * 2014-06-24 2014-12-10 宁波比亚迪半导体有限公司 双向瞬态电压抑制二极管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1134608A (zh) * 1995-01-11 1996-10-30 日本电气株式会社 具有静电保护作用的半导体集成电路器件
CN1132937A (zh) * 1995-04-06 1996-10-09 财团法人工业技术研究院 集成电路的静电放电防护电路
US20070120193A1 (en) * 2005-11-28 2007-05-31 Kabushiki Kaisha Toshiba Esd protection device
CN204011437U (zh) * 2014-06-24 2014-12-10 宁波比亚迪半导体有限公司 双向瞬态电压抑制二极管

Similar Documents

Publication Publication Date Title
CN105280631B (zh) 瞬时电压抑制元件及其制造方法
CN105575959B (zh) 集成电路装置
TWI572003B (zh) 用於高浪湧和低電容的暫態電壓抑制器的結構及其製備方法
CN101847663B (zh) 一种瞬间电压抑制器及形成瞬间电压抑制器的方法
CN104733454B (zh) 用于保护射频和微波集成电路的装置与方法
CN102290415B (zh) 半导体装置及其制造方法
CN106449633B (zh) 瞬态电压抑制器及其制造方法
CN101425519A (zh) 制造在绝缘物上硅层中的瞬时电压抑制器
CN104425454B (zh) 半导体装置
US9640611B2 (en) HV complementary bipolar transistors with lateral collectors on SOI with resurf regions under buried oxide
US20210005599A1 (en) Internally stacked npn with segmented collector
CN107919355B (zh) 超低残压低容瞬态电压抑制器及其制造方法
US8749024B2 (en) Stacked ESD clamp with reduced variation in clamp voltage
CN103943612B (zh) 静电放电保护装置
CN107968088A (zh) 一种双向抗静电保护电路版图结构及其制备方法
CN102024774A (zh) 一种接触焊盘
CN206301790U (zh) 一种双向超低电容瞬态电压抑制器
KR101731587B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
CN109326592B (zh) 瞬态电压抑制器及其制造方法
JPS59141261A (ja) 半導体集積回路装置の製造方法
CN103515387B (zh) 一种具有可调节电势分布的半导体装置及其制备方法
CN206742246U (zh) 一种四路esd防护的tvs二极管
JPS6262466B2 (zh)
WO2021205884A1 (ja) 半導体装置
CN108565259A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180427