CN206742246U - 一种四路esd防护的tvs二极管 - Google Patents

一种四路esd防护的tvs二极管 Download PDF

Info

Publication number
CN206742246U
CN206742246U CN201720267537.3U CN201720267537U CN206742246U CN 206742246 U CN206742246 U CN 206742246U CN 201720267537 U CN201720267537 U CN 201720267537U CN 206742246 U CN206742246 U CN 206742246U
Authority
CN
China
Prior art keywords
type epitaxy
epitaxy layer
layer
tvs diode
road
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720267537.3U
Other languages
English (en)
Inventor
徐远
曹德祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Silicon Semiconductor Co Ltd
Original Assignee
Suzhou Silicon Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Silicon Semiconductor Co Ltd filed Critical Suzhou Silicon Semiconductor Co Ltd
Priority to CN201720267537.3U priority Critical patent/CN206742246U/zh
Application granted granted Critical
Publication of CN206742246U publication Critical patent/CN206742246U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型涉及一种四路ESD防护的TVS二极管,包括:P+衬底;第一N型外延层,形成于P+衬底上;P+埋层区,形成于第一N型外延层中;第二N型外延层,形成于第一N型外延层上;N+埋层区,形成于第二N型外延层中并延伸至第一N型外延层中;至少一个P+注入区,形成于第二N型外延层中;至少一个第一N+注入区,形成于第二N型外延层中;多个沟槽,每个沟槽均穿过第二N型外延层并延伸至第一N型外延层中;氧化层,形成于第二N型外延层上;金属层,形成于所述氧化层上;背金层,形成于所述P+衬底背面。本实用新型采用集成式结构,成本低,节省空间,通过一个TVS二极管保护了四个I/O端口,任意I/O端口到地的电容均小于0.3pF,满足当代高速接口的要求。

Description

一种四路ESD防护的TVS二极管
技术领域
本实用新型涉及一种TVS二极管,尤其涉及一种四路ESD防护的TVS二极管。
背景技术
现如今集成电路越做越小,工作电压越来越低,各类端口很容易受到外界ESD(electrostatic discharge,静电放电)、CDE(Cable discharge events,电缆放电)和EFT(electrical fast transients,电快速瞬变脉冲群)的破坏和干扰。因此以TVS(TransientVoltage Suppressor,瞬态电压抑制器)为代表的防护器件被广泛地应用于各类I/O接口上。以HDMI(High-Definition Multimedia Interface,高清晰度多媒体接口),UDI(Unified Display Interface,统一显示接口),MDDI(Mobile Display DigitalInterface,手机高速串列接口)等为代表的高速接口传输速率越来越快,甚至高到3GHz,这就要求TVS的电容必须小于0.3 pF,只有超低的电容才能保护接口每条信号线上的信号不会丢失。以HDMI接口为例,HDMI接口有四路信号线,传统的TVS防护会在每个信号端分别并联一超低电容的TVS二极管,TVS二极管要想电容低至0.3pF,往往通过将TVS二极管串联一个超低电容的PIN二极管来实现,因此这种防护方案成本高,且占用了大量的集成电路布线的空间。
实用新型内容
本实用新型克服了现有技术的不足,提供一种结构简单的ESD防护的TVS二极管。
为达到上述目的,本实用新型采用的技术方案为:一种四路ESD防护的TVS二极管,包括:
P+衬底;
第一N型外延层,形成于所述P+衬底上;
P+埋层区,形成于所述第一N型外延层中;
第二N型外延层,形成于所述第一N型外延层上;
N+埋层区,形成于所述第二N型外延层中并延伸至所述第一N型外延层中;
至少一个P+注入区,形成于所述第二N型外延层中;
至少一个第一N+注入区,形成于所述第二N型外延层中;
多个沟槽,每个所述沟槽均穿过所述第二N型外延层并延伸至所述第一N型外延层中;
氧化层,形成于所述第二N型外延层上;
金属层,形成于所述氧化层上;
背金层,形成于所述P+衬底背面。
本实用新型一个较佳实施例中,一种四路ESD防护的TVS二极管进一步包括所述P+衬底的电阻率为0.014-0.020ohm.cm。
本实用新型一个较佳实施例中,一种四路ESD防护的TVS二极管进一步包括所述第一N型外延层的电阻率为15ohm.cm,所述第一N型外延层的厚度为7μm。
本实用新型一个较佳实施例中,一种四路ESD防护的TVS二极管进一步包括所述第二N型外延层的电阻率为30ohm.cm,所述第二N型外延层的厚度为5μm。
本实用新型一个较佳实施例中,一种四路ESD防护的TVS二极管进一步包括所述沟槽的深度为7μm。
本实用新型一个较佳实施例中,一种四路ESD防护的TVS二极管进一步包括所述氧化层的厚度为1.2μm。
本实用新型一个较佳实施例中,一种四路ESD防护的TVS二极管进一步包括所述金属层的厚度为3μm。
本实用新型一个较佳实施例中,一种四路ESD防护的TVS二极管进一步包括还包括至少一个第二N+注入区,形成于所述第二N型外延层中。
本实用新型解决了背景技术中存在的缺陷,本实用新型采用集成式结构,成本低,节省空间,通过一个TVS二极管保护了四个I/O端口,任意I/O端口到地的电容均小于0.3pF,满足当代高速接口的要求。
附图说明
下面结合附图和实施例对本实用新型进一步说明。
图1是本实用新型的优选实施例的结构示意图;
图2是本实用新型的优选实施例的等效电路图;
图中:2、P+衬底,4、第一N型外延层,6、P+埋层区,8、第二N型外延层,10、N+埋层区,12、P+注入区,14、第一N+注入区,16、沟槽,18、氧化层,20、金属层,22、背金层,24、第二N+注入区。
具体实施方式
现在结合附图和实施例对本实用新型作进一步详细的说明,这些附图均为简化的示意图,仅以示意方式说明本实用新型的基本结构,因此其仅显示与本实用新型有关的构成。
如图1所示,一种四路ESD防护的TVS二极管,包括P+衬底2、第一N型外延层4、P+埋层区6、第二N型外延层8、N+埋层区10、至少一个P+注入区12、至少一个第一N+注入区14、多个沟槽16、氧化层18、金属层20、背金层22、第二N+注入区24。
P+衬底2,其为P型衬底,优选P+衬底2为<100>晶向,电阻率为0.014-0.020ohm.cm,电阻率的高低决定了TVS二极管的击穿电压,本实用新型的TVS二极管的工作电压在5V,击穿电压在6V左右,因此P+衬底2的电阻率要尽可能的低,另外较小的电阻率保证了该TVS二极管有较小的体电阻,从而能获得更低的钳位电压。
第一N型外延层4,形成于P+衬底2上,优选第一N型外延层4的电阻率为15ohm.cm,第一N型外延层4的厚度为7μm,该层作为TVS的缓冲层,确保高浓度的衬底杂质不会向上扩散。
P+埋层区6,形成于第一N型外延层4中。优选P+埋层区6通过往第一N型外延层4中离子注入5.5E14离子/c㎡,能量800KeV硼而形成。
第二N型外延层8,形成于第一N型外延层4上,优选第二N型外延层8的电阻率为30ohm.cm,第二N型外延层8的厚度为5μm,超高阻的外延,用于后续制作PIN二极管的I层及本征层。
N+埋层区10,形成于第二N型外延层8中并延伸至第一N型外延层4中,通过离子注入的方式向第二N型外延层8和第一N型外延层4中注入4E15离子/c㎡,能量80KeV的锑而形成。N+埋层区10与P+埋层区6形成了TVS二极管,简称该TVS二极管为D1。
至少一个P+注入区12,形成于第二N型外延层8中,通过离子注入的方式向第二N型外延层8中注入2E15离子/c㎡,能量60KeV的硼而形成。P+注入区12、第二N型外延层8、N+埋层区10形成了PIN二极管,简称该二极管为D2。D2通过N+埋层区10形成的沟道与D1串联,因为D2为PIN二极管,电容小于0.3pF,因此D2和D1的串联的电容也非常低,小于0.3pF。
至少一个第一N+注入区14,形成于第二N型外延层8中,通过离子注入的方式向第二N型外延层8中注入4E15离子/c㎡,能量80KeV的磷而形成。第一N+注入区14、第二N型外延层8、第一N型外延层4和P+衬底2形成了NIP二极管,简称该二极管为D3。其中因为P+衬底2浓度非常高,在实际热过程中,第一N型外延层4被P+衬底2反噬,厚度基本忽略不计。
多个沟槽16,每个沟槽16均穿过第二N型外延层8并延伸至第一N型外延层4中。优选沟槽16通过刻蚀硅并填充二氧化硅形成,沟槽16的深度7μm,用于隔离D2和D3。
氧化层18,形成于第二N型外延层8上,通过光刻在氧化层18内对应第一N+注入区14和P+注入区12位置开接触孔。优选氧化层18的厚度为1.2μm。
金属层20,形成于氧化层18上。优选金属层20的厚度为3μm,通过AlSiCu淀积而成。
背金层22,形成于P+衬底2背面。该TVS二极管厚度减薄到100μm,背面通过蒸发金属的工艺,形成背面电极。
第二N+注入区24,形成于第二N型外延层8中,通过离子注入的方式向第二N型外延层8中注入4E15离子/c㎡,能量80KeV的磷而形成。同时通过光刻在氧化层18内对应第二N+注入区24位置开接触孔。在晶圆生产过程中,第二N+注入区24连接VCC,VCC接正,背金层22接负,可以测试TVS管D1的电性能,确保生产的质量,在实际应用中,第二N+注入区24处于悬空状态。
图1是一个对称的结构,包括两个对称的P+注入区12和两个对称的第一N+注入区14,两个P+注入区12、第二N型外延层8、N+埋层区10形成了两个D2,两个第一N+注入区14、第二N型外延层8、第一N型外延层4和P+衬底2形成了两个D3。同时,图1的结构图只是一个截面图,立体空间中,该结构的背面有着对称的两个I/O电路,包括对称的两个D2和对称的两个D3,综合来看,整个结构的等效电路图如图2所示,由图可知,4个I/O端口I/O1、I/O2、I/O3、I/O4共享一个TVS二极管D1。D1击穿电压在6V左右,而D3的击穿电压为70V左右,当I/O1、I/O2、I/O3和I/O4接正电位且电压大于6V,D1便会击穿,利用雪崩击穿的原理将浪涌引入到地端。I/O1、I/O2、I/O3和I/O4都有一个正向导引二极管D2和一个反向导引二极管D3,D2和D3分别是PIN二极管和NIP二极管,电容均小于0.3pF,I/O1、I/O2、I/O3和I/O4到地的电容均小于0.3pF,完全满足高速端口的需求。
以上依据本实用新型的理想实施例为启示,通过上述的说明内容,相关人员完全可以在不偏离本项实用新型技术思想的范围内,进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容,必须要根据权利要求范围来确定技术性范围。

Claims (8)

1.一种四路ESD防护的TVS二极管,其特征在于,包括:
P+衬底;
第一N型外延层,形成于所述P+衬底上;
P+埋层区,形成于所述第一N型外延层中;
第二N型外延层,形成于所述第一N型外延层上;
N+埋层区,形成于所述第二N型外延层中并延伸至所述第一N型外延层中;
至少一个P+注入区,形成于所述第二N型外延层中;
至少一个第一N+注入区,形成于所述第二N型外延层中;
多个沟槽,每个所述沟槽均穿过所述第二N型外延层并延伸至所述第一N型外延层中;
氧化层,形成于所述第二N型外延层上;
金属层,形成于所述氧化层上;
背金层,形成于所述P+衬底背面。
2.根据权利要求1所述的一种四路ESD防护的TVS二极管,其特征在于:所述P+衬底的电阻率为0.014-0.020ohm.cm。
3.根据权利要求1所述的一种四路ESD防护的TVS二极管,其特征在于:所述第一N型外延层的电阻率为15ohm.cm,所述第一N型外延层的厚度为7μm。
4.根据权利要求1所述的一种四路ESD防护的TVS二极管,其特征在于:所述第二N型外延层的电阻率为30ohm.cm,所述第二N型外延层的厚度为5μm。
5.根据权利要求1所述的一种四路ESD防护的TVS二极管,其特征在于:所述沟槽的深度为7μm。
6.根据权利要求1所述的一种四路ESD防护的TVS二极管,其特征在于:所述氧化层的厚度为1.2μm。
7.根据权利要求1所述的一种四路ESD防护的TVS二极管,其特征在于:所述金属层的厚度为3μm。
8.根据权利要求1所述的一种四路ESD防护的TVS二极管,其特征在于:还包括至少一个第二N+注入区,形成于所述第二N型外延层中。
CN201720267537.3U 2017-03-20 2017-03-20 一种四路esd防护的tvs二极管 Active CN206742246U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720267537.3U CN206742246U (zh) 2017-03-20 2017-03-20 一种四路esd防护的tvs二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720267537.3U CN206742246U (zh) 2017-03-20 2017-03-20 一种四路esd防护的tvs二极管

Publications (1)

Publication Number Publication Date
CN206742246U true CN206742246U (zh) 2017-12-12

Family

ID=60557694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720267537.3U Active CN206742246U (zh) 2017-03-20 2017-03-20 一种四路esd防护的tvs二极管

Country Status (1)

Country Link
CN (1) CN206742246U (zh)

Similar Documents

Publication Publication Date Title
CN105280631B (zh) 瞬时电压抑制元件及其制造方法
CN100477220C (zh) 半导体结构
CN107093603B (zh) 静电放电保护元件
CN105261616A (zh) 瞬态电压抑制器及其制造方法
CN101847663B (zh) 一种瞬间电压抑制器及形成瞬间电压抑制器的方法
CN102437156B (zh) 超低电容瞬态电压抑制器件及其制造方法
CN101425519A (zh) 制造在绝缘物上硅层中的瞬时电压抑制器
CN101221952B (zh) 用以保护一内部集成电路的半导体结构及其制造方法
CN107017247A (zh) 具有低击穿电压的瞬态电压抑制器
CN103633087B (zh) 一种具有esd保护功能的强抗闩锁可控ligbt器件
CN106449633B (zh) 瞬态电压抑制器及其制造方法
CN101373768A (zh) 半导体器件
CN105186478A (zh) 瞬态电压抑制器
TWI722487B (zh) 具有浮接基極之矽控整流器
CN111048508B (zh) 一种双向lvtscr的esd或浪涌防护方法
CN102593155B (zh) 一种基于多孔道均流的瞬态电压抑制器
CN107919355B (zh) 超低残压低容瞬态电压抑制器及其制造方法
CN101771042B (zh) 低电容电压可编程tvs器件
CN206742246U (zh) 一种四路esd防护的tvs二极管
CN207217533U (zh) 一种小型化的低容瞬态电压抑制器
CN106158851A (zh) 一种双向超低电容瞬态电压抑制器及其制作方法
CN204886173U (zh) 瞬态电压抑制器
CN103400841B (zh) 基于SiGe BiCMOS的宽带射频芯片静电保护电路
CN206947345U (zh) 一种超低电容tvs器件结构
CN111312710B (zh) 一种低残压低容值的esd器件及制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant