CN101221952B - 用以保护一内部集成电路的半导体结构及其制造方法 - Google Patents

用以保护一内部集成电路的半导体结构及其制造方法 Download PDF

Info

Publication number
CN101221952B
CN101221952B CN200810005158.2A CN200810005158A CN101221952B CN 101221952 B CN101221952 B CN 101221952B CN 200810005158 A CN200810005158 A CN 200810005158A CN 101221952 B CN101221952 B CN 101221952B
Authority
CN
China
Prior art keywords
type
doped regions
trap
substrate
those
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810005158.2A
Other languages
English (en)
Other versions
CN101221952A (zh
Inventor
黄志丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Taiwan Corp
Original Assignee
System General Corp Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by System General Corp Taiwan filed Critical System General Corp Taiwan
Publication of CN101221952A publication Critical patent/CN101221952A/zh
Application granted granted Critical
Publication of CN101221952B publication Critical patent/CN101221952B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构及其制造方法，用以保护一内部集成电路，其半导体结构包括：一基板；多个第一掺杂区形成在基板中且位于一N型阱之内；多个第二掺杂区形成在基板中且位于一P型阱之内；一N型区形成在基板中且包围住N型阱与P型阱；一焊垫形成在基板之上且电性连接于至少一第一掺杂区；以及一第一接地端和一第二接地端分别位于与N型区的外侧和内侧相对应处。并且第二掺杂区与第一掺杂区分隔，而在N型区内的第一和第二掺杂区与基板藉由N型区分隔。此外第二接地端电性连接于至少一第二掺杂区。

Description

用以保护一内部集成电路的半导体结构及其制造方法
技术领域
本发明涉及一种半导体结构及其制造方法，且特别涉及一种用以保护一内部集成电路的硅控整流器(silicon controlled rectifier，SCR)静电放电(electrostatic discharge，ESD)结构及其制造方法。
背景技术
静电放电(electrostatic discharge，ESD)防护组件至今已广泛地应用在互补式金-氧-半(CMOS)电路上，以防护静电放电所造成的内部集成电路损坏。请参照图1，其绘示一种利用PN接面构成的传统ESD防护组件的剖面示意图。如图1所示的ESD组件为一二极管，且二极管设置于焊垫(pad)与内部电路之间，以防止内部电路因静电放电流经焊垫至内部电路所造成的损坏。因此，PN接面可以构成一二极管，并且设置于焊垫与内部电路之间。以内部电路为例，内部电路可以是一超大型集成(VLSI)电路，而PN接面则经常被当成一ESD防护组件，且使用于CMOS制程的集成电路(IC)中。如图1所示，其用以保护一内部集成电路的半导体结构包括一P型基板(掺杂P型离子的基板)100；一N型阱110形成在P型基板100之内；一P型掺杂区116位于N型阱110之内且电性连接于焊垫，以构成一ESD防护组件(即二极管112)；以及一N型掺杂区114位于N型阱110之内且电性连接于电压源(Vcc)。此外，一P型掺杂区116位于P型基板100之内且电性连接于接地端。此传统ESD防护组件通常设置于内部电路与焊垫之间，以保护一内部电路因静电放电损伤所引起的毁坏。
然而一般的ESD防护组件，因传导线的传播特性及组件的尺寸较大，使其不适合应用在高电压CMOS制程。且电流流经ESD组件不一，亦会影响ESD组件的电性，比如崩溃电压(breakdown voltage)。除此之外，在高电压CMOS制程中，二极管ESD组件通常会附带一与内部电路共享的接地端。当高电压ESD组件承受达400伏特的高电压，如果ESD组件的接地端与低电压(如5伏特)内部电路共享时，其内部电路会因接地端未固定在0伏特，导致内部电路的电性受影响，尤其是当内部电路为一模拟式集成电路时。
发明内容
本发明有关于一种半导体结构，用以保护一内部集成电路。其可配置于焊垫的正下方，以减少芯片区域。且半导体结构包括两个接地端可独立地电性连接于不同的电路。
根据本发明，提出一种用以保护一内部集成电路的半导体结构，此半导体结构至少包括：
一基板；
多个第一掺杂区形成在基板中且实质上位于一N型阱之内；
多个第二掺杂区形成在基板中且位于一P型阱之内，并且第二掺杂区与第一掺杂区分隔；
一N型区形成在基板中且包围住N型阱与P型阱，其中在N型区内的第一和第二掺杂区与基板藉由N型区分隔；
一焊垫形成在基板之上且电性连接于至少一第一掺杂区；以及
一第一接地端与一第二接地端分别位于与N型区的外侧和内侧相对应处，且第二接地端电性连接于至少一第二掺杂区。
根据本发明，提出一种用以保护一内部集成电路的半导体结构的制造方法，包括：
提供一基板；
形成一N型区在该基板中；
形成一N型阱及一P型阱，且形成该N型区的步骤在形成该N型阱及该P型阱的步骤前完成；
形成多个第一掺杂区在该基板中且实质上位在该N型阱之内；
形成多个第二掺杂区在该基板中且位在该P型阱之内，且该些第二掺杂区与该些第一掺杂区分隔，并且藉由该N型区分隔开在该N型区内的该些第一和该些第二掺杂区与该基板；
形成一焊垫在该基板上方，且电性连接该焊垫于至少一该些第一掺杂区；以及
分别设置一第一接地端和一第二接地端于对应该N型区的外侧和内侧处，且电性连接该第二接地端于至少一该些第二掺杂区。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
附图说明
图1绘示一种利用PN接面构成的传统ESD防护组件的剖面示意图；
图2绘示依照本发明的第一实施例的一种低电压SCR-ESD防护组件的剖面示意图；
图3绘示依照本发明的第一实施例的一种高电压SCR-ESD防护组件的剖面示意图；
图4绘示依照本发明的第二实施例的一种低电压SCR-ESD防护组件的剖面示意图；
图5绘示依照本发明的第二实施例的一种高电压SCR-ESD防护组件的剖面示意图；及
图6绘示依照本发明的一种用以保护一内部集成电路的半导体结构的制造方法的流程图。
主要组件符号说明
100、200、300、400、500：P型基板；
110、210、310、410、510：N型阱；
112：二极管；
114、214、224、314、324、414、424、514、524、N+：N型掺杂区；
116、216、226、236、316、326、336、416、426、436、516、526、536、P+：P型掺杂区；
202、302：N型深阱；
208、308、408、508：P型阱；
218、318、418、518：场氧化层；
404、504：N型埋层；
406、506：N型通道；
600～650：步骤流程；
A-A’：半导体结构的中心线；
d：距离；
GND1：第一接地端；
GND2：第二接地端；
Q1：垂直式npn双极晶体管；
Q2：垂直式pnp双极晶体管；
S1：SCR电路；
Vcc：电压源；及
Vss：接地端。
具体实施方式
本发明提出两个实施例，以说明用以保护一内部集成电路的半导体结构。然而，这些实施例揭露于此是用以说明本发明，并非用以限定本发明的范围。
再者，基础技术如P型阱、N型阱、N型深阱及N型埋层，为本发明领域的普通技术人员已知的结构，因此不再详细说明。此外，用以说明实施例的图标和本发明提出的应用仅显示其主要特性，以避免混淆本发明的技术特点。因此本说明及图标用以说明本发明，并非限定本发明。
第一实施例
第一实施例将提出一种用以保护一内部集成电路的半导体结构，以改善静电放电防护组件的电性。请参照图2，其绘示依照本发明的第一实施例的一种低电压硅控整流器(SCR)静电放电(ESD)防护组件的剖面示意图，请同时参照图3，其绘示依照本发明的第一实施例的另一种高电压SCR-ESD防护组件的剖面示意图。
如图2所示的半导体结构包括一P型基板200；多个第一掺杂区形成在基板200中且实质上位于一N型阱210之内，并且按顺序排列如一N型掺杂区214、一P型掺杂区216、一N型掺杂区214、一P型掺杂区216、一N型掺杂区214的”N+P+N+P+N+”结构；一焊垫形成在P型基板200之上且电性连接于至少一第一掺杂区，例如焊垫与第一掺杂区中间的N型掺杂区214电性连接，以及与邻接其N型掺杂区214的P型掺杂区216电性连接。另外两个N型掺杂区214靠近N型阱210的边界；多个第二掺杂区形成在P型基板中且分别位于P型阱208之内，比如N型掺杂区224和P型掺杂区226。且第二掺杂区(即N型掺杂区224和P型掺杂区226)与第一掺杂区(即N型掺杂区214和P型掺杂区216)分隔，并且在P型阱208内的N型掺杂区224靠近第一掺杂区；一N型区形成在P型基板中且包围住N型阱210和P型阱208，并藉以场氧化层(field oxide，FOX)218将其互相分隔开。在第一实施例中，藉以一N型深阱202的形成，以成为本发明的N型区。于是第一与第二掺杂区(在N型区的内)与P型基板200藉由N型区(即202)分隔。此外第一接地端(如GND1)和第二接地端(如GND2)分别位于与N型区的外侧和内侧相对应处，且第二接地端电性连接于至少一第二掺杂区。
在图2中，本发明的半导体结构是一低电压SCR组件，图中显示出两个N型掺杂区214跨越N型阱210的边界且部份位于P型阱208之内。图中亦显示出其半导体结构左右对称于A-A’线，而接下来的说明仅以半导体结构的其中一侧(如左侧)来讨论，因另一侧半导体结构是一样的结构，故省略另一侧的讨论。根据本发明，一ESD防护电路以一SCR电路S1构成，其包括一垂直式npn双极晶体管Q1和一垂直式pnp双极晶体管Q2且具有一共同的基极与集电极电流。
请参照图2，其垂直式晶体管Q1具有一基极区214、一射极区216和一集电极区208。且基极区214是一N型掺杂区，射极区216是一P型掺杂区，集电极区208是一P型阱区。其垂直式晶体管Q2具有一基极区226、一集电极区202和一射极区224。且基极区226是一P型掺杂区，射极区224是一N型掺杂区，集电极区202是一N型深阱区。
在本实施例中，图2的半导体结构具一低崩溃电压的设计，藉由形成部分N型掺杂区214在集电极区(P型阱)208之内。当于一ESD防护电路激活，会产生栓锁(latch-up)效应，使一强大的电流经由SCR流至GND2。
在图2的半导体结构中，亦显示出多个第三掺杂区形成在P型基板200中且位于N型区(即202)的外侧，比如P型掺杂区236。其中第三掺杂区紧邻于第二掺杂区(即P型掺杂区226及N型掺杂区224)，而且第一接地端(GND1)电性连接于至少一第三掺杂区(即P型掺杂区236)。因此在图2的半导体结构中，显示出接地端GND1和GND2藉由N型深阱202分隔。在实际应用上，GND1和GND2可以独立地电性连接于不同的电路(如”dirty”电路及”clean”电路)，以改善组件的电性。例如一高电压ESD防护组件及其电路电性连接于接地端GND2，而低电压内部集成电路电性连接于另一接地端GND1，且GND1与GND2分隔。在本发明中两个独立接地端，以高电压寄生信号(parasitic signals)连接至GND2，其低电压内部集成电路就不会受影响。因此，当N型深阱202分隔开高电压ESD防护电路(连接于GND2)与低电压内部电路(连接于GND1)时，在图2中用以保护一内部电路的半导体结构可大大地增强绝缘能力，以避免内部电路受GND2中的高电压寄生信号影响。
请参照图3，其绘示依照本发明的第一实施例的一种高电压SCR-ESD防护组件的剖面示意图。图3的高电压SCR-ESD防护组件与图2的低电压SCR-ESD防护组件的区别在于N型区是否完全包围住第一掺杂区。根据图3，邻近N型阱310的边界的两个N型掺杂区314位于N型阱310之内。在本实施例中，图3的半导体结构的设计具有高崩溃电压，而(N型掺杂区314边缘与P型阱308边缘的间距)距离d越宽，则崩溃电压越高。
如图3所示的半导体结构包括一P型基板300；多个第一掺杂区包括N型掺杂区314与P型掺杂区316(其按顺序排列如”N+P+N+P+N+”)，形成在P型基板300中且位于一N型阱310之内，且N型阱310完全包围住第一掺杂区；一焊垫形成在P型基板300之上，且焊垫与第一掺杂区中间的N型掺杂区314电性连接，以及与邻接其N型掺杂区314的P型掺杂区316电性连接；多个第二掺杂区包括N型掺杂区324和P型掺杂区326，形成在P型基板300中且分别位于P型阱308之内。且第二掺杂区(即N型掺杂区324和P型掺杂区326)与第一掺杂区(即N型掺杂区314和P型掺杂区316)分隔。与图2相同地，在P型基板300中藉以形成一N型深阱302，以成为一N型区，以包围住N型阱310及P型阱308，并藉以场氧化层318将其互相分隔开。于是第一与第二掺杂区与P型基板300藉由N型区(即302)分隔。同样地，多个第三掺杂区形成在P型基板300中且位于N型区的外侧，比如P型掺杂区336。而且接地端GND1和GND2藉由依本发明所建立的N型区分隔，即第一接地端(如GND1)和第二接地端(如GND2)分别位于与N型区(如302)的外侧和内侧相对应处。如图3所示，第一接地端(GND1)电性连接于至少一第三掺杂区(即P型掺杂区336)，而第二接地端(GND2)电性连接于至少一第二掺杂区。
在图3中，本发明的半导体结构是一高电压SCR组件，第一实施例(图2)与第二实施例(图3)的半导体结构的区别在于N型掺杂区314完全被N型阱310包围住，且N型掺杂区314与P型阱308的间距为一距离d。此外图3中的半导体结构亦左右对称于A-A’线，因此半导体结构的其中一侧的说明亦会适用于另一侧的说明。根据本发明，一ESD防护电路以一SCR电路S1构成，且位于半导体结构的其中一侧，其包括一垂直式npn双极晶体管Q1和一垂直式pnp双极晶体管Q2且具有一共同的基极与集电极电流。
请参照图3，其垂直式晶体管Q1具有一基极区314、一射极区316和一集电极区308。且基极区314是一N型掺杂区，射极区316是一P型掺杂区，集电极区308是一P型阱区。其垂直式晶体管Q2具有一基极区326、一集电极区302和一射极区324。且基极区326是一P型掺杂区，射极区324是一N型掺杂区，集电极区302是一N型深阱区。当于一ESD防护电路激活，会产生栓锁效应，使一强大的电流经由SCR流至GND2。
同样地，在图3的半导体结构中，显示出接地端GND1和GND2藉由N型深阱302分隔。在实际应用上，GND1和GND2可以独立地电性连接于不同的电路(如”dirty”电路及”clean”电路)，以改善组件的电性，例如一高电压ESD防护组件及其电路电性连接于接地端GND2，而低电压内部集成电路电性连接于另一接地端GND1，且GND1系与GND2分隔。在本发明中两个独立接地端，以高电压寄生信号连接至GND2，其低电压内部集成电路就不会受影响。因此，当N型深阱302分隔开高电压ESD防护电路(连接于GND2)与低电压内部电路(连接于GND1)时，在图3中用以保护一内部电路的半导体结构可大大地增强绝缘能力，以避免内部电路受GND2中的高电压寄生信号影响。
第二实施例
在第二实施例中，其N型区的形成与第一实施例不同，然而本实施例所揭露的半导体结构亦可以保护内部集成电路，以改善ESD防护组件的电性。请参照图4，其绘示依照本发明的第二实施例的一种低电压SCR-ESD防护组件的剖面示意图，同时请参照图5，其绘示依照本发明的第二实施例的另一种高电压SCR-ESD防护组件的剖面示意图。由图中显示。图4与图2的半导体结构的区别在于用以隔离接地端GND1与GND2的N型区，其中图2的N型区是一N型深阱202，而图4的N型区包括一N型埋层404和一N型通道406。同样地，图5与图3的半导体结构的区别在于用以隔离接地端GND1及GND2的N型区，其中图3的N型区是一N型深阱302，而图5的N型区包括一N型埋层504与一N型通道506。
如图4所示的半导体结构包括一P型基板400；多个第一掺杂区，比如N型掺杂区414及P型掺杂区416(其按顺序排列如”N+P+N+P+N+”)，形成在基板400中且位于一N型阱410的内；一焊垫形成在P型基板400的上且电性连接于第一掺杂区，例如焊垫与第一掺杂区中间的N型掺杂区414电性连接，以及与邻接其N型掺杂区414的P型掺杂区416电性连接焊垫。另外两个N型掺杂区414靠近N型阱410的边界；多个第二掺杂区形成在P型基板中且分别位于P型阱408之内，比如N型掺杂区424和P型掺杂区426，且第二掺杂区与第一掺杂区分隔；一N型区形成在P型基板400中，以包围住N型阱410和P型阱408，并藉以场氧化层418将其互相分隔开。在第三实施例中，N型区包括一N型埋层404及一N型通道406，而N型通道406可以是一N型阱或者一N型槽(Sinker)，且形成在P型基板400中且紧邻于P型阱408。且N型通道406连接于N型埋层404，其中N型通道406加上N型埋层404如一帽型的整合结构，以包围住N型阱410及N型阱408。
同样地，在N型区(即N型埋层404加上N型通道406)内的第一和第二掺杂区与P型基板400藉由N型区分隔。第一接地端(GND1)和第二接地端(GND2)分别位于与N型区的外侧和内侧相对应处，且第二接地端电性连接于至少一第二掺杂区。依照图4所示的低电压SCR组件，图中显示出两个N型掺杂区414跨越N型阱410的边界且部份位于P型阱408之内。图4的半导体结构亦显示出多个第三掺杂区，比如P型掺杂区436，形成在P型基板400中且位于N型区的外侧。依照图5所示的本发明第二实施例的高电压SCR-ESD防护组件，其与图4所示的低电压SCR-ESD防护组件除了N型区是否完全包围住第一掺杂区之外几乎一模一样。根据图5，邻近N型阱510的边界的两个N型掺杂区514位于N型阱510之内。
如图5所示的半导体结构包括一P型基板500；多个第一掺杂区(包括N型掺杂区514及P型掺杂区516按顺序排列成”N+P+N+P+N+”)位于一N型阱510之内，图中显示出图5的N型阱510完全包围住第一掺杂区；一焊垫形成在P型基板500之上且电性连接于一指定的N型掺杂区514及其N型掺杂区514所邻接的P型掺杂区516；多个第二掺杂区包括N型掺杂区524和P型掺杂区526，形成在P型基板500中且分别位于P型阱508之内，且第二掺杂区与第一掺杂区分隔。与图4同样地，在P型基板500中藉由形成一N型埋层504与一N型通道506，以成为一N型区，以包围住N型阱510及P型阱508，并藉以场氧化层518将其互相分隔开。于是第一与第二掺杂区与P型基板500藉由N型区分隔。同样地，接地端GND1和GND2藉由依本发明所建立的N型区分隔，其中包括电性连接。
同样地，多个第三掺杂区，比如P型掺杂区536，第三掺杂区形成在P型基板500中且位于N型区的外侧。
此外，图4与图5都显示出第一接地端(GND1)电性连接于至少一第三掺杂区(即P型掺杂区436)，而第二接地端(GND2)电性连接于至少一第二掺杂区(即N型掺杂区414和P型掺杂区416)。因此图4与图5的半导体结构显示出接地端GND1和GND2藉由N型区(即N型埋层404加上N型通道406)分隔。
在图4中，本发明的半导体结构是一低电压SCR组件，同时在图5中，本发明的半导体结构是一种高电压SCR组件。图4与图5的半导体结构的区别在于图5的N型掺杂区514完全被N型阱510包围住，且N型掺杂区514与P型阱508的间距为一距离d。此外图4与图5的半导体结构都左右对称于A-A’线，因图4与图5的半导体结构是左右对称的结构，故半导体结构的其中一侧的说明亦会适用于另一侧的说明。根据本发明，一ESD防护电路以一SCR电路S1构成，且位于半导体结构的其中一侧，其包括一垂直式npn双极晶体管Q1和一垂直式pnp双极晶体管Q2且具有一共同的基极与集电极电流。
请参照图4，其垂直式晶体管Q1包括一基极区414(一N型掺杂区)、一射极区416(一P型掺杂区)和一集电极区408(P型阱区)。其垂直式晶体管Q2包括一基极区426(一P型掺杂区)、一集电极区404(一N型埋层)和一射极区424(一N型掺杂区)。当于一ESD防护电路激活，会产生栓锁效应，使一强大的电流经由SCR流至GND2。
请参照图5，其垂直式晶体管Q1包括一基极区514(一N型掺杂区)、一射极区516(一P型掺杂区)和一集电极区508(P型阱区)。其垂直式晶体管Q2包括一基极区526(一P型掺杂区)、一集电极区504(一N型埋层)和一射极区524(一N型掺杂区)。当于一ESD防护电路激活，会产生栓锁效应，使一强大的电流经由SCR流至GND2。
同样地，在图4与图5的半导体结构中，显示出接地端GND1和GND2藉由N型区(即N型埋层504加上N型通道506)分隔。在实际应用上，GND1和GND2可以独立地电性连接于不同的电路(如”dirty”电路及”clean”电路)，以改善组件的电性，其说明如同第一实施例。
请参照图6，其绘示依照本发明的一种用以保护一内部集成电路的半导体结构的制造方法的流程图。其制造方法包括下列步骤。
首先，如步骤600所示，提供一离子掺杂基板，比如一P型基板。
接着，如步骤610所示，形成一N型区、一N型阱和一P型阱在基板中，其中形成N型区的步骤在形成N型阱及P型阱的步骤前完成，且N型区的形成可藉以形成一N型深阱(如图2与图3)在基板中，或藉以形成一N型埋层加上N型通道的帽型结构(如图4与图5)在基板中，以包围住N型阱及P型阱。
然后，如步骤620所示，形成多个第一掺杂区(依序形成如”N+P+N+P+N+”)在基板中且实质上位于N型阱之内，其中两个N型掺杂区靠近N型阱的边界。当应用于低电压SCR-ESD组件时，将如图2与图4所示的第一掺杂区的两个N型掺杂区跨越N型阱(210/410)的边界，而应用于高电压SCR-ESD组件时，将如图3与图5所示的N型阱(310/510)完全包围住第一掺杂区。
接着，如步骤630所示，形成多个第二掺杂区在基板中且位于P型阱之内。且第二掺杂区与第一掺杂区分隔，于是第一与第二掺杂区与基板藉由N型区分隔。其制造方法更包括形成多个第三掺杂区在基板中且位于N型区的外侧，并且紧邻于第二掺杂区。
然后，如步骤640所示，形成一焊垫在基板之上且电性连接于至少一第一掺杂区，如实施例中显示，焊垫与第一掺杂区中间的N型掺杂区电性连接，以及与邻接其N型掺杂区的P型掺杂区电性连接。
接着，如步骤650所示，至少形成一第一接地端和一第二接地端，且分别设置于对应N型区外侧和内侧处，其中第二接地端电性连接于至少一第二掺杂区。
综上所述，藉由一N型区将一半导体结构区分为两个独立的接地端，如此可独立地电性连接于不同的电路，使内部电路的电性不致受影响。
虽然本发明已以较佳的实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求书所界定者为准。

Claims (21)

1.一种半导体结构，用以保护一内部集成电路，其特征在于，包括：
一基板；
多个第一掺杂区，形成在该基板中且位于一N型阱之内；
多个第二掺杂区，形成在该基板中且位于一P型阱之内，该些第二掺杂区与该些第一掺杂区分隔；
一N型区，形成在基板中且包围住该N型阱及该P型阱，其中在该N型区内的该些第一及该些第二掺杂区与该基板藉由该N型区分隔；
一焊垫，形成在该基板之上且电性连接于至少一该些第一掺杂区；以及
一第一接地端及一第二接地端，分别位于与该N型区的外侧及内侧相对应处且被该N型区分隔，且该第二接地端电性连接于至少一该些第二掺杂区，该第一接地端及该第二接地端相互独立的连接于不同电路；
其中，所述内部集成电路电性连接于所述第一接地端。
2.如权利要求1所述的半导体结构，其特征在于，更包括：
多个第三掺杂区形成在该基板中且位于该N型区的外侧，其中该些第三掺杂区紧邻于该些第二掺杂区。
3.如权利要求2所述的半导体结构，其特征在于，该第一接地端电性连接于至少一该些第三掺杂区。
4.如权利要求1所述的半导体结构，其特征在于，该些第一掺杂区包括多个N型掺杂区和P型掺杂区，以及二个靠近N型阱边界的N型掺杂区。
5.如权利要求4所述的半导体结构，其特征在于，该些第一掺杂区按顺序排列成N型、P型、N型、P型、N型掺杂区。
6.如权利要求5所述的半导体结构，其特征在于，在该P型阱内的该些第二掺杂区包括一N型掺杂区和一P型掺杂区，并且该N型掺杂区靠近该些第一掺杂区。
7.如权利要求5所述的半导体结构，其特征在于，该焊垫与该些第一掺杂区中间的该N型掺杂区电性连接，以及与邻接该N型掺杂区的该P型掺杂区电性连接。
8.如权利要求4所述的半导体结构，其特征在于，邻近该N型阱的边界的该些N型掺杂区位于该N型阱之内。
9.如权利要求1所述的半导体结构，其特征在于，该N型区是一N型深阱，以包围住该N型阱及该P型阱。
10.如权利要求1所述的半导体结构，其特征在于，该N型区包括：
一N型埋层，形成在该基板中且位于该N型阱及该P型阱之下；以及
一N型通道，形成在该基板中且紧邻于该P型阱，并且该N型通道连接于该N型埋层；
其中，该N型通道和该N埋层整合成一帽型结构，以包围住该N型阱及该P型阱。
11.如权利要求10所述的半导体结构，其特征在于，该N型通道是一N型阱。
12.如权利要求1所述的半导体结构，其特征在于，该基板是一P型基板。
13.一种用以保护一内部集成电路的半导体结构的制造方法，包括：
提供一基板；
形成一N型区在该基板中；
形成一N型阱及一P型阱，且形成该N型区的步骤在形成该N型阱及该P型阱的步骤前完成；
形成多个第一掺杂区在该基板中且位在该N型阱之内；
形成多个第二掺杂区在该基板中且位在该P型阱之内，且该些第二掺杂区与该些第一掺杂区分隔，并且藉由该N型区分隔开在该N型区内的该些第一和该些第二掺杂区与该基板；
形成一焊垫在该基板上方，且电性连接该焊垫于至少一该些第一掺杂区；以及
分别设置一第一接地端和一第二接地端于对应该N型区的外侧和内侧处，该第一接地端和第二接地端被该N型区分隔，且电性连接该第二接地端于至少一该些第二掺杂区，该第一接地端和第二接地端相互独立的连接于不同电路；
其中，所述内部集成电路电性连接于所述第一接地端。
14.如权利要求13所述的方法，其特征在于，更包括：
形成多个第三掺杂区在该基板中，该些第三掺杂区紧邻于该些第二掺杂区且位在该N型区的外侧。
15.如权利要求14所述的方法，其特征在于，更包括：
电性连接该第一接地端于至少一该些第三掺杂区。
16.如权利要求13所述的方法，其特征在于，形成该些第一掺杂区的步骤，包括形成多个N型掺杂区和多个P型掺杂区，且其中二N型掺杂区邻近该N型阱的边界。
17.如权利要求16所述的方法，其特征在于，形成该些第一掺杂区的步骤中，包括：依序形成N型、P型、N型、P型、N型掺杂区。
18.如权利要求17所述的方法，其特征在于，在该P型阱内的该些第二掺杂区包括一N型掺杂区和一P型掺杂区，且该N型掺杂区靠近该些第一掺杂区。
19.如权利要求17所述的方法，其特征在于，该焊垫与该些第一掺杂区中间的该N型掺杂区电性连接，以及与邻接该N型掺杂区的该P型掺杂区电性连接。
20.如权利要求13所述的方法，其特征在于，在进行形成该N型区的步骤时，包括在该基板中形成一N型深阱，以包围住该N型阱及该P型阱。
21.如权利要求13所述的方法，其特征在于，在形成该N型区的步骤中，包括：形成与该P型阱紧邻的一N型沟道和形成位于该N型阱及该P型阱下面的一N型埋层；该N型沟道和该N型埋层皆形成在该基板中且整合成一帽型结构，以包围住该N型阱及该P型阱。
CN200810005158.2A 2007-05-11 2008-01-23 用以保护一内部集成电路的半导体结构及其制造方法 Expired - Fee Related CN101221952B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/798,212 2007-05-11
US11/798,212 US7834400B2 (en) 2007-05-11 2007-05-11 Semiconductor structure for protecting an internal integrated circuit and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN101221952A CN101221952A (zh) 2008-07-16
CN101221952B true CN101221952B (zh) 2011-12-21

Family

ID=39631671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810005158.2A Expired - Fee Related CN101221952B (zh) 2007-05-11 2008-01-23 用以保护一内部集成电路的半导体结构及其制造方法

Country Status (3)

Country Link
US (1) US7834400B2 (zh)
CN (1) CN101221952B (zh)
TW (1) TWI358812B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910951B2 (en) * 2008-06-18 2011-03-22 National Semiconductor Corporation Low side zener reference voltage extended drain SCR clamps
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
TWI416697B (zh) * 2009-10-21 2013-11-21 Silicon Motion Inc 靜電放電保護裝置
US8324658B2 (en) * 2010-02-01 2012-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit for RFID tag
US8299533B2 (en) * 2010-11-24 2012-10-30 International Business Machines Corporation Vertical NPNP structure in a triple well CMOS process
US8692289B2 (en) * 2012-07-25 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fast turn on silicon controlled rectifiers for ESD protection
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
CN103325782A (zh) * 2013-04-24 2013-09-25 苏州硅智源微电子有限公司 使用垂直型npn晶体管的静电放电夹
US10381342B2 (en) * 2015-10-01 2019-08-13 Texas Instruments Incorporated High voltage bipolar structure for improved pulse width scalability
CN109037195B (zh) * 2017-06-12 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107359160A (zh) * 2017-07-28 2017-11-17 深圳市硕凯电子股份有限公司 一种双向超低容esd防护芯片结构及其制造方法
CN109787208B (zh) * 2017-11-13 2020-05-08 台湾类比科技股份有限公司 高压静电保护电路及其低压源极触发静电电流放电电路
TWI646653B (zh) * 2017-12-28 2019-01-01 新唐科技股份有限公司 橫向擴散金屬氧化物半導體場效電晶體
CN111106109A (zh) * 2019-12-24 2020-05-05 上海贝岭股份有限公司 正负压接口的静电放电钳位保护元件
US20220254771A1 (en) * 2021-02-05 2022-08-11 Macronix International Co., Ltd. Semiconductor circuit and manufacturing method for the same
TWI790119B (zh) * 2022-02-11 2023-01-11 新唐科技股份有限公司 用於具有雙接地端的電路系統的防護裝置
CN116259587A (zh) * 2023-01-05 2023-06-13 中国移动通信有限公司研究院 一种隔离结构及芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626882A (en) * 1984-07-18 1986-12-02 International Business Machines Corporation Twin diode overvoltage protection structure
US5012317A (en) * 1986-04-11 1991-04-30 Texas Instruments Incorporated Electrostatic discharge protection circuit
US5742084A (en) * 1996-05-03 1998-04-21 Winbond Electronics Corporation Punchthrough-triggered ESD protection circuit through gate-coupling
US6215157B1 (en) * 1998-07-31 2001-04-10 Nec Corporation Electrostatic discharge protection circuit for a semiconductor integrated circuit and layout thereof
US6268992B1 (en) * 1999-04-15 2001-07-31 Taiwan Semiconductor Manufacturing Company Displacement current trigger SCR
US6545321B2 (en) * 2001-03-19 2003-04-08 Nec Electronics Corporation ESD protection circuit for a semiconductor integrated circuit
CN1466208A (zh) * 2002-07-01 2004-01-07 旺宏电子股份有限公司 双极性输入垫的静电放电保护装置及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786430A (ja) * 1993-09-14 1995-03-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP1368875A1 (en) * 2001-03-16 2003-12-10 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626882A (en) * 1984-07-18 1986-12-02 International Business Machines Corporation Twin diode overvoltage protection structure
US5012317A (en) * 1986-04-11 1991-04-30 Texas Instruments Incorporated Electrostatic discharge protection circuit
US5742084A (en) * 1996-05-03 1998-04-21 Winbond Electronics Corporation Punchthrough-triggered ESD protection circuit through gate-coupling
US6215157B1 (en) * 1998-07-31 2001-04-10 Nec Corporation Electrostatic discharge protection circuit for a semiconductor integrated circuit and layout thereof
US6268992B1 (en) * 1999-04-15 2001-07-31 Taiwan Semiconductor Manufacturing Company Displacement current trigger SCR
US6545321B2 (en) * 2001-03-19 2003-04-08 Nec Electronics Corporation ESD protection circuit for a semiconductor integrated circuit
CN1466208A (zh) * 2002-07-01 2004-01-07 旺宏电子股份有限公司 双极性输入垫的静电放电保护装置及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CN 1466208 A,全文.
JP特开平11-204737A 1999.07.30

Also Published As

Publication number Publication date
US20080277728A1 (en) 2008-11-13
CN101221952A (zh) 2008-07-16
TW200845353A (en) 2008-11-16
TWI358812B (en) 2012-02-21
US7834400B2 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
CN101221952B (zh) 用以保护一内部集成电路的半导体结构及其制造方法
US7880223B2 (en) Latch-up free vertical TVS diode array structure using trench isolation
US8947841B2 (en) Protection systems for integrated circuits and methods of forming the same
KR101042140B1 (ko) 바이폴라 트랜지스터 베이스 스내치를 사용한 대칭 블로킹 과도전압 억제기
US9461031B1 (en) Latch-up free vertical TVS diode array structure using trench isolation
US9793256B2 (en) Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
JP4209432B2 (ja) 静電破壊保護装置
KR101975608B1 (ko) 고전압용 esd 트랜지스터 및 그 정전기 보호 회로
TWI701798B (zh) 側向暫態電壓抑制器
US20020017654A1 (en) Protection device with a silicon-controlled rectifier
US20140319598A1 (en) Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US10141300B1 (en) Low capacitance transient voltage suppressor
JP2022517016A (ja) 高電圧許容型高速インターフェースのための低漏れ電流による電気的過負荷保護
US6977420B2 (en) ESD protection circuit utilizing floating lateral clamp diodes
US9673189B2 (en) ESD unit
US7323752B2 (en) ESD protection circuit with floating diffusion regions
WO2005083798A1 (en) Low capacitance esd-protection structure under a bond pad
US20140167169A1 (en) Esd protection circuit
US5138413A (en) Piso electrostatic discharge protection device
JP5156331B2 (ja) 半導体装置
JP2003060059A (ja) 保護回路および保護素子
JPH09326472A (ja) パッド保護ダイオード構成体
US6147852A (en) Device for protecting an integrated circuit against electrostatic discharges
US20220005803A1 (en) Electro-static discharge protection devices having a low trigger voltage
US9276060B2 (en) Triode

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111221

Termination date: 20220123

CF01 Termination of patent right due to non-payment of annual fee