TWI358812B - A semiconductor structure for protecting an intern - Google Patents
A semiconductor structure for protecting an intern Download PDFInfo
- Publication number
- TWI358812B TWI358812B TW097102718A TW97102718A TWI358812B TW I358812 B TWI358812 B TW I358812B TW 097102718 A TW097102718 A TW 097102718A TW 97102718 A TW97102718 A TW 97102718A TW I358812 B TWI358812 B TW I358812B
- Authority
- TW
- Taiwan
- Prior art keywords
- type
- region
- well
- doped regions
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims description 15
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 10
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 10
- 108091006146 Channels Proteins 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052772 Samarium Inorganic materials 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 claims 1
- 238000005476 soldering Methods 0.000 claims 1
- 239000002023 wood Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009747 swallowing Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
1358812 I ·
TW3307PA 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體結構及其製造方法，且特 • 別是有關於一種用以保護一内部積體電路之石夕控整流晶 體（silicon controlled rectifier，SCR)靜電放電（eiectrostatic discharge，ESD)結構及其製造方法。 【先前技術】 靜電放電（electrostatic discharge，ESD)防護元件至今 =廣泛地應用在互補式金_氧_半（CM〇s)電路上，以防護靜 电放電所造成之内部積體電路損壞。請參照第1圖，其繪 :2利用P N接面構成之傳統E s D防護元件之剖面示意 嗖置;^ 所不之ESD 70件係為一二極體’且二極體係 放與内部電路之間，以防止内部電路因靜電 可内部電路所造成之損壞。因此，ΡΝ接面 内部電ί為;U且設置於銲墊與内部電路之間。以 电路為例’内部電路可 θ 路，而ΡΝ接面則經常被當成二- 製程之積體電路(Ic)+ :防&件，且使用於 護-内部積體電路之半導體=圖所示，其用以保
型離子之基板—心Df係包括—p型基板(摻雜P
内…P型摻雜區116位在N二形成在P型基板100之 銲塾，以構成- ESD防護元件%井110之内且電性連接於 型推雜區m位在以及一 N <内且-电性連接於電壓源 6 1358812 • »
TW3307PA (Vcc)此外，—P型摻雜區116位在P型基板100之内且 電眭連接於接地端。此傳統ESD防護元件通常設置於内部 電路與I于墊之間，以保護一内部電路因靜電放電損傷所引 起之燦壞。 _ 然而一般之£SD防護元件，因傳導線之傳播特性及 兀件之尺寸較大，使其不適合應用在高電壓CMOS製程。 且電流流經ESD元件不一’亦會影響ESD元件之電性，
朋7貝電壓（breakdown voltage)。除此之外，在高電壓 CM〇S製裎中，二極體ESD元件通常會附帶一與内部電路 ^用之接地端。當高電壓ESD元件承受達400伏特之高電 如果ESD元件之接地端係與低電壓（如5伏特）内部電 :用日寸，其内部電路會因接地端未固定在〇伏特，導致 電性受影響，尤其是當内部電路係為一類比式 【發明内容】 有鑑於此，本發明提出一種半導體結 二 韻體電路。其可配置於銲墊之正下方則= ^且半導體結構包括兩個接地端 心、曰曰片區 同的電路。此外，本發㈣提出-製造其2性連接於不 本發明係提出__種用以保護__ 1方法。 體結構，此半導體結構至少包括：積體電路之半導 一基板； 獲數個第-穆雜區形成在基板中且
、貝上位在一 N 7 1 丄JJOO丄厶
TW3307PA 型井之内； 内，㈣餘騎巾騎在”型井之 弟一穆雜區係與第—摻雜區分隔； 一 Ν型區形成在基 其中在Ν型區内之證u 包圍住Ν型井與Ρ型井， 分隔； 之第―和#二推雜區與基板係藉㈣型區 •雜區^及㈣成在基板之上且電性連接於至少-第-接 外側和内端f別位在與Ν型區之 第二摻雜區。 妾也端係電性連接於至少一 體結構之製一種^以保護—内部積體電路之半導 提供-= 形成一 N型區在基板中； 形成一 N型井和一 p型 在形成N型井及P型井之步驟前型區之步驟係 井之:成複數個第一摻雜區在基二且實質上位在N型 内，:第成 第雜二= 分隔開在N型區内之第一笸$區分隔，並且藉由N型區 形成一物基L:第=與絲 —摻雜區；以及 連接銲墊於至少一第 8 1358812 I «
TW3307PA 分別設置一第一接地端和一第二接地端於對應該N 型區之外側和内側處，且電性連接第二接地端於至少一第 二摻雜區。 為讓本發明之目的、特徵和優點能更明顯易懂，下文 特舉一些較佳且不受限制的實施例，並配合所附圖式，作 詳細說明如下： 【實施方式】 本發明提出兩個實施例，以說明用以保護一内部積體 電路之半導體結構。然而，這些實施例揭露於此是用以說 明本發明，並非用以限定本發明之範圍。 再者，基礎技術如P型井、N型井、N型深井及N型 埋層，係為本發明領域中熟悉此技藝者已知的結構，因此 不再詳細說明。此外，用以說明實施例之圖示和本發明提 出之應用僅顯示其主要特性，以避免混淆本發明之技術特 點。因此本說明及圖示係用以說明本發明，並非限定本發 明。 第一實施例 第一實施例將提出一種用以保護一内部積體電路之 半導體結構，以改善靜電放電防護元件之電性。請參照第 2圖，其繪示依照本發明之第一實施例之一種低電壓矽控 整流晶體（SCR)靜電放電（ESD)防護元件之剖面示意圖，請 同時參照第3圖，其繪示依照本發明之第一實施例之另一 種南電摩SCR-ESD防護元件之别面不意圖。 9 丄JJOO丄厶
TW3307PA 2二===^ 2〗°之内’並且按順序排列如一 N型二二上位在- N型井 推雜區216、一 N型摻雜區214、—區叫、一 P型
型摻雜區2U之，，N+p+N+p+N+ P•㈣雜區叫、—N 基板細之上且電性連接於至少銲塾形成在Μ 係與第-摻雜區中間的_ 4;雜區’例如銲塾 鄰接其Ν型接雜區2…型摻:區’以及與 兩個Ν型摻雜區2Μ係靠近 接。另外 ::雜區形成在。型基板t且分:二之二界：：第
q摻雜區224和p型摻雜區 （P 型摻雜區214和P型換雜區加、弟一推雜區（即N 内之N型摻雜區224係靠)二隔’並且在P型井_ P型基板中且包圍住N:二—f雜區;一 N㈣成在 氧化層(field oxide，FOX) 218將：P型井2〇8，並糟以場 — )218將其互相分隔開。在第一實 ^中’ ^ Γ N型深井如之形成，Μ為本發明之N 品。於疋第-與第二摻雜區（在Ν型區之内）與ρ型 2⑼係藉由Ν型區（即2G2)分隔。此外第—接地端(如‘ =二接地端（如圖2)係分別位在與㈣區之外側和内 ^目對應處，且第二接地端係電性連接於矣少一第二推 區 〇 在第2圖中，本發明之半導體結構係〆低電壓卿 几件，圖中顯示出兩個N型摻雜區214跨越N型井21〇 1358812
TW3307PA 之j界且部份位在P型井2〇8之内。圖中亦顯示出其半導 =構係左右對稱於’線，而接下來的說明僅以半導體 j之其中—側（如左側）來討論，因另—側半導體結構係 ;的 '、。構，故省略另—側的討論。根據本發明，一 EsD =蔓，以一 SCR電路S1構成，其包括一垂直式叩η 又玉電晶體Q1和一垂直式ρηρ雙極電晶體Q2且具有一共 同的基極與集電極電流。 請參照第2圖’其垂直式電晶體Q1具有一基極區 214、一射極區216和—集電極區2〇8。且基極區214係一 二型摻雜㊣，射極區216係一 P型摻雜區，集電極區雇 糸- p型井區。其垂直式電晶體Q2具有一基極區226、 -集電極區202和-射極區224。且基極區226係一 ？型 接雜區，射極區224係一㈣摻雜區，集電極區 N型深井區。 你 之一第2圖之半導體結構具—低崩潰電壓 ^ 〇8 型摻雜區214在集電極區（Ρ =綱之内。當於- ESD防護電路啟動，會產生 (1伽h-up)效應、，使一強大的電流經由SCR流至G则。 F二第。2圖之半導體結構中，亦顯示出複數個第三摻雜 ㈣成在P型基板2GG中且位在N㈣（即2()2)側雜 雜區236。其中第三穆雜區係緊鄰 ^ ΐ(即p型換雜區226及N型摻雜區224)，而且 端（GND1)係電性連接於至少一第二 接地 236)。因此在第2圖之半導體結構;:顯二地:摻= 1358812
TW3307PA 和GND2係藉由N型深井202分隔。在實際應用上，GNDl 和GND2係可以獨立地電性連接於不同的電路(如，，出办” 电路及dean⑦路）’以改善元件之電性。例如一高電壓 ESD防護元件及其電路係電性連接於接地端g㈣，而低 電麼内部積體電路係電性連接於另—接地端咖丨，且-GND1係與GND2分隔。在本發明中兩個獨立接地端係 以问电壓寄生L唬(parasitic signals)連接至GND]，其低電 壓内部積體電路就不會受影響。因此，當N型深井202分 隔開高電SESD防護電路(連接於讓2)與低電壓内部電 路（連接於GND1)時，在第2圖中用以保護一内部電路之 半導體結構可大大地增強絕緣能力，叫免内部電路受 GND2中之高電壓寄生信號影響。 清參照第3圖，其繪示依照本發明之第一實施例之一 種兩電壓SCR-ESD防護元件之剖面示意圖。第之 電壓SdESD防護元件與第2圖之低電壓scr esd防護 元件的區別在於N型區是否完全包圍住第—摻雜區。根據 弟3圖，鄰近N型井31〇之邊界之兩個^^型摻雜區314 係位在N型井31 〇之内。在本實施例中，第3圖之半導體 結構之設計係具有高崩潰電壓，而（N型摻雜區314邊緣與 P型井308邊緣之間距)距離d越寬，則崩潰電壓越高。 如第3圖所示之半導體結構包括一 p型基板3〇〇;複 數個第一摻雜區包括N型摻雜區314與P型摻雜區316(其 按順序排列如”N+P+N+P+N+，，），係形成在p型基板3〇〇 /中 且位在一N型井310之内，且N型井310係完全包圍住第 丄JJOO丄Λ
TW3307PA 二摻=銲墊形成在ρ型基板3⑻之上，
第一摻雜區中間的_摻雜區3 I 苴N iiU堯埯π 〇 , 4 电丨生連接以及與鄰接 '、孓4雜& 之卩型摻雜區316電性連接.葙鉍 二摻雜區包括Ν型捧雜區324和ρ ='數個弟 型基板300中且分別位在ρ型井谓之内。且 型擦雜區324和?型摻雜區326)係與第2 相同：二摻雜區川和P型摻雜區Μ分隔。與第2圖 、: P型基板300中藉以形成一 N型深井302，以 成為- N型區，以包圍住㈣井則及p型井观， 以％氧化層318將其互相分隔開。於是第―與第二擦雜^ 與P型基板300係藉由N型區（即3〇2)分隔。同樣地複 數個第三摻雜區形成在P型基板300中且位在N型區之外 側’比如P型摻雜區336。而且接地端GND1和GND2係 藉由依本發明所建立之N型區分隔，即第一接地端（如 GND1)和第二接地端（如GND2)係分別位在與N型區（如 3〇2)之外側和内側相對應處。如第3圖所示，第—接地端 (GND1)係電性連接於至少一第三摻雜區（即p型摻雜區 336)，而第二接地端（GND2)係電性連接於至少一第二摻 區。 厂、 在第3圖中’本發明之半導體結構係一高電壓SCR 元件，第一實施例（第2圖）與第二實施例（第3圖）之半導體 結構的區別在於^^型摻雜區314係完全被N型井31〇包圍 住’且N型摻雜區314與p型井308之間距係為—距離心 此外第3圖中之半導體結構亦左右對稱於A_A’線，因此半 13 1358812
TW3307PA 構之其中—側之說明亦會適用於另—側之說明。根 -㈣防護電路細—SCR電路si構成且 曰體01;體_7構之其中側其包括一垂直式npn雙極電 :與集電;^/式卿雙極電晶師且具有—共同的基 請參照第3圖，其垂直式電晶體Q1具有—基極區 、—射極區316和一集電極區3〇8。且基極區314係一 ^雜區，射極區316係—p型摻雜區，集電極區遞 j P型井區。其垂直式電晶體以具有—基極區似、 一集電極區302和-射極區324。且基極區似係一 p型 =雜區，射極區324係-N型摻雜區，集電極區搬係一 U井^當於—ESD防護電路啟動，會產生栓鎖效應， 使一強大的電流經由SCR流至GND2。 同樣地，在第3圖之半導體結構令，顯示出接地端 :和GND2係藉由N型深井3G2分隔。在實際應用上， gndwGND2係可以獨立地電性連接於不同的電路 (如”_”電路及”clean”電路），以改善元件之電性，例如 —南電壓ESD防護元件及其電路係電性連接於接地端 而低電壓内部積體電路係紐連接於另—接 :卜且〇刪係與咖2分隔。在本聲明中兩個獨立 接地端’係以高電壓寄生信號連接至G_，⑽電壓内 部，體電路就不會受影響。因此，當N型搬分 2電壓ESD防護電路(連接於G_與低電壓内部電路(連 妾於GND1)a寺，在第3圖中用以保護一内部電路之半導體 1358812
I
TW3307PA 結構可;^ γ地增強絕緣能力’以避免内部電路受GND2中 之 高電廖 資生信號影響 實施例 在第>實施例中，其Ν型區之形成係與第一實施例 成而本實施例所揭露之半導體結構亦可以保護内部 不同，然 μ，以改善ESD防護元件之電性。請參照第4圖， 積體電$
其繪厂、依辦本發明之第二實施例之一種低電壓SCR-ESD : 从义剖面示意圖，同時請參照第5圖’其繪示依照 防護元件 4· * 〇，第二實施例之另〆種高電壓SCR-ESD防護元件 本發明 >意圖。由圖中顯示。第4圖與第2圖之半導體結 之剖面介’ 構的區别在於用以隔離接地端GND1與GND2之Ν型區， 其中第2 型區係一 Ν型深井202’而第4圖之Ν型 區係包技/ Ν型埋層404和一 Ν型通道406。同樣地，第 5圖與第3圖之半導體結構的區別在於用以隔離接地端 GND1及6ND2 型區’其中第3圖之區係一 Ν 型深井3^，而第5圖之Ν型區係包括一 Ν型埋層504與 一 Ν型通道506。 =第4圖所示之半導體結構包括一 ρ型基板4〇〇;複 摻雜區，比如_摻雜區414及？型摻雜區 ’、女川員序排列如”ν+Ρ+Ν+ρ+ν+”），伤积杰. 中且位在χτ ^ )係$成在基板400 之上且電‘：::第^ 中間的4摻雜巴414 : 例如銲墊係與第-摻雜區 區〜型:雜7= 电!·生連接銲墊。另外兩個Ν型摻 15 1358812
TW3307PA 雜區4M係靠近N型井41〇之邊界；複數個第二換 成在P型基板中且分別位在p型井4〇8之内比如 二 雜區424和P型摻雜區426’且第二摻雜區係與第 區分隔；- N型區形成在p型基板4〇〇中以包圍住J 型井410和P型井408，並藉以場氧化層418將其互相八 隔開。在第三實施例中，N型區包括一 N型埋層4〇4及二 N型通道406’而N型通道4〇6可以係一 井或者—I 型槽（Sin㈣，且係形成在p型基板彻中且緊鄰於 井408。且N型通道406係連接型埋層4〇4，豆中 型通道406加上N型埋層4〇4係如一帽型之整合結構 包圍住N型井410及n型井4〇8。 同樣地’在N型區（即N型埋層404加上N型通道 406)内之第-和第二摻雜區與p型基板4〇〇係藉由n型區 分隔。帛-接地端(GND1)和第二接地端(gnd2)係分別位 在與N型區之外側和内側相對應處，且第二接地端係電性 籲連接於至少-第一摻雜區。依照第4圖所示之低電壓卿 .元件，圖中顯示出兩個_摻雜區414跨越N型井41〇 之邊界且部份位在P型井4〇8之内。第4圖之半導體結構 亦顯不出複數個第三摻雜區，比如？型換雜區傷，係形 成在P型基板400中且位在N型區之外側。依照第5圖所 不之本發明第-貫施例之高電壓SCR ESD防護元件其 與第4圖所示之低甩壓SCR_ESD防護元件除了 N型區是 否完全包圍住第-摻雜區之外幾乎—模—樣。根據第5 圖，鄰近N型井510之邊界之兩個N型摻雜區514係位在
TW3307PA N型井510之内。 數個構包括，基板5。。;複 =排列成，一—)係位“=: = 型井"。係完全包圍二-二’ 雜區二第Λ1摻雜區 保开/成在P型基板5〇〇中 508之内，且第二摻雜區係與第—別位在p型井 同樣地，在p型基板 成雜^刀隔。與第4圖 N型通道506,以成為= =請與-p型并、，朴 以包圍住Ν型井510及 第-t第換Γ以場氧化層518將其互相分隔開。於是 樣/、^ 基板5〇0係藉由Μ區分隔。同 ::=削和_係藉由依本發明所建立之Ν ^ 隔，其中包括電性連接。 同，地，複數個第三摻雜區，比如p型摻雜區別， 侧4雜區係形成在p型基板則中且位在n型區之外 此外，第4圖與第5_顯示出第—接地端(GND1) =電性連接於至少-第三摻雜區（即？型摻雜區436)，而 二接地端（GND2)係電性連接於至少_第二摻雜區（即n 2雜區4M和P型摻雜區416)。因此第4圖與第5圖之 ¥體結構顯不出接地端GND1和GND2係藉由N型區 17 1358812
TW3307PA (即N型埋層404加上N型通道406)分隔。 一 在第4圖中，本發明之半導體結構係一低電壓 二件’同時在第5圖中，本發明之半導體結構係一種高電 坚SCR元件。第4圖與第5圖之半導體結構的區別在於第
圖之N型摻雜區514係完全被1^型井51〇包圍住，且N 區514與P型井5〇8之間距係為一距離d。此外第 4圖與，5圖之半導體結構都係左右對稱於A-A，線，因第 红圖與第5圖之半導體結構係左右對稱的結構，故半導體 =冓之^中—側之說明亦會適用於另_側之說明。根據本 f明，一 ESD防護電路係以一 SCR電路S1構成，且位在 &導體結構之其中—侧，其包括—垂直式寧雙極電晶體 隹和一垂直式pnP雙極電晶體Q2且具有一共同的基極與 集電極電流。 、 ^4參照第4圖，其垂直式電晶體Q1包括—基極區 N型摻雜區）、一射極區416(一 p型摻 電極區408(P型并W雜和一集 你(一 P型摻i &)。其垂直式電晶體Q2包括-基極區 極區424(一二摻)雜;集電極區4〇4(- N型埋層)和-射 產生栓鎖效應於rESD防護電路啟動，會 士主來昭證吏 的電流經由SCR流至GND2。 叫(」V型細5圖’其垂直式電日日日體Q1包括-基極區 ^ 多雜區）、一射極區516( — P型摻雜 電極區508^351+ 乂雜£)和一集 型摻雜^ )ΐί垂直式電晶體Q2包括一基極區 極區训一 N ^雜;：、本電極區5〇4(一 N型土里層）和一射 少雜區）。當於一 ESD防護電路啟動，會 1358812
TW3307PA 產生检鎖效應’使—強大的電流經由SCR流至GND2。 同樣地，在第4圖與第5圖之半導體結構中，頻示 =7 cmDi和GN_#由N型區（即n型埋層撕加 可二二5〇6)分隔。在實際應用上，和GND2係 獨立地電性連接於不同的電路（如” dirty”電路 、 ”電路），以改善元件之電性，其說明如同第-實施 請參照第6圖，其繪示依照本發明之 内部積體電路之半導體結構之製造 二二厂 方法包括下列步驟。 W之以圖。其製造 首先’如步驟600所示，提供—雜；灸 一p型基板。 &供離子摻雜基板，比如 ^接著，如步驟610所示，形成一 N型區、一 N型并 料3=基板中，其中㈣之步驟係在形成N 生井及P型井之步驟前完成’Μ型區 二【，第2圖與第3圖)在基板中，或藉= ^層加上Ν型通道之帽型結構(如第4圖與第 吞牧中’以包圍住Ν型井及Ρ型井。 d後，如步驟620所示，形成複數個第一摻雜pr 序:成如” N+p+N+p+N+”)在基板中且實質上4= :低j中兩個N型摻雜區係靠U型井之邊界。當應用 SCR-ESDS件時，將如第2圖與第4圖所示之 /雜區之兩個N型摻雜區係跨越N型井(21〇/41〇)之邊 ’ ’而應用於高電壓SCR-ESD元件時，將如第3圖與第5 υ^δδΐζ
TW3307PA 圖所型井⑽，係完全包圍住請^ 板中且位在Ρ::ΓΓ示,形成複數個第二捧雜區在基 隔’於是第—與第一诀且第二換雜區係與第一摻雜區分 製造方法更包括形:=區，基板係藉由Μ區分隔。其 型區之外側，並丄緊：C雜區在基板中且位在N 然後’如步驟640所 性連接於至少1 驟—6^厂不，形成—銲塾在基极之上且電 接電性連接，與_; 〜接地端係電性A# 了 £外側和内側處， /综上所述，= 少—第二摻雜區。 :獨立的接地端如由^；型區將一半導體結構區分為兩 使内部電路之電獨立地電性連接於不同的電路， 雖然本”ί致受影響。 ^限定本發明。本^日=之|_揭露如上，然其並非用 :不脫離本發明4 :f技術領域中具有通常知識者’ 。因此’本發明之伴！_巳=内’當可作各種之更動與潤 界定者為準。料乾圍當視後附之申請專利範圍所 20 1358812 t
TW3307PA 【圖式簡單說明】 第1圖繪示一種利用PN接面構成之傳統ESD防護元 件之剖面示意圖； 第2圖繪示依照本發明之第一實施例之一種低電壓 SCR-ESD防護元件之剖面示意圖； 第3圖繪示依照本發明之第一實施例之一種高電壓 SCR-ESD防護元件之剖面示意圖； 第4圖繪示依照本發明之第二實施例之一種低電壓 SCR-ESD防護元件之剖面示意圖； 第5圖繪示依照本發明之第二實施例之一種高電壓 SCR-ESD防護元件之剖面示意圖；及 第6圖繪示依照本發明之一種用以保護一内部積體 電路之半導體結構之製造方法之流程圖。 21 1358812 1
TW3307PA 【主要元件符號說明】 100、200、300、400、500 : P 型基板； 110、210、310、410、510 : N 型井； 112 :二極體； 114、214、224、314、324、414、424、514、524、 N+ : N型摻雜區； 116 、 216 、 226 、 236 、 316 、 326 、 336 、 416 、 426 、 436、516、526、536、P+ : P 型摻雜區； 202、302 : N 型深井； 208、308、408、508 : P 型井； 218、318、418、518 :場氧化層； 404、504 : N 型埋層； 406、506 : N 型通道； 600〜650 :步驟流程； A-A’ ：半導體結構之中心線； d :距離； GND1 :第一接地端； GND2 :第二接地端； Q1 :垂直式npri雙極電晶體； Q2 :垂直式p叩雙極電晶體； SI : SCR 電路；
Vcc :電壓源；及 Vss :接地端。 22
Claims (1)
1358812 I TW3307PA 十、申請專利範圍： 1. 一種半導體結構，用以保護一内部積體電路，包 括： 一基板； 複數個第一摻雜區，係形成在該基板中且實質。上位在 一 N型井之内； 複數個第二摻雜區，係形成在該基板中且位在一 P型 井之内，該些第二摻雜區係與該些第一摻雜區分隔； 一 N型區，係形成在基板中且包圍住該N型井及該P 型井，其中在該N型區内之該些第一及該些第二摻雜區與 該基板係精由該N型區分隔； 一銲墊，係形成在該基板之上且電性連接於至少一該 些第一摻雜區；以及 一第一接地端及一第二接地端，係分別位在與該N 型區之外側及内側相對應處，且該第二接地端係電性連接 於至少一該些第二摻雜區。 2. 如申請專利範圍第1項所述之半導體結構，更包 括： 複數個第三摻雜區形成在該基板中且位在該N型區 之外側，其中該些第三摻雜區係緊鄰於該些第二摻雜區。 3. 如申請專利範圍第2項所述之半導體結構，其中 該第一接地端係電性連接於至少一該些第三摻雜區。 4. 如申請專利範圍第1項所述之半導體結構，其中 該些第一摻雜區包括複數個N型摻雜區和P型摻雜區，以 23 1358812 TW3307PA 及二個靠近N型井邊界之N型摻雜區。 5. 如申請專利範圍第4項所述之半導體結構，其中 該些第一摻雜區係按順序排列成N型、p型、N型、p、 N型摻雜區。 1、 6. 如申請專利範圍第5項所述之半導體結構，1中 在該P型井内之該些第二摻雜區包括—N型摻雜區和、一 p 型接雜區’並且該N型摻雜㈣靠近該些第-摻雜區。 ^ 7.如申請專利範圍第5項所述之半導體結構，其中 該銲藝係與該些第—摻雜區中間的該N型摻雜區電性連 接’以及與鄰接該N型摻雜區之該？型摻雜區電性連接。 、8.如申請專利範圍第4項所述之半導體結構，其中 鄰近該N型井之邊界之該些N型摻雜區係位在該n型井 、9·如申請專利範圍第4項所述之半導體結構，其中 4近4N型井之邊界之該些N型摻雜區係跨越該n型 之邊界且部份位在該P型井之内。 士 10.如申請專利範圍第！項所述之半導體結構，其令 違N型區係-N型深井，以包圍住該N型井及該p型井。 11.如申請專利範圍第〗項所述之半導體結構，其 該N型區包括： '、 ^ N型埋層，係形成在該基板中且位在該N型井 該P型井之下；以及 N型通道，係形成在該基板中且緊鄰於該p型井， 並且該N型通道係連接於該埋層； 24 1358812 TW3307PA I中，該N型通道和該N埋層係 以包圍住該N型井及該p型井。 卩目笙、、·。構， 12·如申請專利範圍第"項所述之半導體 中該N型通道係一 N型井。 、'°構其 申請翻範㈣丨項所叙半導體 该基板係一P型基板。 再具中 Μ.一種用以保護一内部積體電 製造方法，包括： 菔、、口構之 提供一基板； 形成一 Ν型區在該基板中； 形成-Ν型井及—ρ型井，且形成該ν型區 係在形成該Ν型井及該ρ型井之步驟前^成； 驟 形成複數個第-摻雜區在該基板中 N型井之内； 、貝上位在5亥 形成複數個第二摻雜區在該基板中且位在該p 且該些第二摻雜區係與該些第一摻雜區分隔並且 分隔開在該N型區内之該些第一和該些第二 ▲形成-銲墊在該基板上方，且電性連接該鲜塾於至少 一該些第一摻雜區；以及 分別設置-第-接地端和—第二接地端於對應該N i區之外側和内側處’且電性連接該第二接地端 一 該些第二摻雜區。 15.如申請專利範圍第14項所述之方法，更包括： 25 13^8812 TW3307PA 你替妹成複數個第二摻雜區在該基板中，該些第三掺雜區 '' ''郇於„亥些第二捧雜區且位在該N型區之外側。 如中睛專利範圍第15項所述之方法，更包括： 電性連接該第—接地端於至少-該些第三摻雜區。 誃此Γ一如申請專利範圍帛14項所述之方法，其中形成 ~ 摻雜區之步驟，係包括形成複數個N型摻雜區和 =㈣雜區’且其中二㈣換雜區係鄰近該N型 开之邊界。 該此Γ-ί申請專利範圍第17項所述之方法，其中形成 多雜區之步驟令，係包括：依序形成Ν型、Ρ型、 Ν型、Ρ型、Ν型摻雜區。 19.如申請專利範圍第18項所述之方法，其中在該ρ 型井内线些第二摻雜區包括一 Ν型擦雜區和一 ρ型摻雜 區且。亥Ν型摻雜區係靠近該些第一捧雜區。 2〇.如申請專利範圍g 18項所述之方法，盆中 第一摻雜區令間的該N型摻雜區電性連接，以 /、鄰接❹型掺雜區之該P型摻雜區電性連接。 如申„月專利範圍第14項所述之方法，盆中在進 =該=區之步驟時，係包括在該基板中形成一N 木井以包圍住該N型井及該P型井。 成^2=申請專利範圍第14項所述之方法，其中在形 w i區之步驟中’係包括：形成與該 N型通道和形成位於該N型井及該？型井下面埋 層’该N型通道和該N型埋層皆形成在該基板中且整合成 26 1358812 f I TW3307PA 一帽型結構，以包圍住該N型井及該P型井。
27
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/798,212 US7834400B2 (en) | 2007-05-11 | 2007-05-11 | Semiconductor structure for protecting an internal integrated circuit and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200845353A TW200845353A (en) | 2008-11-16 |
| TWI358812B true TWI358812B (en) | 2012-02-21 |
Family
ID=39631671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097102718A TWI358812B (en) | 2007-05-11 | 2008-01-24 | A semiconductor structure for protecting an intern |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7834400B2 (zh) |
| CN (1) | CN101221952B (zh) |
| TW (1) | TWI358812B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7910951B2 (en) * | 2008-06-18 | 2011-03-22 | National Semiconductor Corporation | Low side zener reference voltage extended drain SCR clamps |
| US9184097B2 (en) * | 2009-03-12 | 2015-11-10 | System General Corporation | Semiconductor devices and formation methods thereof |
| TWI416697B (zh) * | 2009-10-21 | 2013-11-21 | Silicon Motion Inc | 靜電放電保護裝置 |
| US8324658B2 (en) * | 2010-02-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit for RFID tag |
| US8299533B2 (en) | 2010-11-24 | 2012-10-30 | International Business Machines Corporation | Vertical NPNP structure in a triple well CMOS process |
| US8692289B2 (en) * | 2012-07-25 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fast turn on silicon controlled rectifiers for ESD protection |
| US8796729B2 (en) | 2012-11-20 | 2014-08-05 | Analog Devices, Inc. | Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same |
| CN103325782A (zh) * | 2013-04-24 | 2013-09-25 | 苏州硅智源微电子有限公司 | 使用垂直型npn晶体管的静电放电夹 |
| US10381342B2 (en) * | 2015-10-01 | 2019-08-13 | Texas Instruments Incorporated | High voltage bipolar structure for improved pulse width scalability |
| CN109037195B (zh) * | 2017-06-12 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107359160A (zh) * | 2017-07-28 | 2017-11-17 | 深圳市硕凯电子股份有限公司 | 一种双向超低容esd防护芯片结构及其制造方法 |
| CN109787208B (zh) * | 2017-11-13 | 2020-05-08 | 台湾类比科技股份有限公司 | 高压静电保护电路及其低压源极触发静电电流放电电路 |
| TWI646653B (zh) * | 2017-12-28 | 2019-01-01 | 新唐科技股份有限公司 | 橫向擴散金屬氧化物半導體場效電晶體 |
| CN111106109A (zh) * | 2019-12-24 | 2020-05-05 | 上海贝岭股份有限公司 | 正负压接口的静电放电钳位保护元件 |
| US20220254771A1 (en) * | 2021-02-05 | 2022-08-11 | Macronix International Co., Ltd. | Semiconductor circuit and manufacturing method for the same |
| TWI790119B (zh) * | 2022-02-11 | 2023-01-11 | 新唐科技股份有限公司 | 用於具有雙接地端的電路系統的防護裝置 |
| CN116259587B (zh) * | 2023-01-05 | 2024-07-16 | 中国移动通信有限公司研究院 | 一种隔离结构及芯片 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4626882A (en) * | 1984-07-18 | 1986-12-02 | International Business Machines Corporation | Twin diode overvoltage protection structure |
| US5012317A (en) * | 1986-04-11 | 1991-04-30 | Texas Instruments Incorporated | Electrostatic discharge protection circuit |
| JPH0786430A (ja) * | 1993-09-14 | 1995-03-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| TW299495B (en) * | 1996-05-03 | 1997-03-01 | Winbond Electronics Corp | Electrostatic discharge protection circuit |
| JP3123984B2 (ja) * | 1998-07-31 | 2001-01-15 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置 |
| US6268992B1 (en) * | 1999-04-15 | 2001-07-31 | Taiwan Semiconductor Manufacturing Company | Displacement current trigger SCR |
| US6803633B2 (en) * | 2001-03-16 | 2004-10-12 | Sarnoff Corporation | Electrostatic discharge protection structures having high holding current for latch-up immunity |
| JP3983067B2 (ja) * | 2001-03-19 | 2007-09-26 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路の静電保護回路 |
| CN1466208A (zh) * | 2002-07-01 | 2004-01-07 | 旺宏电子股份有限公司 | 双极性输入垫的静电放电保护装置及方法 |
-
2007
- 2007-05-11 US US11/798,212 patent/US7834400B2/en active Active
-
2008
- 2008-01-23 CN CN200810005158.2A patent/CN101221952B/zh not_active Expired - Fee Related
- 2008-01-24 TW TW097102718A patent/TWI358812B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US7834400B2 (en) | 2010-11-16 |
| CN101221952A (zh) | 2008-07-16 |
| TW200845353A (en) | 2008-11-16 |
| CN101221952B (zh) | 2011-12-21 |
| US20080277728A1 (en) | 2008-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI358812B (en) | A semiconductor structure for protecting an intern | |
| US9786652B2 (en) | ESD protection with asymmetrical bipolar-based device | |
| US9368486B2 (en) | Direct connected silicon controlled rectifier (SCR) having internal trigger | |
| US8981425B2 (en) | Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS) | |
| US8431958B2 (en) | Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS) | |
| TW201546997A (zh) | 暫態電壓抑制元件及其製造方法 | |
| CN104241272B (zh) | 静电放电晶体管及其静电放电保护电路 | |
| CN104733454B (zh) | 用于保护射频和微波集成电路的装置与方法 | |
| US9018705B2 (en) | ESD transistor | |
| US11024649B2 (en) | Integrated circuit with resurf region biasing under buried insulator layers | |
| TW200926395A (en) | Integrated inductor | |
| JP6468631B2 (ja) | 積層保護デバイス及びその製造方法 | |
| JP2018517283A (ja) | 寄生容量が低減されたデバイスアイソレーター | |
| TW201603186A (zh) | 用於cmos積體電路的緊密保護環結構 | |
| TWI300617B (en) | Low substrate loss inductor | |
| US9876006B2 (en) | Semiconductor device for electrostatic discharge protection | |
| TW201601253A (zh) | 具緊湊型互補式金氧半場效電晶體絕緣的積體電路及其製備方法 | |
| US9691752B1 (en) | Semiconductor device for electrostatic discharge protection and method of forming the same | |
| US20170323882A1 (en) | Poly Silicon Based Interface Protection | |
| CN109300891A (zh) | 静电保护元件以及半导体装置 | |
| JP2009088139A (ja) | 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法 | |
| CN106206572A (zh) | 包括电感器的射频集成电路及其制造方法 | |
| TWI680579B (zh) | 電晶體元件 | |
| TWI678788B (zh) | 半導體結構以及靜電防護裝置 | |
| JP2009038099A (ja) | 半導体装置 |