JP2009088139A - 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法 - Google Patents

静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2009088139A
JP2009088139A JP2007254288A JP2007254288A JP2009088139A JP 2009088139 A JP2009088139 A JP 2009088139A JP 2007254288 A JP2007254288 A JP 2007254288A JP 2007254288 A JP2007254288 A JP 2007254288A JP 2009088139 A JP2009088139 A JP 2009088139A
Authority
JP
Japan
Prior art keywords
region
conductivity type
electrostatic breakdown
breakdown protection
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007254288A
Other languages
English (en)
Other versions
JP5165321B2 (ja
Inventor
Hideji Fujiwara
秀二 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007254288A priority Critical patent/JP5165321B2/ja
Priority to PCT/JP2008/067392 priority patent/WO2009041558A1/ja
Priority to CN2008801081564A priority patent/CN101803022B/zh
Priority to US12/678,354 priority patent/US8674445B2/en
Publication of JP2009088139A publication Critical patent/JP2009088139A/ja
Application granted granted Critical
Publication of JP5165321B2 publication Critical patent/JP5165321B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】静電サージ電流によりソース・ドレイン間にかかる負荷をより軽減することが可能な静電気破壊保護素子を提供する。
【解決手段】この静電気破壊保護素子５０は、シリコン基板１の表面にチャネル領域３を挟むように所定の間隔を隔てて形成されたｎ型のソース領域４およびドレイン領域５と、ソース領域４を覆うように形成されたｐ型ウェル領域７と、ｐ型ウェル領域７の下方に形成されたｎ型の埋込層８と、ドレイン領域５と埋込層８との間に電流経路を構成するように形成されたｎ型層９とを備えている。
【選択図】図１

Description

本発明は、静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法に関し、特に、電界効果型トランジスタを備えた静電気破壊保護素子、静電気破壊保護回路、静電気破壊保護回路を用いた半導体装置および半導体装置の製造方法に関する。
従来、電界効果型トランジスタを備えた静電気破壊保護回路が知られている（たとえば、非特許文献１参照）。
上記非特許文献１には、電源端子と接地端子との間に電界効果型トランジスタを備えた静電気破壊保護回路が接続された構成が開示されている。上記非特許文献１に記載の静電気破壊保護回路は、ＲＣトリガ回路を備えるとともに、電界効果型トランジスタのゲート端子がＲＣトリガ回路に接続された、いわゆるｇｃｎＭＯＳトランジスタ（ｇａｔｅ−ｃｏｕｐｌｅｄ ｎＭＯＳトランジスタ）である。このｇｃｎＭＯＳトランジスタを静電気破壊保護回路として用いることにより、ゲート端子が接地端子に接続された、いわゆるｇｇｎＭＯＳトランジスタ（ｇａｔｅ−ｇｒｏｕｎｄｅｄ ｎＭＯＳトランジスタ）と異なり、静電サージ電流を速やかに放電することが可能である。
また、従来、ＢｉＣＭＯＳ型ＬＳＩにおいて、上記ｇｃｎＭＯＳトランジスタを静電気破壊保護回路として用いた構成が知られている（たとえば、特許文献１参照）。
上記特許文献１では、半導体基板上に、静電気破壊保護素子としての電界効果型トランジスタと、ＣＭＯＳトランジスタと、バイポーラトランジスタとが形成される。また、バイポーラトランジスタが形成される領域には、コレクタとしての埋込ｎ＋層が形成される。上記特許文献１では、静電気破壊保護素子が形成される領域にも、バイポーラトランジスタが形成される領域と同様に埋込ｎ＋層が形成されている。また、上記特許文献１では、ドレイン領域に隣接する絶縁分離層を跨いだ位置に埋込ｎ＋層の電位固定端子が設けられているとともに、その電位固定端子と埋込ｎ＋層とがｎ型の不純物層により電気的に接続されている。また、ゲート電極およびｐ型の不純物領域の電位固定端子は、ＲＣトリガ回路に電気的に接続されており、ドレイン領域および埋込ｎ＋層の電位固定端子は、電源配線に接続されており、ソース領域は、接地配線に接続されている。
この特許文献１では、上記の構成により、静電サージ電流は、ソース・ドレイン間のチャネル電流として流れるとともに、その一部がソース領域と埋込ｎ＋層の電位固定端子との間にも流れる。すなわち、ｎ型のソース領域、ｐ型の不純物領域および埋込ｎ＋層が、それぞれ、寄生バイポーラトランジスタのエミッタ、ベースおよびコレクタとして機能することにより、静電サージ電流の一部は、埋込ｎ＋層の電位固定端子から、ｎ型の不純物層、埋込ｎ＋層、ｐ型の不純物領域を順に介してｎ型のソース領域に流れる。上記特許文献１では、静電サージ電流の一部をソース領域と埋込ｎ＋層の電位固定端子との間に流すことにより、チャネル電流としてソース・ドレイン間に流れる電流（静電サージ電流）を減少させることによって、ソース・ドレイン間にかかる負荷を軽減している。
Ｈａｉｇａｎｇ Ｆｅｎｇ ｅｔ ａｌ． "Ａ Ｍｉｘｅｄ−Ｍｏｄｅ ＥＳＤ Ｐｒｏｔｅｃｔｉｏｎ Ｃｉｒｃｕｉｔ Ｓｉｍｕｌａｔｉｏｎ−Ｄｅｓｉｇｎ Ｍｅｔｈｏｄｏｌｏｇｙ" ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，ＶＯＬ．３８，ＮＯ．６，ＪＵＮＥ ２００３ ＵＳ ６，４５５，９０２ Ｂ１
しかしながら、上記特許文献１では、ドレイン領域に隣接する絶縁分離層を跨いで形成された埋込ｎ＋層の電位固定端子とソース領域との間に静電サージ電流の一部を流しているため、埋込ｎ＋層の電位固定端子とソース領域とが絶縁分離層を跨いでいる分、静電サージ電流の一部の電流経路が長くなるので、抵抗が大きくなる。そのため、埋込ｎ＋層の電位固定端子とソース領域との間に電流（静電サージ電流の一部）が流れにくくなるので、ソース・ドレイン間にチャネル電流としての電流（静電サージ電流）が多く流れてしまい、その結果、ソース・ドレイン間にかかる負荷が十分に軽減されないという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、静電サージ電流によりソース・ドレイン間にかかる負荷をより軽減することが可能な静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法を提供することである。
この発明の静電気破壊保護素子は、第１導電型の半導体基板の表面にチャネル領域を挟むように所定の間隔を隔てて形成された第２導電型のソース領域およびドレイン領域と、ソース領域を覆うように形成された第１導電型のウェル領域と、第１導電型のウェル領域の下方に形成された第２導電型の埋込層と、ドレイン領域と埋込層との間に電流経路を構成するように形成された第２導電型の第１不純物領域と、ウェル領域と半導体基板とを分離する第２導電型の第２不純物領域とを備えている。
本発明では、上記のように、ドレイン領域と埋込層との間に電流経路を構成するように形成された第１不純物領域を形成することによって、ドレイン領域を埋込層の電位固定端子として機能させることができる。また、第２導電型のソース領域、第１導電型のウェル領域および第２導電型の埋込層を、それぞれ、エミッタ、ベースおよびコレクタとして機能させることにより、ソース領域およびドレイン領域がｎ型である場合には、静電サージ電流の一部を、埋込層の電位固定端子としてのドレイン領域から、第１不純物領域、埋込層、ウェル領域を順に介してソース領域に流すことができる。この場合、静電サージ電流の一部は、絶縁分離層を跨いで形成された埋込ｎ＋層の電位固定端子とソース領域との間が静電サージ電流の一部の電流経路である上記した従来の構成と異なり、絶縁分離層を跨がないドレイン領域とソース領域との間を電流経路として流れるので、絶縁分離層を跨がない分、静電サージ電流の一部の電流経路を短くすることができる。また、静電サージ電流の一部の電流経路が短い分、その電流経路の抵抗も小さくなるので、電流経路を流れる電流（静電サージ電流の一部）を増加させることができる。その結果、ソース・ドレイン間のチャネル電流として流れる静電サージ電流を減少させることができるので、静電サージ電流によりソース・ドレイン間にかかる負荷をより軽減することができる。
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
図１は、本発明の第１実施形態による静電気破壊保護素子５０の断面図である。
第１実施形態による静電気破壊保護素子５０では、図１に示すように、ｐ型のシリコン基板１の表面の所定領域に絶縁分離層２が形成されている。また、シリコン基板１の表面には、チャネル領域３を挟むように所定の間隔を隔てて、ソース領域４およびドレイン領域５が形成されている。ソース領域４は、低濃度のｎ−型の不純物領域４ａと、ｎ＋型の高濃度の不純物領域４ｂとからなるＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有している。また、ドレイン領域５は、低濃度のｎ−型の不純物領域５ａと、ｎ＋型の高濃度の不純物領域５ｂとからなるＬＤＤ構造を有している。また、シリコン基板１の表面のソース領域４に絶縁分離層２を介して隣接する領域には、後述するｐ型ウェル領域７の電位固定端子として機能するｐ＋型の高濃度の不純物領域６が形成されている。また、ソース領域４および不純物領域６を覆うようにｐ型ウェル領域７が形成されている。また、ｐ型ウェル領域７の下方には、ｎ＋型の高濃度の埋込層８が形成されている。また、ｐ型ウェル領域７の両側面には、ｐ型のシリコン基板１とｐ型ウェル領域７とを分離するｎ型層９が形成されている。また、ドレイン領域５の下方に形成されたｎ型層９は、埋込層８とドレイン領域５とを電気的に接続するとともに、ドレイン領域５と埋込層８との間で電流経路を構成するｎ型層９ａと、ｐ型のシリコン基板１とｐ型ウェル領域７とを分離するｎ型層９ｂとを含んでいる。また、チャネル領域３上には、ゲート絶縁膜１０を介してゲート電極１１が形成されている。ゲート電極１１の両側面には、サイドウォール絶縁膜１２が形成されている。上記した、チャネル領域３、ソース領域４、ドレイン領域５およびゲート電極１１によって、ｎ型ＭＯＳトランジスタが構成されている。なお、ｎ型層９、ｎ型層９ａおよびｐ型ウェル領域７は、それぞれ、本発明の「第２不純物領域」、「第１不純物領域」および「ウェル領域」の一例である。
また、ｎ型層９の不純物濃度は、ドレイン領域５を構成するｎ＋型の不純物領域５ｂの不純物濃度よりも低い。また、ｎ型層９（ｎ型層９ａ）のチャネル領域３側の端部９ｃの位置は、ドレイン領域５のｎ−型の不純物領域５ａのチャネル領域３側の端部の位置と略等しい。
また、第１実施形態による静電気破壊保護素子５０は、ｎ型のソース領域４、ｐ型ウェル領域７およびｎ型の埋込層８が、それぞれ、寄生バイポーラトランジスタのエミッタ、ベースおよびコレクタとして機能する。この寄生バイポーラトランジスタは、ドレイン領域５に流入した電流の一部をｐ型ウェル領域７、埋込層８およびｎ型層９（ｎ型層９ａ）を介してソース領域４に流すことが可能である。すなわち、第１実施形態による静電気破壊保護素子５０は、ドレイン領域５に流入した静電サージ電流を、ｎ型ＭＯＳトランジスタのチャネル電流が流れる電流経路Ａを介してドレイン領域５からソース領域４に流すとともに、静電サージ電流の一部を、ｐ型ウェル領域７、埋込層８およびｎ型層９（ｎ型層９ａ）からなる第１電流経路Ｂを介してドレイン領域５からソース領域４に流すことが可能である。
また、静電気破壊保護素子５０では、ソース領域４、ｐ型ウェル領域７およびｎ型層９（ｎ型層９ａ）が、それぞれ、エミッタ、ベースおよびコレクタとして機能することによる寄生バイポーラトランジスタの電流が、ドレイン領域５からｎ型層９（ｎ型層９ａ）およびｐ型ウェル領域７からなる第２電流経路Ｃを介してソース領域４に流れる。また、静電気破壊保護素子５０では、ソース領域４、ｐ型ウェル領域７およびドレイン領域５が、それぞれ、エミッタ、ベースおよびコレクタとして機能することによる寄生バイポーラトランジスタの電流が、ドレイン領域５からｐ型ウェル領域７からなる第３電流経路Ｄを介してソース領域４に流れる。
第１実施形態では、上記のように、ｎ型のソース領域４、ｐ型ウェル領域７およびｎ型の埋込層８を、それぞれ、寄生バイポーラトランジスタのエミッタ、ベースおよびコレクタとして機能させることにより、静電サージ電流の一部を、ドレイン領域５から、ｐ型ウェル領域７、埋込層８、ｎ型層９（ｎ型層９ａ）を順に介してソース領域４に流すことができる。この場合、静電サージ電流の一部は、絶縁分離層２を跨がないドレイン領域５とソース領域４との間を電流経路として流れるので、絶縁分離層２を跨がない分、静電サージ電流の一部の電流経路（第１電流経路Ｂ）を短くすることができる。また、静電サージ電流の一部の電流経路が短い分、その電流経路の抵抗も小さくなるので、第１電流経路Ｂを流れる電流（静電サージ電流の一部）を増加させることができる。その結果、ソース・ドレイン間のチャネル電流として流れる静電サージ電流を減少させることができるので、静電サージ電流によりソース・ドレイン間にかかる負荷をより軽減することができる。また、ソース・ドレイン間にかかる負荷を軽減することができるので、ゲート電極１１の幅をより小さくすることができる。したがって、ゲート電極１１の幅を小さくする分、静電気破壊保護素子５０の面積を小さくすることができる。
また、第１実施形態では、上記のように、ｎ型層９（ｎ型層９ａ）を、ドレイン領域５を覆うように形成するとともに、ｎ型層９の不純物濃度を、ドレイン領域５を構成するｎ＋型の不純物領域５ｂの不純物濃度よりも低くすることによって、ドレイン領域５の近傍のｐｎ接合の不純物濃度分布を緩やかにすることができる。これにより、ドレイン領域５の近傍における電界集中を緩和することができるので、衝突電離が発生するのを抑制することができる。
また、第１実施形態では、上記のように、ｎ型層９（ｎ型層９ａ）のチャネル領域３側の端部９ａを、ドレイン領域５のｎ−型の不純物領域５ａのチャネル領域３側の端部とほぼ等しい位置に配置することによって、ｎ型層９（ｎ型層９ａ）のチャネル領域３側の端部がドレイン領域５のチャネル領域３側の端部よりもチャネル領域３側に位置する場合と比較して、不純物濃度の低いｎ型層９（ｎ型層９ａ）に起因してソース領域４とドレイン領域５との間の抵抗が増加するのを抑制することができる。
（第２実施形態）
図２は、本発明の第２実施形態による静電気破壊保護回路１００を示す回路図である。この静電気破壊保護回路１００は、上記第１実施形態による静電気破壊保護素子５０を用いている。
図２に示すように、静電気破壊保護回路１００は、電源端子（Ｖｄｄ）２１と、接地端子（Ｖｓｓ）２２と、容量素子２３と、抵抗素子２４とが上記第１実施形態による静電気破壊保護素子５０と電気的に接続された構成を有する。具体的には、電源端子２１と、容量素子２３の一方端子２３ａとが接続されている。また、容量素子２３の他方端子２３ｂと、抵抗素子２４の一方端子２４ａとが接続されている。また、抵抗素子２４の他方端子２４ｂと、接地端子２２とが接続されている。
また、静電気破壊保護素子５０のゲート電極１１およびｐ型ウェル領域７の電位固定端子としての不純物領域６は、容量素子２３の他方端子２３ｂおよび抵抗素子２４の一方端子２４ａに接続されている。また、ドレイン領域５は、電源端子２１に接続されている。また、ソース領域４は、接地端子２２に接続されている。
次に、静電気破壊保護回路１００の動作を説明する。
静電サージ電流が印加されない通常動作時においては、寄生バイポーラトランジスタのコレクタとしてのドレイン領域５、ｎ型層９（ｎ型層９ａ）および埋込層８は、電源端子２１（Ｖｄｄ）に接続されることにより、寄生バイポーラトランジスタのエミッタとしてのソース領域４に対して正方向にバイアスされる。また、ゲート電極１１およびｐ型ウェル領域７の電位固定端子としての不純物領域６は、通常動作時には接地端子２２と同電位（０Ｖ）となるため、静電気破壊保護素子５０のｎＭＯＳトランジスタは、チャネル領域３にチャネル反転層が形成されない非導通状態に保たれる。
また、電源端子２１に正極性の静電サージ電流が流入した場合、または、接地配線２１に負極性の静電サージ電流が流入した場合には、ゲート電極１１およびｐ型ウェル領域７の電位は、接地端子２２に対して正方向にバイアスされる。これにより、ゲート電極１１の電位が上昇されるので、静電気破壊保護素子５０のｎＭＯＳトランジスタのチャネル反転層が形成されるとともに、ドレイン領域５からソース領域４にｎＭＯＳトランジスタのチャネル電流としての静電サージ電流が流れる。また、ｐ型ウェル領域７の電位が上昇することにより、寄生バイポーラトランジスタのベース電位が上昇するとともに、ソース領域４とドレイン領域５との間に、ｐ型ウェル領域７、埋込層８、ｎ型層９（ｎ型層９ａ）からなる第１電流経路Ｂ、または、ｐ型ウェル領域７および埋込層８からなる第２電流経路Ｃ、または、ｐ型ウェル領域７からなる第３電流経路Ｄが形成される。静電サージ電流の一部は、これらの電流経路を介してドレイン領域５から接地端子２２に接続されているソース領域４に流れる。このようにして、第２実施形態による静電気破壊保護回路１００による静電サージ電流の放電が行われる。
第２実施形態では、上記のように、電源端子２１と、容量素子２３の一方端子２３ａと、静電気破壊保護素子５０のドレイン領域５とを電気的に接続し、容量素子２３の他方端子２３ｂと、抵抗素子２４の一方端子２４ａと、静電気破壊保護素子５０のゲート電極１１と、静電気破壊保護素子５０のｐ型ウェル領域７の電位固定端子としての不純物領域６とを電気的に接続し、接地端子２２と、抵抗素子２４の他方端子２４ｂと、静電気破壊保護素子５０のソース領域４とを電気的に接続することによって、静電サージ電流により静電気破壊保護素子５０のソース・ドレイン間にかかる負荷を軽減しながら、静電気破壊保護素子５０により電源端子２１と接地端子２２との間の静電サージ電流を放電することができる。
（第３実施形態）
図３は、本発明の第３実施形態による静電気破壊保護回路１００を用いた半導体装置２００を示す断面図である。
図３に示すように、この半導体装置２００は、ｐ型のシリコン基板１上にｎＭＯＳトランジスタ６０およびｐＭＯＳトランジスタ７０と、バイポーラトランジスタ（図示せず）とが形成されたＢｉＣＭＯＳ型の半導体装置である。このＢｉＣＭＯＳ型の半導体装置２００のｐ型のシリコン基板１上に上記第１実施形態の静電気破壊保護素子５０が形成されている。また、静電気破壊保護素子５０は、図示しない電源端子（Ｖｄｄ）２１、接地端子（Ｖｓｓ）２２、容量素子２３および抵抗素子２４とともに、図２に示した静電気破壊保護回路１００を構成するように形成されている。この半導体装置２００では、バイポーラトランジスタのコレクタとして機能する埋込層を静電気破壊保護素子５０の埋込層８として用いている。
第３実施形態では、半導体装置２００に静電気破壊保護回路１００を組み込むことによって、静電サージ電流により静電気破壊保護素子５０のソース・ドレイン間にかかる負荷を軽減しながら、静電気破壊保護素子５０により電源端子２１と接地端子２２との間の静電サージ電流を放電することができるので、半導体装置２００の静電サージ電流に対する耐性を高めることができる。
図４〜図８は、図３に示した半導体装置２００の製造プロセスを説明するための図である。次に、図３〜図８を参照して、半導体装置２００の製造プロセスについて説明する。
まず、図４に示すように、ｐ型のシリコン基板１上にＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法によって絶縁分離層２を形成する。次に、図５に示すように、シリコン基板１の表面の所定領域にｎ型の不純物をイオン注入することによって、ｎｐｎバイポーラトランジスタのコレクタとして機能するｎ型の埋込層（図示せず）と、静電気破壊保護素子５０のｎ型の埋込層８とを形成する。また、シリコン基板１の表面の別の領域に、ｎ型の不純物をイオン注入することによって、ｐＭＯＳトランジスタ６０のｎ型ウェル９ｄと、静電気破壊保護素子５０のｎ型層９（ｎ型層９ａおよび９ｂ）と、ｎＭＯＳトランジスタ７０のｎ型層９とを形成する。また、シリコン基板１の表面のさらに別の領域に、ｐ型の不純物をイオン注入することによって、ｎＭＯＳトランジスタ７０のｐ型ウェル領域７と、静電気破壊保護素子５０のｐ型ウェル領域７とを形成する。
次に、図６に示すように、静電気破壊保護素子５０、ｐＭＯＳトランジスタ６０およびｎＭＯＳトランジスタ７０がそれぞれ形成される領域にゲート絶縁膜１０およびゲート電極１１を形成する。そして、図７に示すように、絶縁分離層２およびゲート電極１１をマスクとして、ｎ型の不純物をイオン注入することによって、静電気破壊保護素子５０およびｎＭＯＳトランジスタ７０が形成される領域に低濃度の不純物領域４ａおよび５ａを形成する。また、ｐ型の不純物をイオン注入することによって、ｐＭＯＳトランジスタ６０が形成される領域に低濃度の不純物領域１３ａおよび１４ａを形成する。
この後、図８に示すように、絶縁膜（図示せず）を堆積した後にエッチバックを行うことにより、ゲート電極１１の側面を覆うサイドウォール絶縁膜１２を形成する。そして、図３に示すように、サイドウォール絶縁膜１２をマスクとしてイオン注入を行うことにより、静電気破壊保護素子５０およびｎＭＯＳトランジスタ７０の高濃度の不純物領域４ｂおよび５ｂと、ｐＭＯＳトランジスタ６０のｎ型層９の電位固定端子としての高濃度の不純物領域１５とを形成する。また、サイドウォール絶縁膜１２をマスクとしてイオン注入を行うことにより、静電気破壊保護素子５０およびｎＭＯＳトランジスタ７０のｐ型ウェル領域７の電位固定端子としての高濃度の不純物領域６と、ｐＭＯＳトランジスタ６０の高濃度の不純物領域１３ｂおよび１４ｂとを形成する。これにより、静電気破壊保護素子５０およびｎＭＯＳトランジスタ７０に、ＬＤＤ構造からなるソース領域４およびドレイン領域５が形成されるとともに、ｐＭＯＳトランジスタ６０に、ＬＤＤ構造からなるソース領域１３およびドレイン領域１４が形成される。
この後、図２に示した電源端子２１、接地端子２２、容量素子２３および抵抗素子２４などを形成することにより、第３実施形態による半導体装置２００が形成される。
第３実施形態では、静電気破壊保護素子５０が形成される領域およびｐＭＯＳトランジスタ６０が形成される領域に同時にｎ型の不純物をイオン注入することにより、ｐＭＯＳトランジスタ６０が形成される領域に、ｎ型ウェル９ｂを形成するのと同時に、静電気破壊保護素子５０が形成される領域に、埋込層８と電流経路を構成するようなｎ型層９（ｎ型層９ａ）を形成することによって、静電気破壊保護素子５０が形成される領域にｎ型層９（ｎ型層９ａ）を形成するための工程を別途追加することなく、静電気破壊保護素子５０が形成される領域にｎ型層９（ｎ型層９ａ）を形成することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１実施形態では、ドレイン領域５の低濃度の不純物領域５ａのチャネル領域３側の端部の位置とｎ型層９（ｎ型層９ａ）のチャネル領域３側の端部９ｃの位置とを略等しくなるように形成する例を示したが、本発明はこれに限らず、図９に示す第１実施形態の第１変形例のように、ドレイン領域５の高濃度の不純物領域５ｂのチャネル領域３側の端部の位置とｎ型層９のチャネル領域３側の端部９ｅの位置とを略等しくなるように形成してもよいし、図１０に示す第１実施形態の第２変形例のように、ｎ型層９のチャネル領域３側の端部９ｆの位置が、ドレイン領域５の低濃度の不純物領域５ａのチャネル領域３側の端部の位置よりもチャネル領域３側に位置するように形成してもよい。
また、上記第１実施形態では、ｎ型層９およびｎ型のドレイン領域５が接続され、かつ、ｎ型層９およびｎ型の埋込層８が接続されている例を示したが、本発明はこれに限らず、ｎ型層９とｎ型のドレイン領域５との間、または、ｎ型層９とｎ型の埋込層８との間に隙間があり、その隙間がｐ型である場合でも、ドレイン領域５、ｎ型層９および埋込層８が電気通路を構成するように実質的に電気的に接続されていればよい。
また、上記第１実施形態では、ｎＭＯＳトランジスタを備えた静電気破壊保護素子５０を形成した例を示したが、本発明はこれに限らず、ｐＭＯＳトランジスタを備えた静電気破壊保護素子を形成してもよい。この場合、静電気破壊保護素子は、入出力ピンと電源端子との間に接続してもよい。
また、上記第２実施形態では、ゲート電極１１およびｐ型ウェル領域７の電位固定端子（不純物領域６）を容量素子２３および抵抗素子２４に接続した例を示したが、本発明はこれに限らず、図１１に示す第２実施形態の第１変形例のように、ゲート電極１１を容量素子２３および抵抗素子２４に接続するとともに、ｐ型ウェル領域７の電位固定端子（不純物領域６）を接地端子２２に接続してもよい。また、図１２に示す第２実施形態の第２変形例のように、ゲート電極１１を接地端子２２に接続するとともに、ｐ型ウェル領域７の電位固定端子（不純物領域６）を容量素子２３および抵抗素子２４に接続してもよい。また、図１３に示す第２実施形態の第３変形例のように、ゲート電極１１およびｐ型ウェル領域７の電位固定端子（不純物領域６）を接地端子２２に接続してもよい。
また、上記第２実施形態では、電源端子２１と接地端子２２との間に静電気破壊保護素子５０を接続した例を示したが、本発明はこれに限らず、入出力ピンと接地端子との間に静電気破壊保護素子５０を接続してもよい。
また、上記第３実施形態では、ｐ型のシリコン基板１にｎ型の不純物をイオン注入することによって埋込層８を形成した例を示したが、本発明はこれに限らず、ｎ型不純物層をｐ型のシリコン基板１の表面に形成した後にシリコン層をエピタキシャル成長させることによって埋込層を形成してもよい。この場合、エピタキシャルシリコン層を形成した後、絶縁分離層、ｐ型ウェルおよびｎ型ウェル（ｎ型層）の形成が行われる。
また、上記第３実施形態では、ｐＭＯＳトランジスタ６０のｎ型ウェル９ｄと、静電気破壊保護素子５０のドレイン領域５と埋込層８とを接続するためのｎ型層９（ｎ型層９ａ）とを同時に形成する例を示したが、本発明はこれに限らず、縦型バイポーラトランジスタのコレクタ部に通常形成される埋込層の引出層と、ｎ型層９とを同時に形成してもよい。
本発明の第１実施形態による静電気破壊保護素子を示す断面図である。 本発明の第２実施形態による静電気破壊保護回路を示す回路図である。 本発明の第３実施形態による半導体装置を示す断面図である。 本発明の第３実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第３実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第３実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第３実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第３実施形態による半導体装置の製造プロセスを説明するための断面図である。 本発明の第１実施形態の第１変形例による静電気破壊保護素子を示す断面図である。 本発明の第１実施形態の第２変形例による静電気破壊保護素子を示す断面図である。 本発明の第２実施形態の第１変形例による静電気破壊保護回路を示す回路図である。 本発明の第２実施形態の第２変形例による静電気破壊保護回路を示す回路図である。 本発明の第２実施形態の第３変形例による静電気破壊保護回路を示す回路図である。
符号の説明
１ シリコン基板（半導体基板）
３ チャネル領域
４ ソース領域
５ ドレイン領域
６ 不純物領域（ウェル電位固定端子）
７ ｐ型ウェル領域（ウェル領域）
８ 埋込層
９ ｎ型層（第２不純物領域）
９ａ ｎ型層（第１不純物領域）
１１ ゲート電極
２１ 電源端子
２２ 接地端子
２３ 容量素子
２４ 抵抗素子
５０ 静電気破壊保護素子
１００ 静電気破壊保護回路
２００ 半導体装置

Claims (6)

  1. 第１導電型の半導体基板の表面にチャネル領域を挟むように所定の間隔を隔てて形成された第２導電型のソース領域およびドレイン領域と、
    前記ソース領域を覆うように形成された第１導電型のウェル領域と、
    前記第１導電型のウェル領域の下方に形成された第２導電型の埋込層と、
    前記ドレイン領域と前記埋込層との間に電流経路を構成するように形成された第２導電型の第１不純物領域と、
    前記ウェル領域と前記半導体基板とを分離する第２導電型の第２不純物領域とを備えた、静電気破壊保護素子。
  2. 前記第１不純物領域は、前記ドレイン領域を覆うように形成されており、
    前記第１不純物領域の不純物濃度は、前記第２導電型のドレイン領域の不純物濃度よりも低い、請求項１に記載の静電気破壊保護素子。
  3. 前記第１不純物領域の前記チャネル領域側の端部は、前記ドレイン領域の前記チャネル領域側の端部とほぼ等しい位置に配置されている、請求項２に記載の静電気破壊保護素子。
  4. 第１導電型の半導体基板の表面にチャネル領域を挟むように所定の間隔を隔てて形成された第２導電型のソース領域およびドレイン領域と、前記ソース領域を覆うように形成された第１導電型のウェル領域と、前記第１導電型のウェル領域の下方に形成された第２導電型の埋込層と、前記ドレイン領域と前記埋込層との間に電流経路を構成するように形成された第２導電型の第１不純物領域と、前記ウェル領域と前記半導体基板とを分離する第２導電型の第２不純物領域と、前記ウェル領域の電位を固定するためのウェル電位固定端子とを含む静電気破壊保護素子と、
    電源配線、接地配線、容量素子および抵抗素子とを備え、
    前記電源配線と、前記容量素子の一方の端子と、前記静電気破壊保護素子のドレイン領域とが電気的に接続されており、
    前記容量素子の他方の端子と、前記抵抗素子の一方の端子と、前記静電気破壊保護素子のゲート電極と、前記静電気破壊保護素子のウェル電位固定端子とが電気的に接続されており、
    前記接地配線と、前記抵抗素子の他方の端子と、前記静電気破壊保護素子のソース領域とが電気的に接続されている、静電気破壊保護回路。
  5. 第１導電型の半導体基板の表面にチャネル領域を挟むように所定の間隔を隔てて形成された第２導電型のソース領域およびドレイン領域と、前記ソース領域を覆うように形成された第１導電型のウェル領域と、前記第１導電型のウェル領域の下方に形成された第２導電型の埋込層と、前記ドレイン領域と前記埋込層との間に電流経路を構成するように形成された第２導電型の第１不純物領域と、前記ウェル領域と前記半導体基板とを分離する第２導電型の第２不純物領域と、前記ウェル領域の電位を固定するためのウェル電位固定端子とを含む静電気破壊保護素子と、
    電源配線、接地配線、容量素子および抵抗素子とを備え、
    前記電源配線と、前記容量素子の一方の端子と、前記静電気破壊保護素子のドレイン領域とが電気的に接続されており、
    前記容量素子の他方の端子と、前記抵抗素子の一方の端子と、前記静電気破壊保護素子のゲート電極と、前記静電気破壊保護素子のウェル電位固定端子とが電気的に接続されており、
    前記接地配線と、前記抵抗素子の他方の端子と、前記静電気破壊保護素子のソース領域とが電気的に接続されている、静電気破壊保護回路を含む、半導体装置。
  6. 第１導電型の半導体基板の表面に、静電気破壊保護素子と、電界効果型トランジスタとが形成される半導体装置の製造方法であって、
    前記半導体基板の静電気破壊保護素子が形成される第１素子領域に第２導電型の埋込層を形成する工程と、
    前記半導体基板の第１素子領域および前記電界効果型トランジスタが形成される第２素子領域に同時に不純物を導入することによって、前記第２素子領域に、第２導電型のウェル領域を形成するのと同時に、前記第１素子領域に、前記埋込層と電流経路を構成するような第２導電型の不純物領域を形成する工程と、
    前記第１素子領域に、チャネル領域を挟むように所定の間隔を隔てて、第２導電型のソース領域と、前記埋込層との間に前記不純物領域を介して電流経路を構成する第２導電型のドレイン領域とを形成する工程とを備える、半導体装置の製造方法。
JP2007254288A 2007-09-28 2007-09-28 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法 Active JP5165321B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007254288A JP5165321B2 (ja) 2007-09-28 2007-09-28 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法
PCT/JP2008/067392 WO2009041558A1 (ja) 2007-09-28 2008-09-26 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法
CN2008801081564A CN101803022B (zh) 2007-09-28 2008-09-26 静电破坏保护元件、静电破坏保护电路、半导体装置及制法
US12/678,354 US8674445B2 (en) 2007-09-28 2008-09-26 Electrostatic discharge failure protective element, electrostatic discharge failure protective circuit, semiconductor device and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007254288A JP5165321B2 (ja) 2007-09-28 2007-09-28 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009088139A true JP2009088139A (ja) 2009-04-23
JP5165321B2 JP5165321B2 (ja) 2013-03-21

Family

ID=40511438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007254288A Active JP5165321B2 (ja) 2007-09-28 2007-09-28 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8674445B2 (ja)
JP (1) JP5165321B2 (ja)
CN (1) CN101803022B (ja)
WO (1) WO2009041558A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013084451A1 (ja) * 2011-12-09 2013-06-13 セイコーエプソン株式会社 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094322B (zh) * 2011-11-01 2015-10-14 上海华虹宏力半导体制造有限公司 能够用于静电保护的沟槽型绝缘栅场效应管结构
CN104103685B (zh) * 2013-04-02 2018-07-06 中芯国际集成电路制造(上海)有限公司 一种具有降低纵向寄生晶体管效应的器件结构及其制作方法
CN104701373A (zh) * 2013-12-10 2015-06-10 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
TWI613708B (zh) * 2015-04-28 2018-02-01 新唐科技股份有限公司 半導體元件及其製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202196A (ja) * 1993-10-21 1995-08-04 Hyundai Electron Ind Co Ltd 静電放電消去回路のトランジスターおよびその製造方法
JPH1041469A (ja) * 1996-07-25 1998-02-13 Nec Corp 半導体装置
JP2000133799A (ja) * 1998-10-23 2000-05-12 Nec Corp 半導体静電保護素子及びその製造方法
JP2003197908A (ja) * 2001-09-12 2003-07-11 Seiko Instruments Inc 半導体素子及びその製造方法
JP2006074012A (ja) * 2004-08-06 2006-03-16 Renesas Technology Corp 双方向型静電気放電保護素子
JP2006202847A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 半導体装置
JP2006319072A (ja) * 2005-05-11 2006-11-24 Denso Corp 半導体装置およびその設計方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399990B1 (en) * 2000-03-21 2002-06-04 International Business Machines Corporation Isolated well ESD device
US6455902B1 (en) * 2000-12-06 2002-09-24 International Business Machines Corporation BiCMOS ESD circuit with subcollector/trench-isolated body mosfet for mixed signal analog/digital RF applications
US6879003B1 (en) * 2004-06-18 2005-04-12 United Microelectronics Corp. Electrostatic discharge (ESD) protection MOS device and ESD circuitry thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202196A (ja) * 1993-10-21 1995-08-04 Hyundai Electron Ind Co Ltd 静電放電消去回路のトランジスターおよびその製造方法
JPH1041469A (ja) * 1996-07-25 1998-02-13 Nec Corp 半導体装置
JP2000133799A (ja) * 1998-10-23 2000-05-12 Nec Corp 半導体静電保護素子及びその製造方法
JP2003197908A (ja) * 2001-09-12 2003-07-11 Seiko Instruments Inc 半導体素子及びその製造方法
JP2006074012A (ja) * 2004-08-06 2006-03-16 Renesas Technology Corp 双方向型静電気放電保護素子
JP2006202847A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 半導体装置
JP2006319072A (ja) * 2005-05-11 2006-11-24 Denso Corp 半導体装置およびその設計方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013084451A1 (ja) * 2011-12-09 2013-06-13 セイコーエプソン株式会社 半導体装置
JP2013122945A (ja) * 2011-12-09 2013-06-20 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
CN101803022A (zh) 2010-08-11
CN101803022B (zh) 2012-09-26
US20100200911A1 (en) 2010-08-12
US8674445B2 (en) 2014-03-18
WO2009041558A1 (ja) 2009-04-02
JP5165321B2 (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
US7465995B2 (en) Resistor structure for ESD protection circuits
US9082620B1 (en) Semiconductor device
US6855611B2 (en) Fabrication method of an electrostatic discharge protection circuit with a low resistant current path
JP2010016177A (ja) 静電気放電保護素子
JP2010129893A (ja) 半導体集積回路
US9362420B2 (en) Transistor structure for electrostatic discharge protection
US10262987B2 (en) Electrostatic discharge protection circuit
JP4209433B2 (ja) 静電破壊保護装置
US6670678B2 (en) Semiconductor device having ESD protective transistor
JP5165321B2 (ja) 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法
US9613952B2 (en) Semiconductor ESD protection device
US8723263B2 (en) Electrostatic discharge protection device
US9281304B2 (en) Transistor assisted ESD diode
CN108352325B (zh) 场效应晶体管和半导体器件
JP5463698B2 (ja) 半導体素子、半導体装置および半導体素子の製造方法
US7075156B1 (en) Collector structure for electrostatic discharge protection circuits
US8916935B2 (en) ESD clamp in integrated circuits
TWI705550B (zh) 具有 esd保護元件的半導體裝置
TWI553820B (zh) 半導體裝置
JP2010182821A (ja) 半導体装置
JP2009038189A (ja) 半導体装置、電圧供給システムおよび半導体装置の製造方法
JP2011146586A (ja) 静電気保護素子及びその製造方法
JP2004288974A (ja) 半導体装置及びその製造方法
JP2009026890A (ja) 静電保護素子及び静電保護素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5165321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20130827

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250