JP2006202847A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006202847A JP2006202847A JP2005010637A JP2005010637A JP2006202847A JP 2006202847 A JP2006202847 A JP 2006202847A JP 2005010637 A JP2005010637 A JP 2005010637A JP 2005010637 A JP2005010637 A JP 2005010637A JP 2006202847 A JP2006202847 A JP 2006202847A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- drift
- drain region
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000012535 impurity Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 230000002265 prevention Effects 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 34
- 230000003068 static effect Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 description 21
- 230000001681 protective effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 230000005684 electric field Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 保護素子1は、MOS構造のデバイスの一部に、縦型バイポーラトランジスタQ1と寄生バイポーラトランジスタQ2とを形成した構造になっている。N+ドレイン領域3とゲート直下のチャネル領域4との間にはNドリフト領域5が形成されている。N+ソース領域6に隣接してP+ベースコンタクト領域7が形成されている。ソース側に縦型トランジスタQ1を形成して、静電放電時に発生したホール電流を縦型トランジスタQ1に流すようにしたため、N+ドレイン領域のベース側端部での電流集中を緩和できる。
【選択図】 図1
Description
図1は本発明の第1の実施形態に係る半導体装置の断面構造を示す図である。図1の半導体装置は、静電放電(ESD)破壊を防止するための保護素子として主に用いられる。図2は図1の半導体装置を保護素子として用いた場合の概略的な回路図である。図2に示すように、保護素子1は、高耐圧デバイス2に並列接続される。高耐圧デバイス2は、例えば横型DMOS(LDMOS:Lateral Double Diffusion MOS)である。
第2の実施形態は、Nドリフト領域とN+ドレイン領域との間に高抵抗領域を設けるものである。
上述したように、LDMOS2と保護素子1が並列接続されている回路において、静電放電時にLDMOS2よりも保護素子1を先に動作させるためには、保護素子1の耐圧をLDMOS2よりも下げる必要がある。このためには、ドレイン側のNドリフト領域の横方向長さを保護素子1とLDMOS2とで調整するのが望ましい。
第4の実施形態は、隣接して配置される2つのドリフト層をLDMOS2に設けるものである。
第5の実施形態は、第2の実施形態の変形例である。
保護素子1は、静電放電が起こったときに、P-活性層8にホールを満たすように動作する。図3に示すように、LDMOS2にも寄生トランジスタQ3が存在しているため、このホール電流により保護素子1の寄生トランジスタQ3がオンする可能性がある。仮に、LDMOS2内の寄生トランジスタQ3がオンしたとすると、ドレイン側からのホールの注入がないため、ドレイン端で電流の集中が起こり、破壊するおそれがある。このため、図13(a)に示すように、LDMOS2と保護素子1を隣接して配置して、保護素子1の周囲を図13(b)に示すように、N+埋め込み層61とDN+埋め込みコンタクト領域62とで囲むことで、LDMOS2にホール電流が流れ込まないようにするのが望ましい。なお、図13(b)は、図13(a)のx-x'線断面図である。
2 LDMOS
3 N+ドレイン領域
4 チャネル領域
5 Nドリフト領域
6 N+ソース領域
7 P+ベースコンタクト領域
8 P-活性層
9 N+埋め込み層
11 DN+埋め込みコンタクト領域
12 N-活性領域
13 Pベース領域
Q1 縦型トランジスタ
Q2,Q3 寄生トランジスタ
Claims (5)
- 基板表面に沿って順に形成されるソース領域、チャネル領域およびドレイン領域と、
前記ソース領域から基板の下方にかけて形成される縦型バイポーラトランジスタと、
前記縦型バイポーラトランジスタのベースコンタクト領域と、
前記縦型バイポーラトランジスタに接続される埋め込み層と、
前記ドレイン領域および前記埋め込み層を電気的に導通する埋め込みコンタクト層と、
前記ドレイン領域と前記チャネル領域との間に形成され、前記ドレイン領域と同一の導電型で、かつ前記ドレイン領域よりも不純物濃度の少ないドリフト領域と、を備えることを特徴とする半導体装置。 - 前記埋め込み層の上面に形成され、前記縦型バイポーラトランジスタのベースの一部を構成する第1導電型の半導体領域を備え、
前記ソース領域、前記ドレイン領域、前記埋め込み層、前記埋め込みコンタクト層、および前記ドリフト領域は、第2導電型であり、
前記チャネル領域および前記ベースコンタクト領域は、第1導電型であることを特徴とする請求項1に記載の半導体装置。 - 前記ドリフト領域とドレイン電極との間に形成される高抵抗領域を備えることを特徴とする請求項1または2に記載の半導体装置。
- 互いに並列接続される第1および第2のスイッチング素子を備え、
前記第1のスイッチング素子は、
基板表面に沿って順に形成される第1ソース領域、第1チャネル領域および第1ドレイン領域と、
前記第1ソース領域に隣接して形成される第1ベースコンタクト領域と、
前記第1ドレイン領域と前記第1チャネル領域との間に形成され、前記第1ドレイン領域と同一の導電型で、かつ前記第1ドレイン領域よりも不純物濃度の少ない第1ドリフト領域と、を有し、
前記第2のスイッチング素子は、
基板表面に沿って順に形成される第2ソース領域、第2チャネル領域および第2ドレイン領域と、
前記第2ソース領域に隣接して形成される第2ベースコンタクト領域と、
前記第2ドレイン領域と前記第2チャネル領域との間に隣接して順に形成される、前記第2ドレイン領域とは異なる導電型のホール注入防止領域、前記第1ドレイン領域と同じ材料からなる第2ドリフト領域、および第3ドリフト領域と、
前記第2ドレイン領域、前記ホール注入防止領域および前記前記第2ドリフト領域の下面に形成され、かつ前記第2ドリフト領域の方がゲート側に突き出るように形成されるベース層と、を有することを特徴とする半導体装置。 - 前記第1ドリフト領域の基板表面方向の長さは、前記第3ドリフト領域よりも長く設定されることを特徴とする請求項4に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005010637A JP4703196B2 (ja) | 2005-01-18 | 2005-01-18 | 半導体装置 |
US11/333,281 US7554160B2 (en) | 2005-01-18 | 2006-01-18 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005010637A JP4703196B2 (ja) | 2005-01-18 | 2005-01-18 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010239526A Division JP5214704B2 (ja) | 2010-10-26 | 2010-10-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006202847A true JP2006202847A (ja) | 2006-08-03 |
JP4703196B2 JP4703196B2 (ja) | 2011-06-15 |
Family
ID=36911777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005010637A Expired - Fee Related JP4703196B2 (ja) | 2005-01-18 | 2005-01-18 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7554160B2 (ja) |
JP (1) | JP4703196B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009041558A1 (ja) * | 2007-09-28 | 2009-04-02 | Sanyo Electric Co., Ltd. | 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法 |
JP2010087291A (ja) * | 2008-09-30 | 2010-04-15 | Sony Corp | トランジスタ型保護素子、半導体集積回路およびその製造方法 |
JP2011211901A (ja) * | 2011-05-27 | 2011-10-20 | Toshiba Corp | 半導体装置 |
CN102292813A (zh) * | 2008-12-16 | 2011-12-21 | 美国亚德诺半导体公司 | 用于基于隔离型nmos的esd箝位单元的系统和方法 |
JP2012064830A (ja) * | 2010-09-17 | 2012-03-29 | New Japan Radio Co Ltd | 半導体装置および集積回路 |
JP2013084992A (ja) * | 2013-01-21 | 2013-05-09 | Toshiba Corp | 半導体装置 |
WO2013084451A1 (ja) * | 2011-12-09 | 2013-06-13 | セイコーエプソン株式会社 | 半導体装置 |
CN103579230A (zh) * | 2012-07-26 | 2014-02-12 | 无锡维赛半导体有限公司 | 半导体功率器件 |
JP2014103159A (ja) * | 2012-11-16 | 2014-06-05 | Toyota Motor Corp | 半導体装置 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8445947B2 (en) * | 2008-07-04 | 2013-05-21 | Stmicroelectronics (Rousset) Sas | Electronic circuit having a diode-connected MOS transistor with an improved efficiency |
JP2011066158A (ja) * | 2009-09-16 | 2011-03-31 | Toshiba Corp | 半導体装置およびその製造方法 |
KR101043238B1 (ko) * | 2009-11-25 | 2011-06-30 | 주식회사 바우압텍 | 고전압용 정전기 방전 보호 소자 |
JP2013098503A (ja) | 2011-11-07 | 2013-05-20 | Toshiba Corp | 固体撮像素子 |
US8648417B1 (en) * | 2012-10-01 | 2014-02-11 | O2Micor, Inc. | LDMOS transistors with improved ESD capability |
CN104733534B (zh) * | 2015-03-13 | 2017-08-29 | 西安电子科技大学 | P型埋层覆盖型超结横向双扩散金属氧化物半导体场效应管 |
US10249614B2 (en) | 2015-05-28 | 2019-04-02 | Macronix International Co., Ltd. | Semiconductor device |
CN106876456A (zh) * | 2017-02-28 | 2017-06-20 | 电子科技大学 | 低关断损耗双栅soi‑ligbt器件结构 |
CN106847884A (zh) * | 2017-02-28 | 2017-06-13 | 电子科技大学 | 低关断损耗的soi‑ligbt器件结构 |
CN111326582B (zh) * | 2018-12-13 | 2022-08-02 | 中芯集成电路(宁波)有限公司 | 栅驱动集成电路 |
CN111326578B (zh) * | 2018-12-13 | 2022-08-02 | 中芯集成电路(宁波)有限公司 | 栅驱动集成电路 |
CN111370467B (zh) * | 2020-03-30 | 2023-09-29 | 电子科技大学 | 一种半导体器件及其制造方法 |
CN111785634B (zh) * | 2020-06-30 | 2024-03-15 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026315A (ja) * | 2000-07-06 | 2002-01-25 | Toshiba Corp | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6831331B2 (en) * | 1995-11-15 | 2004-12-14 | Denso Corporation | Power MOS transistor for absorbing surge current |
JP4357127B2 (ja) | 2000-03-03 | 2009-11-04 | 株式会社東芝 | 半導体装置 |
JP2002094063A (ja) | 2000-09-11 | 2002-03-29 | Toshiba Corp | 半導体装置 |
TW536802B (en) | 2002-04-22 | 2003-06-11 | United Microelectronics Corp | Structure and fabrication method of electrostatic discharge protection circuit |
-
2005
- 2005-01-18 JP JP2005010637A patent/JP4703196B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-18 US US11/333,281 patent/US7554160B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026315A (ja) * | 2000-07-06 | 2002-01-25 | Toshiba Corp | 半導体装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8674445B2 (en) | 2007-09-28 | 2014-03-18 | Semiconductor Components Industries, Llc | Electrostatic discharge failure protective element, electrostatic discharge failure protective circuit, semiconductor device and semiconductor device manufacturing method |
JP2009088139A (ja) * | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法 |
WO2009041558A1 (ja) * | 2007-09-28 | 2009-04-02 | Sanyo Electric Co., Ltd. | 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法 |
JP2010087291A (ja) * | 2008-09-30 | 2010-04-15 | Sony Corp | トランジスタ型保護素子、半導体集積回路およびその製造方法 |
CN102292813A (zh) * | 2008-12-16 | 2011-12-21 | 美国亚德诺半导体公司 | 用于基于隔离型nmos的esd箝位单元的系统和方法 |
JP2012512544A (ja) * | 2008-12-16 | 2012-05-31 | アナログ ディヴァイスィズ インク | 分離されたnmosベースのesdクランプセルのためのシステムおよび方法 |
JP2012064830A (ja) * | 2010-09-17 | 2012-03-29 | New Japan Radio Co Ltd | 半導体装置および集積回路 |
JP2011211901A (ja) * | 2011-05-27 | 2011-10-20 | Toshiba Corp | 半導体装置 |
WO2013084451A1 (ja) * | 2011-12-09 | 2013-06-13 | セイコーエプソン株式会社 | 半導体装置 |
JP2013122945A (ja) * | 2011-12-09 | 2013-06-20 | Seiko Epson Corp | 半導体装置 |
CN103579230A (zh) * | 2012-07-26 | 2014-02-12 | 无锡维赛半导体有限公司 | 半导体功率器件 |
JP2014103159A (ja) * | 2012-11-16 | 2014-06-05 | Toyota Motor Corp | 半導体装置 |
JP2013084992A (ja) * | 2013-01-21 | 2013-05-09 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4703196B2 (ja) | 2011-06-15 |
US7554160B2 (en) | 2009-06-30 |
US20060186469A1 (en) | 2006-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4703196B2 (ja) | 半導体装置 | |
JP5589052B2 (ja) | 半導体装置 | |
JP4772843B2 (ja) | 半導体装置及びその製造方法 | |
CN106575653B (zh) | 具有esd元件的半导体装置 | |
JP2002094063A (ja) | 半導体装置 | |
US9252144B2 (en) | Field effect transistor and a device element formed on the same substrate | |
JP2008140824A (ja) | 半導体装置 | |
US6914294B2 (en) | Semiconductor device | |
JP4993941B2 (ja) | 半導体集積回路及びこれを備えたシステムlsi | |
JP2006120789A (ja) | 半導体装置 | |
US8569865B2 (en) | Integrated circuit and production method | |
JP2010258355A (ja) | 半導体装置及びその製造方法 | |
US9865586B2 (en) | Semiconductor device and method for testing the semiconductor device | |
JP5214704B2 (ja) | 半導体装置 | |
JP5567437B2 (ja) | 半導体装置および集積回路 | |
US8952483B2 (en) | Semiconductor device | |
JP6033054B2 (ja) | 半導体装置 | |
JP2007129089A (ja) | 半導体装置 | |
KR101209564B1 (ko) | 반도체장치 | |
JP2007287919A (ja) | 温度検出機能付き半導体装置 | |
JP2006332539A (ja) | 半導体集積回路装置 | |
JP2008270367A (ja) | 半導体装置 | |
JP2009088317A (ja) | 高耐圧半導体スイッチング素子 | |
JP2007294766A (ja) | 半導体装置 | |
JP2009170579A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110308 |
|
LAPS | Cancellation because of no payment of annual fees |