TWI790119B - 用於具有雙接地端的電路系統的防護裝置 - Google Patents
用於具有雙接地端的電路系統的防護裝置 Download PDFInfo
- Publication number
- TWI790119B TWI790119B TW111105098A TW111105098A TWI790119B TW I790119 B TWI790119 B TW I790119B TW 111105098 A TW111105098 A TW 111105098A TW 111105098 A TW111105098 A TW 111105098A TW I790119 B TWI790119 B TW I790119B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- type
- doped region
- type well
- well
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 125000006850 spacer group Chemical group 0.000 claims description 40
- 230000001681 protective effect Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 11
- 238000002955 isolation Methods 0.000 abstract description 29
- 230000000694 effects Effects 0.000 abstract description 19
- 230000002457 bidirectional effect Effects 0.000 abstract description 10
- 230000005611 electricity Effects 0.000 abstract description 4
- 230000003068 static effect Effects 0.000 abstract description 4
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 41
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 40
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
本發明實施例提供一種具有隔離效果與能夠提供靜電放電路徑的防護裝置,主要透過設計過的半導體結構在兩個接地端形成雙向的閘流體,因此除了能夠對兩個接地端進行電壓隔離外,在兩個接地端的接地端電壓差到達一程度時,更可以提供一個靜電放電路徑,以藉此達到靜電放電的保護效果,來避免電路系統受到高壓靜電的衝擊而損壞。
Description
本發明涉及一種用於具有雙接地端的電路系統的防護裝置,且特別是可以對不同接地端進行隔離並達到靜電防護的防護裝置與使用此防護裝置的電路系統。
請參照圖1,圖1是一種傳統的電路系統的方塊圖。電路系統1為一種驅動裝置的應用,且包括前端電路11與驅動電路12。前端電路11電性連接到系統電壓端VDD,且包括低壓側電路111與高壓側電路112。低壓側電路111與高壓側電路112分別電性連接到接地端GND1與GND2,以及高壓側電路112電性連接到驅動電路12。驅動電路12電性連接到輸入信號端VIN與輸出信號端VOUT。
在此應用中,由於線路本身的寄生電感,在大電流操作下時,此寄生電感會造成電路的接地電位產生變化,為了避免此電位變化的影響,有時會將電路系統1中的不同接地端GND1、GND2做隔離,以避免彼此間電位互相拉扯。然而,兩個彼此隔離的接地端GND1、GND2,在靜電放電發生時,可能因彼此互相隔離而阻擋靜電放電,造成靜電無法宣洩,導致電路系統1損壞。
請參照圖1與圖2A,圖2A是一種傳統的隔離裝置的半導體結構的剖面示意圖。通常接地端GND2是操作於大電流下,因此會有寄生電感會造成接
地端GND2的電壓值會抬升並與接地端GND1產生電壓差,故電路系統1會使用如圖2A的半導體結構21形成的隔離裝置來實現兩個接地端GND1、GND2的隔離。
半導體結構21包括P型基板SUB、高壓井HVW1~HVW3、井W1~W7、摻雜區D1~D11、閘極G1、G2與場隔離件F1~F8,其中高壓井HVW1、HVW3為高壓P型井,高壓井HVW2為高壓N型井,井W1、W3、W5、W7為P型井,井W2、W4、W6為N型井,摻雜區D1、D5、D7與D11為P型摻雜區,以及摻雜區D2~D4、D8~D10為N型摻雜區。摻雜區D4、D5電性連接到接地端GND2,以及摻雜區D7、D8電性連接到接地端GND1。透過高壓井HVW2的設置,井W3與W5之間可以有效地被隔離。對於對稱的半導體結構21來說,其兩個方向(由接地端GND1往接地端GND2的方向與由接地端GND2往接地端GND1的方向)的崩潰電壓值彼此相同。
請參照圖1與圖2B,圖2B是一種傳統的隔離裝置的半導體結構的剖面示意圖。電路系統1也可以使用如圖2B的半導體結構22形成的隔離裝置來實現兩個接地端GND1、GND2的隔離。半導體結構22包括P型基板SUB、高壓井HVW1~HVW4、井W1~W7、摻雜區D1~D9、閘極G1、G2與場隔離件F1~F7,其中高壓井HVW1、HVW3為高壓P型井,高壓井HVW2、HVW4為高壓N型井,井W1、W3、W4、W6為P型井,井W2、W5、W7為N型井,摻雜區D1、D4、D6為P型摻雜區,以及摻雜區D2、D3、D5、D7~D9為N型摻雜區。摻雜區D3、D4電性連接到接地端GND2,以及摻雜區D6、D7電性連接到接地端GND1。透過高壓井HVW3、HVW4的設置,井W3與W6之間可以有效地被隔離。對於不對稱的半導體結構22來說,其兩個方向(由接地端GND1往接地端GND2的方向與由接地端GND2往接地端GND1的方向)的崩潰電壓值彼此不相同。
不管採用上述圖2A或圖2B的半導體結構,在靜電放電發生時,皆可能因兩個接地端彼此互相隔離而阻擋靜電放電,造成靜電無法宣洩,導致
電路系統1損壞。因此,有需要提供一種具有隔離效果與能夠提供靜電放電路徑的防護裝置。
為了解決先前技術的問題,並達到本發明至少一個目的,本發明實施例提供一種防護裝置,此防護裝置用於具有第一接地端與第二接地端的電路系統,且係由半導體結構組成。此半導體結構包括第一高壓P型井、形成於第一高壓P型井中的第一P型井、第一P型摻雜區、第一N型摻雜區、於水平方向上緊鄰於第一高壓N型井的第一高壓N型井、形成於第一高壓N型井中的第二P型井、第二P型摻雜區以及第二N型摻雜區。第一P型摻雜區與第一N型摻雜區形成於第一P型井中且暴露於第一P型井,且於水平方向上,第一P型摻雜區與第一N型摻雜區彼此隔離。第二P型摻雜區與第二N型摻雜區形成於第二P型井中且暴露於第二P型井,且於水平方向上,第二P型摻雜區與第二N型摻雜區彼此隔離。第一N型摻雜區位於第一P型井靠近第一高壓N型井的第一側,第一P型摻雜區位於第一P型井遠離第一高壓N型井的第二側,第二N型摻雜區位於第二P型井靠近第一高壓P型井的第一側,第二P型摻雜區位於第二P型井遠離第一高壓P型井的第二側,第一N型摻雜區與第二N型摻雜區於水平方向上彼此隔離,第一N型摻雜區與第一P型摻雜區用於電性連接第二接地端,以及第二N型摻雜區與第二P型摻雜區用於電性連接第一接地端。
本發明實施例還提供一種電路系統,此電路系統包括前述防護裝置、前端電路與驅動電路。前端電路包括低壓側電路與高壓側電路。驅動電路電性連接高壓側電路。
綜上所述,本發明提供的防護裝置具有隔離效果與能夠提供靜電放電路徑,相較於傳統僅是在兩個接地端隔離的隔離裝置來說,更可以有效地保護電路系統不受高壓靜電的損害。
為了進一步理解本發明的技術、手段和效果,可以參考以下詳細描述和附圖,從而可以徹底和具體地理解本發明的目的、特徵和概念。然而,以下詳細描述和附圖僅用於參考和說明本發明的實現方式,其並非用於限制本發明。
1、3:電路系統
11、31:前端電路
111、311:低壓側電路
112、312:高壓側電路
12、32:驅動電路
21、4、61~63:半導體結構
33:防護裝置
GND1、GND2:接地端
VDD:系統電壓端
VIN:輸入信號端
VOUT:輸出信號端
SUB:P型基板
HVW1~HVW4:高壓井
W1~W7:井
D1~D11:摻雜區
G1、G2:閘極
F1~F8:場隔離件
R11、R12、R13:區域
C1~C3:曲線
提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明,並且被併入與構成本發明的說明書的一部分。附圖示出了本發明的示範實施例,並且用以與本發明的說明書一起用於解釋本發明的原理。
圖1是一種傳統的電路系統的方塊圖。
圖2A是一種傳統的隔離裝置的半導體結構的剖面示意圖。
圖2B是一種傳統的隔離裝置的半導體結構的剖面示意圖。
圖3是本發明實施例的一種電路系統的方塊圖。
圖4是本發明實施例的防護裝置的對稱的半導體結構的剖面示意圖。
圖5是本發明實施例的防護裝置的不對稱的半導體結構的接地端電壓差與電流的曲線圖。
圖6A是本發明實施例的防護裝置的不對稱的半導體結構的剖面示意圖。
圖6B是本發明另一實施例的防護裝置的不對稱的半導體結構的剖面示意圖。
圖6C是本發明又一實施例的防護裝置的不對稱的半導體結構的剖面示意圖。
現在將詳細參考本發明的示範實施例,其示範實施例會在附圖中被繪示出。在可能的情況下,在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。另外,示範實施例的做法僅是本發明的設計概念的實現方式之一,下述的該等示範皆非用於限定本發明。
為解決先前技術的問題,本發明實施例提供一種具有隔離效果與能夠提供靜電放電路徑的防護裝置,其用於在兩個接地端的接地端電壓差到達一程度時,提供一個靜電放電路徑,以藉此達到靜電放電的保護效果。進一步地,防護裝置可提供雙向的靜電放電路徑,亦即在第一接地端的電壓值大於第二接地端的電壓值且接地端電壓差大於第一導通電壓值時,防護裝置提供由第一接地端往第二接地端的靜電放電路徑,以及在第二接地端的電壓值大於第一接地端的電壓值且接地端電壓差大於第二導通電壓值時,防護裝置提供由第二接地端往第一接地端的靜電放電路徑。
在其中一個實施例中,防護裝置是以對稱的半導體結構組成,因此,第一導通電壓值與第二導通電壓值彼此相同。在另一個實施例中,防護裝置是以不對稱的半導體結構組成,且當第二接地端是電性連接操作於大電流的高壓側電流時,會將第一導通電壓值設計成大於第二導通電壓值,以在達到提供靜電放電路靜時也不會因此喪失隔離效果。此處的不對稱是指,第一接地端與第二接地端對應高壓井區的電性不同,其中一個為高壓N型井,另一者為高壓P型井,因此,第一接地端至第二接地端的崩潰電壓與第二接地端至第一接地端的崩潰電壓也不會相同。
首先,請參照圖3,圖3是本發明實施例的一種電路系統的方塊圖。電路系統3包括防護裝置33、前端電路31與驅動電路32,其中前端電路31的高壓側電路312電性連接驅動電路32,前端電路31電性連接系統電壓端VDD,以及接地端GND1與接地端GND2分別電性連接前端電路31的低壓側電路311與高壓側電路312。防護裝置33用於電性連接於接地端GND1與接地端GND2之間,以藉此隔離接地端GND1與接地端GND2,並提供雙向的靜電放電路徑,來達到靜電放電的防護效果。
本發明實施例主要是透過設計防護裝置33的半導體結構,讓半導體結構在接地端電壓差到達一定程度時,半導體結構能夠產生靜電放電路徑,以避免損害電路系統3。進一步地,導通電壓值的設計必須是小於崩潰電壓值,且不能低於隔離電壓值,才能使得半導體結構構成的防護裝置33可以具有隔離效果與能夠提供靜電放電路徑。
接著,請參照圖3與圖4,圖4是本發明實施例的防護裝置的對稱的半導體結構的剖面示意圖。圖3的防護裝置33可以以圖4的對稱的半導體結構4來實現。半導體結構4包括P型基板SUB、高壓井HVW1、井W1~W3、摻雜區D1~D5與場隔離件F1~F6,其中高壓井HVW1為高壓N型井,井W1、W3為P型井,井W2為N型井,摻雜區D1、D5為P型摻雜區,以及摻雜區D2~D4為N型摻雜區。摻雜區D1、D2電性連接到接地端GND2,以及摻雜區D4、D5電性連接到接地端GND1。
高壓井HVW1形成於P型基板SUB之上,且於水平方向上(由左往右的方向上),井W1~W3依序形成於高壓井HVW1之中。井W2的左右兩側緊鄰於井W1的右側與井W3的左側。摻雜區D1、D2形成於井W1之上且暴露於井W1,且摻雜區D1、D2於水平方向上彼此隔離(透過場隔離件F2)。摻雜區D4、D5形成於井W3之上且暴露於井W3,且摻雜區D4、D5於水平方向上彼此隔離(透過場隔
離件F5)。摻雜區D3形成於井W1~W3之上,且於水平方向上與摻雜區D2與D4隔離(透過場隔離件F3、F4)。場隔離件F1位於高壓井HVW1與井W1之上,場隔離件F2、F3形成於井W1之上,場隔離件F4、F5形成於井W3之上,以及場隔離件F6位於高壓井HVW1與井W3之上。
進一步地,場隔離件F1的一部份位於高壓井HVW1的左側,場隔離件F1的另一部分位於井W1的左側。摻雜區D1位於井W1遠離井W2的一側(即井W1的左側),且摻雜區D1的左側緊鄰於場隔離件F1的右側。場隔離件F2的左右兩側分別緊鄰於摻雜區D1的右側與摻雜區D2的左側。摻雜區D2位於井W1靠近井W2的一側(即井W1的右側)。場隔離件F3的左右兩側分別緊鄰於摻雜區D2的右側與摻雜區D3的左側。摻雜區D3的左側部分位於井W1之上,摻雜區D3的中間部分位於井W2之上,以及摻雜區D3的右側部分位於井W3之上。場隔離件F4的左右兩側分別緊鄰於摻雜區D3的右側與摻雜區D4的左側。摻雜區D4位於井W3靠近井W2的一側(即井W3的左側)。場隔離件F5的左右兩側分別緊鄰於摻雜區D4的右側與摻雜區D5的左側。摻雜區D5位於井W3遠離井W2的一側(即井W3的右側),且摻雜區D5的右側緊鄰於場隔離件F6的左側。場隔離件F6的一部份位於井W3的右側,場隔離件F1的另一部分位於高壓井HVW1的右側。
半導體結構4為對稱結構,所以兩個方向上(由接地端GND1往接地端GND2的方向與由接地端GND2往接地端GND1的方向)的導通電壓值彼此相同,類似地,兩個方向上隔離的電壓值彼此相同與兩個方向上的崩潰電壓值彼此相同。透過上述的半導體結構4,當接地端GND2的電壓值大於接地端GND1的電壓值(或接地端GND1的電壓值大於接地端GND2的電壓值),且兩者之間的接地端電壓差大於導通電壓值時,接地端GND1、GND2之間構成的PNPN閘流體會導通,以提供靜電放電路徑,從而達到靜電放電的保護。另外,井W2上的摻雜區D3為N型摻雜區,故可以降低導通電壓值,使得導通電壓值不至於過高。
另外,導通電壓值可以透過摻雜區D3的寬度調整,因此,經過適當地調整,便能夠使得導通電壓值不至於過高或過低,從而使得防護裝置33可以具有隔離效果與能夠提供靜電放電路徑。
請參照圖5,圖5是本發明實施例的防護裝置的不對稱的半導體結構的接地端電壓差與電流的曲線圖。如圖5所示,區域R11、R12、R13分別是接地端GND1往接地端GND2之方向上的隔離區、導通區與崩潰區。在區域R11中,接地端GND1、GND2兩者會彼此隔離不導通,產生電壓隔離效果。在區域R12中,半導體結構中閘流體導通,以提供一個由接地端GND1往接地端GND2的靜電放電路徑,其導通曲線如同曲線C2所示。在區域R13中,半導體結構會崩潰,導致元件受損。由於在區域R12中,提供了一個由接地端GND1往接地端GND2的靜電放電路徑,因此可以避免半導體結構操作於區域R13。
區域R21、R22、R23分別是接地端GND2往接地端GND1之方向上的隔離區、導通區與崩潰區。在區域R21中,接地端GND2、GND1兩者會彼此隔離不導通,產生電壓隔離效果。在區域R22中,半導體結構中閘流體導通,以提供一個由接地端GND2往接地端GND1的靜電放電路徑,其導通曲線如同曲線C3所示。在區域R23中,半導體結構會崩潰,導致元件受損。由於在區域R22中,提供了一個由接地端GND1往接地端GND2的靜電放電路徑,因此可以避免半導體結構操作於區域R23。
不對稱的半導體結構構成的防護裝置在兩個方向上的導通電壓值必須要設計成不同大小,如果設計成相同,則在接地端GND1往GND2的方向上,半導體結構中閘流體會在區域R11就導通,其導通曲線如同曲線C1所示,使得接地端GND1、GND2的電壓隔離效果變差。因此,本發明實施例的不對稱的半導體結構就是希望構成一個雙向的閘流體,且兩個方向上的導通電壓值彼此不同,以達到保有較佳的隔離效果與靜電放電的防護效果。
請參照圖3與圖6A,圖6A是本發明實施例的防護裝置的不對稱的半導體結構的剖面示意圖。圖3的防護裝置33可以以圖6A的不對稱的半導體結構61來實現。半導體結構61包括P型基板SUB、高壓井HVW1、HVW2、HVW3、井W1~W3、摻雜區D1~D5與場隔離件F1~F5,其中高壓井HVW1、HVW3為高壓P型井,高壓井HVW2為高壓N型井,井W1~W3為P型井,摻雜區D1、D4、D5為P型摻雜區,以及摻雜區D2、D3為N型摻雜區。摻雜區D1、D2、D5電性連接到接地端GND2,以及摻雜區D3、D4電性連接到接地端GND1。
高壓井HVW1~HVW3形成於P型基板SUB上。井W1形成於高壓井HVW1中。摻雜區D1、D2形成於井W1中且暴露於井W1,且於水平方向上,摻雜區D1、D2透過場隔離件F2彼此隔離。高壓井HVW2的左側於水平方向上緊鄰於高壓井W1的右側。井W2形成於高壓井HVW2中。摻雜區D3、D4形成於井W2中且暴露於井W2。於水平方向上,摻雜區D3、D4透過場隔離件F4彼此隔離。高壓井HVW3的左側於水平方向上緊鄰高壓井HVW2的右側。井W3形成於高壓井HVW3中。摻雜區D5形成於井W3且暴露於井W3。
摻雜區D2位於井W1靠近高壓井HVW2的一側(即井W1的右側),以及摻雜區D1位於井W1遠離該高壓井HVW2的另一側(即井W1的左側)。摻雜區D3位於井W2靠近高壓井HVW1的一側(即井W2的左側),以及摻雜區D4位於井W2遠離高壓井HVW1的一側(即井W2的右側)。摻雜區D2與D3於水平方向上透過場隔離件F3彼此隔離。摻雜區D5於水平方向上透過場隔離件F5與摻雜區D4隔離。
場隔離件F1的一部分形成於高壓井HVW1上,場隔離件F1的另一部形成於井W1之上,以及於水平方向上位於摻雜區D1遠離高壓井HVW2的一側(即摻雜區D1的左側)。場隔離件F2形成於井W1之上,並於水平方向上位於摻雜區D1、D2之間。場隔離件F3的數個部份分別形成於井W1、高壓井HVW1、HVW2
與井W2,並於水平方向上位於摻雜區D2、D3之間。場隔離件F4形成於井W2之上,並於水平方向上位於摻雜區D3、D4之間。場隔離件F5的多個部份分別形成於井W2、高壓井HVW2、HVW3與井W3上,並於水平方向上位於摻雜區D4遠離高壓井HVW1的一側(即摻雜區D4的右側)。
高壓井HVW1、HVW2、井W1、W2、摻雜區D1~D4與場隔離件F1~F5構成雙向的閘流體,且可以用於隔離接地端GND2、GND1之間的電壓。在接地端GND1往接地端GND2的接地端電壓差為正值且大於第一導通電壓值時,半導體結構61形成的雙向的閘流體提供由接地端GND1往接地端GND2的靜電放電路徑。在接地端GND2往接地端GND1的接地端電壓差為正值且大於第二導通電壓值時,半導體結構61形成的雙向的閘流體提供由接地端GND2往接地端GND1的靜電放電路徑。於此實施例中,由於接地端GND2電性連接高壓側電路312,以及接地端GND1電性連接低壓側電路311,故設計成第一導通電壓值大於第二導通電壓值,如圖5所示。另外,需要說明的是,於本發明實施例中,構成雙向的閘流體的部分是由高壓井HVW1、HVW2、井W1、W2、摻雜區D1~D4與場隔離件F1~F5。換言之,摻雜區D5、高壓井HVW3、井W3與P型基板SUB可以是本發明的非必要元件,而能夠移除。
請參照圖3與圖6B,圖6B是本發明另一實施例的防護裝置的不對稱的半導體結構的剖面示意圖。不同於圖6A的實施例,半導體結構62更包括井W4。井W4為N型井,形成於高壓井HVW2中,且於水平方向上緊鄰井W2與高壓井HVW1。高壓井HVW1、HVW2、井W1、W2、W4、摻雜區D1~D4與場隔離件F1~F5構成雙向的閘流體,且同樣地具有電壓隔離與靜電放電的防護效果。
請參照圖3與圖6C,圖6C是本發明又一實施例的防護裝置的不對稱的半導體結構的剖面示意圖。不同於圖6B的實施例,半導體結構63更包括摻雜區D6與場隔離件F6。摻雜區D6為N型摻雜區,摻雜區D6的多個部分分別形成
於高壓井HVW1、井W4與高壓井HVW2上且暴露於高壓井HVW1、井W4與高壓井HVW2。場隔離件F6形成於井W2,以及場隔離件F3僅形成於井W1與高壓井HVW1上。於水平方向上,場隔離件F3用於隔離摻雜區D2與D6,以及場隔離件F6用於隔離摻雜區D6與D3。高壓井HVW1、HVW2、井W1、W2、W4、摻雜區D1~D4、D6與場隔離件F1~F6構成雙向的閘流體,且同樣地具有電壓隔離與靜電放電的防護效果。
綜合以上所述,本發明實施例提供一種透過半導體結構實現的防護裝置,其可以用於具有雙接地端的電路系統中,除了可以對兩個接地端進行電壓隔離,而且還可以達到靜電放電的防護效果。本發明實施例的半導體結構的實現方式並不複雜也不困難,故能夠進行量產與廣泛應用於各種具有雙接地端的電路系統,故具有經濟價值與產業利用性。
應當理解,本文描述的示例和實施例僅用於說明目的,並且鑑於其的各種修改或改變將被建議給本領域技術人員,並且將被包括在本申請的精神和範圍以及所附權利要求的範圍之內。
61:半導體結構
GND1、GND2:接地端
SUB:P型基板
HVW1~HVW3:高壓井
W1~W3:井
D1~D5:摻雜區
F1~F5:場隔離件
Claims (11)
- 一種防護裝置,用於具有一第一接地端與一第二接地端的一電路系統,係由一半導體結構組成,且該半導體結構包括:一第一高壓P型井;一第一P型井,形成於該第一高壓P型井中;一第一P型摻雜區與一第一N型摻雜區,其中該第一P型摻雜區與該第一N型摻雜區形成於該第一P型井中且暴露於該第一P型井,且於一水平方向上,該第一P型摻雜區與該第一N型摻雜區彼此隔離;一第一高壓N型井,於該水平方向上緊鄰於該第一高壓P型井;一第二P型井,形成於該第一高壓N型井中;以及一第二P型摻雜區與一第二N型摻雜區,其中該第二P型摻雜區與該第二N型摻雜區形成於該第二P型井中且暴露於該第二P型井,且於一水平方向上,該第二P型摻雜區與該第二N型摻雜區彼此隔離;其中該第一N型摻雜區位於該第一P型井靠近該第一高壓N型井的一第一側,該第一P型摻雜區位於該第一P型井遠離該第一高壓N型井的一第二側,該第二N型摻雜區位於該第二P型井靠近該第一高壓P型井的一第一側,該第二P型摻雜區位於該第二P型井遠離該第一高壓P型井的一第二側,該第一N型摻雜區與該第二N型摻雜區於該水平方向上彼此隔離,該第一N型摻雜區與該第一P型摻雜區用於電性連接該第二接地端,以及該第二N型摻雜區與該第二P型摻雜區用於電性連接該第一接地端。
- 如請求項1所述的防護裝置,其中該半導體結構更包括一P型基板,其中該第一高壓P型井與該第一高壓N型井形成該P型基板上。
- 如請求項1所述的防護裝置,其中該半導體結構更包括:一第一場隔離件,形成於該第一高壓P型井與該第一P型井之上,並於該水平方向上位於該第一P型摻雜區遠離該第一高壓N型井的一側;以及一第二場隔離件,形成於該第一高壓N型井與該第二P型井之上,並於該水平方向上位於該第二P型摻雜區遠離該第一高壓P型井的一側。
- 如請求項1所述的防護裝置,其中該半導體結構更包括:一第三場隔離件,形成於該第一P型井之上,並於該水平方向上位於該第一P型摻雜區與該第一N型摻雜區之間;一第四場隔離件,形成於該第一高壓P型井、該第一P型井、該第一高壓N型井與該第二P型井之上,並於該水平方向上位於該第一N型摻雜區與該第二N型摻雜區之間;以及一第五場隔離件,形成於該第二P型井之上,並於該水平方向上位於該第二N型摻雜區與該第二P型摻雜區之間。
- 如請求項1所述的防護裝置,其中該半導體結構更包括:一第二高壓P型井,於該水平方向上,緊鄰該第一高壓N型井;一第三P型井,形成於該第二高壓P型井中;以及一第三P型摻雜區,形成於該第三P型井且暴露於該第三P型井,該第三P型摻雜區於該水平方向上與該第二N型摻雜區隔離,且該第三P型摻雜區電性連接該第二接地端。
- 如請求項1所述的防護裝置,其中該半導體結構更包括:一N型井,形成於該第一高壓N型井中,於該水平方向上緊鄰該第二P型井與該第一高壓P型井。
- 如請求項6所述的防護裝置,其中該半導體結構更包括:一第三N型摻雜區,形成於該N型井、該第一高壓N型井與該第一高壓P型井上且暴露於該N型井、該第一高壓N型井與該第一高壓P型井,且於該水平方向上與該第一N型摻雜區與該第二N型摻雜區隔離。
- 如請求項1所述的防護裝置,其中在該第一接地端往該第二接地端的一接地端電壓差為一正值且大於一第一導通電壓值時,該半導體結構提供由該第一接地端往該第二接地端的一靜電放電路徑,以及在該第二接地端往該第一接地端的一接地端電壓差為一正值且大於一第二導通電壓值時,該半導體結構提供由該第二接地端往該第一接地端的一靜電放電路徑。
- 如請求項1所述的防護裝置,其中該第一導通電壓值大於該第二導通電壓值。
- 一種電路系統,包括:如請求項1-9其中一項所述的防護裝置;一前端電路,包括一低壓側電路與一高壓側電路;以及一驅動電路,電性連接該高壓側電路。
- 如請求項10所述的電路系統,其中該第一接地端電性連接該低壓側電路,該第二接地端電性連接該高壓側電路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111105098A TWI790119B (zh) | 2022-02-11 | 2022-02-11 | 用於具有雙接地端的電路系統的防護裝置 |
CN202210317350.5A CN116631999A (zh) | 2022-02-11 | 2022-03-29 | 用于具有双接地端的电路系统及防护设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111105098A TWI790119B (zh) | 2022-02-11 | 2022-02-11 | 用於具有雙接地端的電路系統的防護裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI790119B true TWI790119B (zh) | 2023-01-11 |
TW202333337A TW202333337A (zh) | 2023-08-16 |
Family
ID=86670289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111105098A TWI790119B (zh) | 2022-02-11 | 2022-02-11 | 用於具有雙接地端的電路系統的防護裝置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116631999A (zh) |
TW (1) | TWI790119B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI827466B (zh) * | 2023-02-14 | 2023-12-21 | 新唐科技股份有限公司 | 靜電防護裝置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080277728A1 (en) * | 2007-05-11 | 2008-11-13 | System General Corp. | Semiconductor structure for protecting an internal integrated circuit and method for manufacturing the same |
US20110186909A1 (en) * | 2010-02-01 | 2011-08-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Esd protection circuit for rfid tag |
TWI416697B (zh) * | 2009-10-21 | 2013-11-21 | Silicon Motion Inc | 靜電放電保護裝置 |
US9620495B2 (en) * | 2012-09-12 | 2017-04-11 | Nxp Usa, Inc. | Semiconductor device and an integrated circuit comprising an ESD protection device, ESD protection devices and a method of manufacturing the semiconductor device |
-
2022
- 2022-02-11 TW TW111105098A patent/TWI790119B/zh active
- 2022-03-29 CN CN202210317350.5A patent/CN116631999A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080277728A1 (en) * | 2007-05-11 | 2008-11-13 | System General Corp. | Semiconductor structure for protecting an internal integrated circuit and method for manufacturing the same |
TWI416697B (zh) * | 2009-10-21 | 2013-11-21 | Silicon Motion Inc | 靜電放電保護裝置 |
US20110186909A1 (en) * | 2010-02-01 | 2011-08-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Esd protection circuit for rfid tag |
US9620495B2 (en) * | 2012-09-12 | 2017-04-11 | Nxp Usa, Inc. | Semiconductor device and an integrated circuit comprising an ESD protection device, ESD protection devices and a method of manufacturing the semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI827466B (zh) * | 2023-02-14 | 2023-12-21 | 新唐科技股份有限公司 | 靜電防護裝置 |
Also Published As
Publication number | Publication date |
---|---|
TW202333337A (zh) | 2023-08-16 |
CN116631999A (zh) | 2023-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11127734B2 (en) | Vertical nanowire transistor for input/output structure | |
US11482519B2 (en) | Transient voltage suppressor and method for manufacturing the same | |
TW501264B (en) | Semiconductor device | |
US10141300B1 (en) | Low capacitance transient voltage suppressor | |
KR102099371B1 (ko) | Esd 보호 회로를 구비한 반도체 장치 | |
CN110034108B (zh) | 瞬态电压抑制器 | |
US10270242B2 (en) | Multi-channel transient voltage suppressor | |
CN109599387B (zh) | 静电放电保护电路及其结构和工作方法 | |
TWI790119B (zh) | 用於具有雙接地端的電路系統的防護裝置 | |
KR100857835B1 (ko) | 반도체 장치 | |
US20180130788A1 (en) | Electronic device, in particular for protection against overvoltages | |
KR101865492B1 (ko) | Esd 보호 구조를 갖는 반도체 디바이스 | |
CN110571213A (zh) | 静电放电防护元件 | |
JP5165321B2 (ja) | 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法 | |
KR101068569B1 (ko) | 반도체 소자의 보호회로 | |
JP7027176B2 (ja) | 半導体装置 | |
US20220208750A1 (en) | Low capacitance transient voltage suppressor with high holding voltage | |
CN111564494B (zh) | 静电放电保护元件与电路及制造静电放电保护元件的方法 | |
TWI683414B (zh) | 改良式暫態電壓抑制裝置 | |
US20170207212A1 (en) | Electrostatic protective device and electrostatic protective circuit | |
US6757148B2 (en) | Electro-static discharge protection device for integrated circuit inputs | |
CN103426878B (zh) | 一种高压nldmos静电保护结构 | |
JP2752680B2 (ja) | 半導体集積回路装置の過電圧吸収回路 | |
TW201919295A (zh) | 高壓靜電保護電路及其低壓基極觸發靜電電流放電電路 | |
CN109473481B (zh) | 基于FDSOI的gg-NMOS器件 |