CN103400841B - 基于SiGe BiCMOS的宽带射频芯片静电保护电路 - Google Patents

Abstract

本发明公开了一种基于SiGe？BiCMOS的宽带射频芯片静电保护电路，主要解决现有技术占用面积大及引入寄生电容大的缺点。其包括位于宽带射频输入输出端口的两个集成衬底静电放电二极管D1、D3和位于宽带射频输入输出端口的两个集成N阱静电放电二极管D2、D4。该四个静电放电二极管D1、D2、D3、D4的阴阳极掺杂区及金属接触条均采用梯型叉指结构，外围填充有多晶硅材料以进行自身隔离，且二极管D2、D4的下方设有N型埋层和N型外延层，以减小寄生效应。本发明电路具有结构简单，面积小，寄生电容小，且不增加额外工艺成本的优点，可应用于宽带射频芯片I/O口的静电防护中。

Description

基于SiGe BiCMOS的宽带射频芯片静电保护电路

技术领域

本发明属于电子电路技术领域，更进一步涉及半导体集成电路技术领域的一种用于宽带射频芯片的静电保护电路，可用于保护宽带WB射频芯片。

背景技术

宽带WB射频技术是一种先进的无线通信技术，其原理是基于正交频分多路复用OFDM或者其他宽带跳变频技术实现的高频、高速、高安全性的通信技术。而以3-10GHz带宽特性为特点的OFDM宽带射频前端芯片设计以其高数据传输速率、良好的多径衰减、码间干扰抑制特性已经成为宽带射频技术的研究热点，并将成为未来信息社会建设的一项基础技术。随着半导体集成电路制造技术的发展，器件特征尺寸的不断缩小，使得静电放电ESD效应对集成电路的影响也越来越大。据统计，超过三成以上的集成电路失效是由静电放电ESD效应引起。为减小ESD对集成电路的不利影响，提高集成电路的可靠性，最有效的方法就是在集成电路内部加入各种ESD保护电路。

区别于传统的数字、数模混合以及窄带射频芯片，WB射频芯片对输入输出端口的“透明性”要求特别苛刻。所谓透明性，就是要求在芯片正常工作的情况下，ESD防护电路对WB射频芯片内部电路的工作几乎不造成任何影响。因为在微波C波段上，输入端口任何小的寄生电容波动都将对整个WB芯片的噪声、增益以及驻波比等参数造成很大的影响。故而，WB射频芯片输入输出的片上ESD防护电路设计成为时下ESD防护电路研究的热点和难点所在。

蔡铭宪拥有的专利技术“ESD保护器件以及用于形成ESD保护器件的方法”（授权公告号CN102593162A）公开了一种适用于射频芯片输入输出端口的静电保护电路，该电路包括任意多边形聚合物界限二极管。也给出了矩形、六边形和八边形的ESD二极管实施例。但是该专利存在的不足是：一是利用聚合物界限的方法不能完全消除边界寄生的反向势垒电容；二是同时还占用了较大的芯片面积，增加了掺杂区边界与底部衬底之间的寄生反向势垒电容，二极管静电防护效率较低；三是六边形的多边形结构ESD二极管并不适合通用的半导体集成电路实现。

发明内容

本发明的目的在于针对上述现有技术存在的缺陷，提出一种用于宽带射频芯片的片上静电放电保护电路，以减小了静电放电保护电路占用的芯片面积和引入的寄生电容，有效提高二极管防护效率。

本发明为了提升宽带射频芯片的性能，在设计静电放电保护电路时，采用梯形叉指型衬底二极管和梯形叉指型N阱二极管结构，二极管外围采用填充多晶硅材料进行自身隔离。整个电路包括：

位于宽带射频输入输出端口的集成衬底静电放电ESD二极管电路，用于释放负向瞬态静电放电ESD脉冲事件发生时所产生的输入输出端口与接地端口之间的大电流；

位于宽带射频输入输出端口的集成N阱静电放电ESD二极管电路，用于释放正向瞬态静电放电ESD脉冲事件发生时所产生的输入输出端口与电源端口之间的大电流；

其特征在于：

所述的位于宽带射频输入输出端口的集成衬底静电放电ESD二极管电路，由1个或多个衬底静电防护ESD二极管组成，每个二极管的阴极阳极掺杂区及金属接触条均采用梯型叉指结构；二极管的外围填充有多晶硅材料，以对二极管自身进行隔离。

所述的位于宽带射频输入输出端口的集成N阱静电放电ESD二极管电路，由1个或多个N阱静电防护ESD二极管组成，每个二极管的阴极阳极掺杂区及金属接触条均采用梯形叉指型结构；二极管的外围填充有多晶硅材料，以对二极管自身进行隔离，二极管的下方设有N型埋层和N型外延层，以减小二极管的寄生效应。

作为优选，所述的梯型叉指结构，是指梯形长边为叉指的始端，梯形短边为叉指的末端，梯形两条斜边为叉指斜边线。

作为优选，所述的叉指斜边线采用交替的0度分段走线和45度角分段走线形成的锯齿状斜边线，或采用交替的0度分段走线和90度角分段走线形成的锯齿状斜边线。

作为优选，所述的多晶硅材料，指采用西门子法气相淀积产生的柱状多晶硅材料。

作为优选，所述的N型埋层，是采用高温热扩散将杂质材料磷P或砷As掺杂至衬底中形成的N型杂质扩散区。

作为优选，所述的N型外延层，是采用化学气相淀积将杂质材料磷P或砷As与硅Si材料一起淀积在衬底上形成的单晶N型外延薄膜。

本发明具有如下优点：

第一、本发明由于采用梯形叉指型结构，克服了现有技术中使用矩形叉指型二极管，占用面积大、放电效率低的不足，使得本发明电路结构更加紧凑。在保持相同静电放电ESD防护能力的同时，减小了电路占用的面积、放电效率更高。

第二、本发明由于利用了SiGeBiCMOS工艺中的多晶硅隔离技术，取代现有技术中采用的N阱隔离及P型掺杂隔离，直接避免了掺杂隔离与P型衬底之间的寄生电容，减小了静电放电ESD电路对宽带射频芯片输入信号的影响。

第三、本发明由于利用了SiGeBiCMOS工艺中双极工艺和场效应工艺相兼容的优势，将双极工艺中采用的N型埋层及N型外延引入到集成N阱静电放电ESD二极管电路的结构当中的N阱下方，减小了N阱的方块电阻，从而减小了N阱与P型衬底之间的泄漏电流，使得本发明电路的静态功耗降低。

附图说明

图1为本发明的电路结构示意图；

图2为本发明中集成梯形叉指型衬底ESD二极管结构图；

图3为本发明中集成梯形叉指型N阱ESD二极管结构图；

图4为本发明中ESD二极管梯形叉指结构示意图。

具体实施方式

下面参照附图对本发明作进一步详细描述。

参照图1，本发明包括四个二极管，即第一个二极管D1，第二个二极管D2，第三个二极管D3，第四个二极管D4，其中：

第一个二极管D1采用集成梯形叉指型衬底ESD二极管，其阳极与接地端口GND相连，阴极与信号输入端口RFIN相接，用于释放输入端口负向瞬态静电放电ESD脉冲事件发生时所产生的输入端口RFIN与接地端口GND之间的峰值电流；

第二个二极管D2采用集成梯形叉指型N阱ESD二极管，其阳极接信号输入端口RFIN，阴极接电源端口VDD，用于释放输入端口正向瞬态静电放电ESD脉冲事件发生时所产生的输入端口RFIN与电源端口VDD之间的峰值电流；

第三个二极管D3采用集成梯形叉指型衬底ESD二极管，其阳极与接地端口GND相连，阴极与信号输出端口RFOUT相连，用于释放输出端口负向瞬态静电放电ESD脉冲事件发生时所产生的输出端口RFOUT与接地端口GND之间的峰值电流；

第四个二极管D4采用集成梯形叉指型N阱ESD二极管，其阳极接信号输出端口RFOUT，阴极接电源端口VDD，用于释放输出端口正向瞬态静电放电ESD脉冲事件发生时所产生的输出端口RFOUT与电源端口VDD之间的峰值电流。

所述的第一个二极管D1和第二个二极管D2位于输入端口RFIN与被保护的内部电路连线两侧，构成整个输入端口的静电防护电路；在该整个输入端口的静电防护电路外围填充有多晶硅材料，以隔离静电防护二极管D1、D2对内部芯片电路的影响，该多晶硅材料采用但不限于用西门子法气相淀积产生的柱状多晶硅材料。

所述的第三个二极管D3和第四个二极管D4位于输出端口RFOUT与被保护的内部电路连线两侧，构成整个输出端口的静电防护电路；在该整个输出端口的静电防护电路外围填充有多晶硅材料，以隔离静电防护二极管D3、D4对内部芯片电路的影响，该多晶硅材料采用但不限于用西门子法气相淀积产生的柱状多晶硅材料。

参照图2，所述的集成梯形叉指型衬底ESD二极管位于P型衬底上，衬底中央为梯形N+掺杂区域，上方设有梯形叉指金属，作为衬底ESD二极管的阴极；N+掺杂区域的两侧为梯形P+掺杂区域，这两个P+掺杂区域上方分别设有梯形叉指金属并相连，作为衬底ESD二极管的阳极；梯形叉指金属中分布有等间隔的接触孔以减小接触电阻；在整个二极管的外围填充有多晶硅材料进行自身隔离。

参照图3，所述的集成梯形叉指型N阱ESD二极管位于P型衬底上，衬底中央为梯形P+掺杂区域，上方设有梯形叉指金属，作为N阱ESD二极管的阳极；P+掺杂区域的两侧为梯形N+掺杂区域，这两个N+掺杂区域上方分别设有梯形叉指金属并相连，作为N阱ESD二极管的阴极；在掺杂区域的下方由上而下依次设有N阱、N型外延及N型埋层，具体实施过程中，首先采用高温热扩散将杂质材料磷P或砷As掺杂至衬底中形成的N型杂质扩散区，作为N型埋层；之后在N型埋层上采用化学气相淀积将杂质材料磷P或砷As与材料硅Si一起在衬底上形成的一层单晶N型外延薄膜，作为N型外延层，最后对N型外延层进行N型杂质掺杂形成N阱；梯形叉指金属中分布有等间隔的接触孔以减小接触电阻；在整个二极管的外围填充有多晶硅材料进行自身隔离。

参照图4，所述的梯形叉指型结构是指梯形长边为叉指的始端，梯形短边为叉指的末端，梯形两条斜边为叉指斜边线。

由于常用半导体集成电路生产工艺中不支持任意角度的走线，在实现梯形叉指型ESD二极管版图时，采用逼近拟合的设计思想。

作为优选，所述的叉指斜边线采用交替的0度分段走线和45度角分段走线形成的锯齿状斜边线，或采用交替的0度分段走线和90度角分段走线形成的锯齿状斜边线。实际生产流片后，由于工艺的边角效应，得到的锯齿状斜边将比布局绘制时得到的锯齿状斜边更加平缓。

Claims (4)

1.一种基于SiGeBiCMOS的宽带射频芯片静电保护电路，包括：

集成衬底静电放电ESD二极管，其位于宽带射频输入输出端口，用于释放负向瞬态静电放电ESD脉冲事件发生时所产生的输入输出端口与接地端口之间的大电流；

集成N阱静电放电ESD二极管，其位于宽带射频输入输出端口，用于释放正向瞬态静电放电ESD脉冲事件发生时所产生的输入输出端口与电源端口之间的大电流；

其特征在于：

所述的集成衬底静电放电ESD二极管，由1个或多个衬底静电防护ESD二极管组成，每个二极管的阴极阳极掺杂区及金属接触条均采用梯型叉指结构；二极管的外围填充有多晶硅材料，以对二极管自身进行隔离；

所述的集成N阱静电放电ESD二极管，由1个或多个N阱静电防护ESD二极管组成，每个二极管的阴极阳极掺杂区及金属接触条均采用梯形叉指型结构；二极管的外围填充有多晶硅材料，以对二极管自身进行隔离，二极管的下方设有N型埋层和N型外延层，以减小二极管的寄生效应；

所述的梯型叉指结构，是指梯形长边为叉指的始端，梯形短边为叉指的末端，梯形两条斜边为叉指斜边线，该叉指斜边线采用交替的0度分段走线和45度角分段走线形成的锯齿状斜边线，或者采用交替的0度分段走线和90度角分段走线形成的锯齿状斜边线。

2.根据权利要求1所述的静电保护电路，其特征在于：所述的多晶硅材料，指采用西门子法气相淀积产生的柱状多晶硅材料。

3.根据权利要求1所述的静电保护电路，其特征在于：所述的N型埋层，是采用高温热扩散将杂质材料磷(P)或砷(As)掺杂至衬底中形成的N型杂质扩散区。

4.根据权利要求1所述的静电保护电路，其特征在于：所述的N型外延层，是采用化学气相淀积将硅(Si)与杂质材料磷(P)一起淀积在衬底上，或将砷(As)与硅(Si)材料一起淀积在衬底上，形成的单晶N型外延薄膜。