JP5529607B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5529607B2
JP5529607B2 JP2010076373A JP2010076373A JP5529607B2 JP 5529607 B2 JP5529607 B2 JP 5529607B2 JP 2010076373 A JP2010076373 A JP 2010076373A JP 2010076373 A JP2010076373 A JP 2010076373A JP 5529607 B2 JP5529607 B2 JP 5529607B2
Authority
JP
Japan
Prior art keywords
drain regions
gate electrode
distance
regions
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010076373A
Other languages
English (en)
Other versions
JP2011210904A (ja
JP2011210904A5 (ja
Inventor
祐広 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2010076373A priority Critical patent/JP5529607B2/ja
Priority to TW100109558A priority patent/TWI525785B/zh
Priority to US13/070,170 priority patent/US8610214B2/en
Priority to KR1020110027622A priority patent/KR101761922B1/ko
Priority to CN201110077707.9A priority patent/CN102208410B/zh
Publication of JP2011210904A publication Critical patent/JP2011210904A/ja
Publication of JP2011210904A5 publication Critical patent/JP2011210904A5/ja
Application granted granted Critical
Publication of JP5529607B2 publication Critical patent/JP5529607B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、マルチフィンガータイプ（櫛形）のＭＯＳ型トランジスタをＥＳＤ保護素子として使用する半導体装置に関する。
ＭＯＳ型トランジスタを有する半導体装置では、外部接続用の端子（ＰＡＤ）からの静電気による内部回路の破壊を防止するためのＥＳＤ保護素子として、Ｎ型ＭＯＳトランジスタのゲート電位をグランド（Ｖｓｓ）に固定してオフ状態として設置する、いわゆるオフトランジスタが知られている。
オフトランジスタは、他ロジック回路などの内部回路を構成するＭＯＳ型トランジスタと異なり、一時に多量の静電気による電流を流しきる必要があるため、数百ミクロン程度の大きなゲート幅（Ｗ幅）を有するトランジスタで形成されることが多い。
このため、オフトランジスタは占有面積の省略化のために、複数のドレイン領域、ソース領域、ゲート電極を櫛形に組み合わせたマルチフィンガータイプの形態を取ることが多い。
しかしながら、複数のトランジスタを組み合わせた構造をとることにより、ＥＳＤ保護用のＭＯＳトランジスタ全体で均一な動作をさせることは難しく、例えば外部接続端子からの距離が近い部分、または配線抵抗と配線間の抵抗の合計の小さい部分に電流集中が起こり、本来のＥＳＤ保護機能を十分に発揮できずに一極にストレスが集中して破壊してしまうことがある。
この改善策として、外部接続端子からの距離に応じて、または基板コンタクトからの距離に応じて、特にドレイン領域上のサリサイド化を防ぐサリサイドブロックの距離を、基板コンタクトからの距離が遠いほど長くして、トランジスタの動作を均一にする工夫をした提案もされている（例えば、特許文献１参照。）
特開２００７−１１６０４９号公報
しかしながら、例えばオフトランジスタの動作を均一にしようとゲート幅を小さくすると、十分な保護機能を果たせなくなってしまう。また上記特許文献１では、基板コンタクトからの距離に応じて、ドレイン領域上における、サリサイド化を防ぐサリサイドブロックからゲート電極までの距離を調節することにより、高抵抗領域の長さをコントロールして、局所的にトランジスタの動作速度を調整するものであるが、基板コンタクトに近いほどサリサイドブロック長が、短いという特徴を有するために、外部接続端子に近いオフトランジスタのゲート電極とドレイン領域上のサリサイド金属間の抵抗がサリサイドブロック長に応じて小さいことにより、オフトランジスタのゲート電極幅全体で動作することなく、外部接続端子に近い一部分で一極集中的な破壊を起こしてしまう課題を有している。特に近年の高融点金属を含む配線による配線の低抵抗化で、サージの伝播スピードがさらに速くなり、逆に一部のドレイン領域上のサリサイド領域にサージが集中してしまい、オフトランジスタのゲート電極幅全体で動作しないという問題を有している。また、ドレイン領域上における、サリサイドブロックとゲート電極間の距離が一定の場合においても、外部接続端子に近いゲート電極とドレイン間の一部分で一極集中的な破壊を起こしてしまうという問題を有している。図５は、ＥＳＤサージ印加破壊後にオフトランジスタの破壊箇所を特定した顕微鏡写真である。図の中で丸線に囲まれた箇所がサージにより破壊された箇所を示す。図５に示すとおり、外部接続端子に近く、ゲート電極とドレイン間の一部分で一極的に破壊していることが判る。
上記課題を解決するために、本発明は半導体装置を以下のように構成した。
複数のドレイン領域と複数のソース領域が交互に配置され、前記ドレイン領域と前記ソース領域の間にゲート電極が配置された、複数のトランジスタが一体化した構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタにおいて、ドレイン領域は外部接続端子と電気的に接続され、ソース領域はグランド電位供給ラインと電気的に接続されており、ドレイン領域上に設けられるサリサイドブロックを基板コンタクトからの距離に応じて遠くなるほどに、ゲート電極とコンタクト数の比に応じて、短くなるように長さを変えて形成する。
また、ドレイン領域上のサリサイドブロックを、外部接続端子から遠くなるほどに、長くなるように長さ変えて形成する。
また、ドレイン領域上に２列以上のコンタクトを設置する場合において、前述のサリサイドブロックとコンタクトホールとの距離を一定に保つように配置する。
以上説明したように、本発明によれば、これらの手段によって、高融点金属を含む高速配線多層配線を使用してトランジスタに導入されるＥＳＤサージがオフトランジスタのチャネル幅方向と垂直の方向から導入される場合においても、ＥＳＤ保護用のＭＯＳトランジスタのマルチフィンガー全体で均一に動作させることができるようにした。
このため、十分なＥＳＤ保護機能を持たせたＥＳＤ保護用のＭＯＳトランジスタを有する半導体装置を得ることができる。
本発明による半導体装置のＥＳＤ保護用のＭＯＳトランジスタの第１の実施例を示す模式的平面図である。 本発明による半導体装置のＥＳＤ保護用のＭＯＳトランジスタの第２の実施例を示す模式的平面図である。 本発明による半導体装置のＥＳＤ保護用のＭＯＳトランジスタの第３の実施例を示す模式的平面図である。 本発明による半導体装置のＥＳＤ保護用のＭＯＳトランジスタの第４の実施例を示す模式的平面図である。 従来のＥＳＤ保護用のＭＯＳトランジスタのＥＳＤサージ印加後に破壊箇所を特定した際の顕微鏡写真である。
本発明を実施するための形態について図面を参照して説明する。
図１は、本発明による半導体装置のＥＳＤ保護用のＭＯＳトランジスタの第１の実施例を示す模式的平面図である。
高濃度不純物領域からなる第１のソース領域１０１と第１のドレイン領域３０１が形成されており、第１のソース領域１０１と第１のドレイン領域３０１の間には、図示しないがシリコン酸化膜などからなるゲート絶縁膜が設けられ、その上面にポリシリコンなどからなるゲート電極２０１が形成されている。続いて、繰り返しパターン的に、第１のドレイン領域３０１からゲート電極２０１を介して第２のソース領域１０２、またゲート電極２０１を介して第２のドレイン領域３０２、さらにゲート電極２０１を介して第３のソース領域１０３、またゲート電極２０１を介して第３のドレイン領域３０３、さらにゲート電極２０１を介して第４のソース領域１０４が形成されている。各ドレイン領域上とソース領域上には、サリサイド化を防ぐサリサイドブロックにより、ゲート電極２０１から一定の距離をもつサリサイド金属領域４０１が形成されている。
実施例においては、ソース領域を４つ、ドレイン領域を３つ、ゲート電極を６つ配置した形の例を示した。ＭＯＳトランジスタとしては６つのものが組み合わさった形である。
簡単のため図示は省略するが、第１のソース領域１０１、第２のソース領域１０２、第３のソース領域１０３、および第４のソース領域１０４には、高融点金属を含むメタル材料などで形成され太く低抵抗な配線で形成されるグランド電位供給ラインに接続された高融点金属を含む材料などで形成されたメタル配線によりグランド電位が供給される。メタル配線は、ＥＳＤ保護用のＭＯＳトランジスタのチャネル幅方向と垂直な向きでグランド電位供給ラインから配線されており、図示しないが、ビアホールなどを介して、高融点金属を含む材料などからなるメタル配線と接続され、第１のソース領域１０１、第２のソース領域１０２、第３のソース領域１０３、および第４のソース領域１０４へコンタクトホール５０１を介して接続される。
一方、外部接続端子８０１には、高融点金属を含む材料などからなる（第１の）メタル配線６０１が接続され、第１のドレイン領域３０１、第２のドレイン領域３０２、および第３のドレイン領域３０３に導入される。そしてコンタクトホール５０１を介して第１のドレイン領域３０１、第２のドレイン領域３０２、および第３のドレイン領域３０３と第１のメタル配線６０１が接続されている。
図１に示した第１の実施例においては、ＥＳＤ保護用のＭＯＳトランジスタのドレイン領域上のサリサイドブロックについて、ゲート電極２０１からの距離を、基板コンタクト７０１から遠ざかるほどに、短くするように形成している。ゲート電極２０１の中央付近でサリサイド金属領域４０１との距離が短くなるように工夫されている。
例えば、本発明では説明省略のために、コンタクトホール５０１が１列の場合について説明しているが、そのコンタクトホール５０１が基板コンタクト７０１から、１番近いドレイン領域上のコンタクトホール５０１とゲート電極２０１間のサリサイドブロックとの距離を１０μｍとした場合に、基板コンタクトから１０番目のコンタクトホールとゲート電極２０１との距離を９μｍとして抵抗差を設けるようにした（算出例：距離＝〔１０−（基板コンタクトからの個数÷１０）〕）。同様に２０番目であれば、８μｍという条件でドレイン領域上のサリサイドブロックの距離を形成した。なお、距離の設定については、使用される半導体素子のＥＳＤ特性が最大となるように自由に設定されてよい。
図２は、本発明による半導体装置のＥＳＤ保護用の型ＭＯＳトランジスタの第２の実施例を示す模式的平面図である。本説明では省略のため、図１と対応する部分には同じ番号が付してある。
図１に示した第１の実施例と異なる点は、ドレイン領域上のサリサイド化を防ぐサリサイドブロックの距離の取り方である。図１に示した第１の実施例では、基板コンタクト７０１からの距離に応じて設置されて、基板コンタクト７０１に近いコンタクトホール５０１とゲート電極２０１の間のサリサイドブロックとの距離が長く、基板コンタクト７０１から１番遠いコンタクトホール５０１とゲート電極２０１の間のサリサイドブロックとの距離が短くなるようにサリサイドブロックを形成した。
一方、図２に示した第２の実施においては、外部接続端子８０１からの距離に応じて設置されている。これは外部接続端子８０１に近いコンタクトホール５０１とゲート電極２０１の間のサリサイドブロックとの距離が長く、外部接続端子から１番遠いコンタクトホール５０１とゲート電極２０１の間のサリサイドブロックとの距離が短くなるようにサリサイドブロックを形成した。すなわち外部接続端子８０１に近いほどコンタクトホール５０１とゲート電極２０１間の抵抗を高くし、外部接続端子８０１から遠いほどコンタクトホール５０１とゲート電極２０１間の抵抗を小さくして、ＥＳＤサージが印加された場合にゲート電極幅全体でオフトランジスタが動作するように配置した。
図３は、本発明による半導体装置のＥＳＤ保護用のＭＯＳトランジスタの第３の実施例を示す模式的平面図である。第１の実施例と同じ説明は省略し、異なる点において説明を行なう。
図１に示した第１の実施例と異なる点は、コンタクトホール５０１が複数列配置される例についての、コンタクトホール５０１の配置位置である。第１の実施例では、１列に配置されるコンタクトホール５０１のため、サリサイド化を防ぐサリサイドブロックとの距離は固定されておらず、ドレイン領域上の中央に配置されていたが、第３の実施例においては、複数列配置されるコンタクトホール５０１とサリサイド金属領域４０１端との距離を一定にするように配置した。
なお、固定される距離の設定については、使用される半導体素子のＥＳＤ特性が最大となるような寸法を自由に設定されてよい。
図４は、本発明による半導体装置のＥＳＤ保護用のＭＯＳトランジスタの第４の実施例を示す模式的平面図である。本説明では省略のため、２列のコンタクトホールを有するオフトランジスタを例に挙げて図示する。第２の実施例と同じ説明は省略し、異なる点において説明を行なう。図２に示した第２の実施例と異なる点は、コンタクトホール５０１が複数列配置される例についての、コンタクトホール５０１の配置位置である。
第２の実施例では、一列に配置されるコンタクトホール５０１のため、サリサイド化を防ぐサリサイドブロックとの距離は固定されておらず、ドレイン領域上の中央に配置されていたが、第４の実施例においては、複数列配置される全てのコンタクトホール５０１とサリサイド金属領域４０１端との距離を一定にするように配置した。
なお、固定される距離の設定については、使用される半導体素子のＥＳＤ特性が最大となるような寸法を自由に設定されてよい。
１０１ 第１のソース領域
１０２ 第２のソース領域
１０３ 第３のソース領域
１０４ 第４のソース領域
２０１ ゲート電極
３０１ 第１のドレイン領域
３０２ 第２のドレイン領域
３０３ 第３のドレイン領域
４０１ サリサイド金属領域
５０１ コンタクトホール
６０１ （第１の）メタル配線
７０１ 基板コンタクト
８０１ 外部接続端子

Claims (3)

  1. 交互に配置された複数のドレイン領域および複数のソース領域と、前記複数のドレイン領域および複数のソース領域のうち隣り合うドレイン領域とソース領域の間に配置されたゲート電極と、前記複数のドレイン領域、前記複数のソース領域および前記ゲート電極の周囲に配置された基板コンタクトとを備えた、複数のトランジスタが一体化した構造を有するＥＳＤ保護用のＭＯＳトランジスタにおいて、
    前記複数のドレイン領域は外部接続端子と電気的に接続され、
    前記複数のソース領域はグランド電位供給ラインと電気的に接続されており、
    前記複数のドレイン領域の各々に形成されたサリサイド金属と直近のゲート電極との距離が、前記基板コンタクトのうちで最も近くにある基板コンタクトからの位置に応じて、前記位置が遠くなるほど前記距離が連続的に短くなるように形成されている半導体装置であって、
    前記複数のドレイン領域上のコンタクトが各々のドレイン領域において複数列ある場合において、前記サリサイド金属の端と前記コンタクトを形成しているコンタクトホールとの距離が一定になるように前記コンタクトホールが配置されていることを特徴とする半導体装置。
  2. 交互に配置された複数のドレイン領域および複数のソース領域と、前記複数のドレイン領域および複数のソース領域のうち隣り合うドレイン領域とソース領域の間に配置されたゲート電極と、前記複数のドレイン領域、前記複数のソース領域および前記ゲート電極の周囲に配置された基板コンタクトとを備えた、複数のトランジスタが一体化した構造を有するＥＳＤ保護用のＭＯＳトランジスタにおいて、
    前記複数のドレイン領域は外部接続端子と電気的に接続され、
    前記複数のソース領域はグランド電位供給ラインと電気的に接続されており、
    前記複数のドレイン領域の各々に形成されたサリサイド金属と直近のゲート電極との距離が、前記外部端子からの位置に応じて、前記位置が遠くなるほど前記距離が短く形成されていることを特徴とする半導体装置。
  3. 前記複数のドレイン領域上のコンタクトが各々のドレイン領域において複数列ある場合において、前記サリサイド金属の端と前記コンタクトを形成しているコンタクトホールとの距離が一定になるように前記コンタクトホールが配置されていることを特徴とする請求項２記載の半導体装置。
JP2010076373A 2010-03-29 2010-03-29 半導体装置 Expired - Fee Related JP5529607B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010076373A JP5529607B2 (ja) 2010-03-29 2010-03-29 半導体装置
TW100109558A TWI525785B (zh) 2010-03-29 2011-03-21 Semiconductor device
US13/070,170 US8610214B2 (en) 2010-03-29 2011-03-23 ESD protection device having a geometric salicide pattern
KR1020110027622A KR101761922B1 (ko) 2010-03-29 2011-03-28 반도체 장치
CN201110077707.9A CN102208410B (zh) 2010-03-29 2011-03-29 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010076373A JP5529607B2 (ja) 2010-03-29 2010-03-29 半導体装置

Publications (3)

Publication Number Publication Date
JP2011210904A JP2011210904A (ja) 2011-10-20
JP2011210904A5 JP2011210904A5 (ja) 2013-03-07
JP5529607B2 true JP5529607B2 (ja) 2014-06-25

Family

ID=44655394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010076373A Expired - Fee Related JP5529607B2 (ja) 2010-03-29 2010-03-29 半導体装置

Country Status (5)

Country Link
US (1) US8610214B2 (ja)
JP (1) JP5529607B2 (ja)
KR (1) KR101761922B1 (ja)
CN (1) CN102208410B (ja)
TW (1) TWI525785B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008715A (ja) * 2011-06-22 2013-01-10 Semiconductor Components Industries Llc 半導体装置
JP6013876B2 (ja) 2012-10-30 2016-10-25 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6033054B2 (ja) 2012-11-22 2016-11-30 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP5923046B2 (ja) * 2013-01-11 2016-05-24 株式会社東芝 半導体装置の製造方法
CN103400841B (zh) * 2013-07-12 2016-04-13 西安电子科技大学 基于SiGe BiCMOS的宽带射频芯片静电保护电路
CN104952866B (zh) * 2014-03-27 2019-07-12 恩智浦美国有限公司 集成电路电气保护装置
TWI575756B (zh) * 2015-01-13 2017-03-21 群創光電股份有限公司 顯示面板
CN107210228B (zh) * 2015-02-04 2020-09-29 三菱电机株式会社 半导体装置
JP6640049B2 (ja) * 2016-08-02 2020-02-05 日立オートモティブシステムズ株式会社 電子装置
CN108735727B (zh) * 2017-04-14 2021-01-01 中芯国际集成电路制造(上海)有限公司 晶体管版图结构、晶体管及制作方法
US11430749B2 (en) * 2018-10-31 2022-08-30 Infineon Technologies Ag ESD protection in an electronic device
CN110060997B (zh) * 2019-04-15 2020-04-17 长江存储科技有限责任公司 一种静电放电保护结构及其制作方法
US11574854B2 (en) * 2020-04-08 2023-02-07 National Research Council Of Canada Distributed inductance integrated field effect transistor structure
KR20220001812A (ko) * 2020-06-30 2022-01-06 삼성전기주식회사 Rf 스위치
CN116805623A (zh) * 2022-03-18 2023-09-26 联华电子股份有限公司 静电放电保护装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745829A (ja) * 1993-07-28 1995-02-14 Ricoh Co Ltd 半導体集積回路装置
KR0164496B1 (ko) * 1995-12-02 1998-12-15 김광호 정전기보호소자
JP3472911B2 (ja) * 1997-10-31 2003-12-02 セイコーエプソン株式会社 半導体装置
JP2002280459A (ja) * 2001-03-21 2002-09-27 Kawasaki Microelectronics Kk 集積回路の製造方法
JP4790166B2 (ja) * 2001-07-05 2011-10-12 Ｏｋｉセミコンダクタ株式会社 保護トランジスタ
US6611025B2 (en) * 2001-09-05 2003-08-26 Winbond Electronics Corp. Apparatus and method for improved power bus ESD protection
JP4854934B2 (ja) * 2004-06-14 2012-01-18 ルネサスエレクトロニクス株式会社 静電気放電保護素子
JP2007116049A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置
JP4728833B2 (ja) * 2006-02-15 2011-07-20 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2008098276A (ja) * 2006-10-10 2008-04-24 Sony Corp 半導体装置及びその製造方法
JP5165967B2 (ja) * 2007-08-22 2013-03-21 セイコーインスツル株式会社 半導体装置

Also Published As

Publication number Publication date
CN102208410A (zh) 2011-10-05
JP2011210904A (ja) 2011-10-20
KR101761922B1 (ko) 2017-07-26
TW201203494A (en) 2012-01-16
KR20110109947A (ko) 2011-10-06
TWI525785B (zh) 2016-03-11
US20110233677A1 (en) 2011-09-29
US8610214B2 (en) 2013-12-17
CN102208410B (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
JP5529607B2 (ja) 半導体装置
JP5165967B2 (ja) 半導体装置
JP5603089B2 (ja) 半導体装置
US20050133839A1 (en) Semiconductor device
JP2007116049A (ja) 半導体装置
TWI575699B (zh) 半導體裝置
JP2008218564A (ja) 半導体装置
JP2009049331A (ja) 半導体装置
JP5546191B2 (ja) 半導体装置
JP5511395B2 (ja) 半導体装置
JP2008305837A (ja) 半導体装置
JP2011192842A (ja) 半導体装置
JP2000040821A (ja) 半導体装置の保護装置
TW202425282A (zh) 半導體裝置
JP2008227197A (ja) 半導体装置
JP2012009543A (ja) 半導体装置
KR20060128374A (ko) 정전기 보호 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140417

R150 Certificate of patent or registration of utility model

Ref document number: 5529607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees