JPH0745829A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0745829A JPH0745829A JP20721193A JP20721193A JPH0745829A JP H0745829 A JPH0745829 A JP H0745829A JP 20721193 A JP20721193 A JP 20721193A JP 20721193 A JP20721193 A JP 20721193A JP H0745829 A JPH0745829 A JP H0745829A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- gate electrode
- metal wiring
- contact hole
- drain diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 静電破壊に対する耐性の高いＭＯＳトランジ
スタを得る。 【構成】 ドレイン拡散領域３２ｄ上のメタル配線部分
４０ｂ，４０ｃ，４０ｄにはチャネル幅Ｗ方向に沿って
それぞれ７個ずつのコンタクトホール４２ｂ，４２ｃ，
４２ｄが配列されている。コンタクトホール４２ｂにで
は、出力パッドから遠ざかるほどチャネル長さ方向の寸
法が大きく設定されている。その結果、出力パッドから
遠いコンタクトホール４２ｂほどコンタクトホールのゲ
ート電極側の端からゲート電極３４までの距離が短かく
なっている。
スタを得る。 【構成】 ドレイン拡散領域３２ｄ上のメタル配線部分
４０ｂ，４０ｃ，４０ｄにはチャネル幅Ｗ方向に沿って
それぞれ７個ずつのコンタクトホール４２ｂ，４２ｃ，
４２ｄが配列されている。コンタクトホール４２ｂにで
は、出力パッドから遠ざかるほどチャネル長さ方向の寸
法が大きく設定されている。その結果、出力パッドから
遠いコンタクトホール４２ｂほどコンタクトホールのゲ
ート電極側の端からゲート電極３４までの距離が短かく
なっている。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置の出
力回路や入力回路に用いるのに適したＭＯＳトランジス
タに関するものであり、特に、ソース拡散領域とドレイ
ン拡散領域上に絶縁膜を介してそれぞれのメタル配線が
形成され、その絶縁膜にはソース拡散領域とドレイン拡
散領域でチャネル幅方向に沿ってそれぞれ複数個ずつの
コンタクトホールが設けられ、それらのコンタクトホー
ルを介してソース拡散領域とドレイン拡散領域がそれぞ
れのメタル配線と接続されているＭＯＳトランジスタに
関し、例えば櫛型トランジスタと称されるＭＯＳトラン
ジスタに利用するのに適したものに関するものである。
力回路や入力回路に用いるのに適したＭＯＳトランジス
タに関するものであり、特に、ソース拡散領域とドレイ
ン拡散領域上に絶縁膜を介してそれぞれのメタル配線が
形成され、その絶縁膜にはソース拡散領域とドレイン拡
散領域でチャネル幅方向に沿ってそれぞれ複数個ずつの
コンタクトホールが設けられ、それらのコンタクトホー
ルを介してソース拡散領域とドレイン拡散領域がそれぞ
れのメタル配線と接続されているＭＯＳトランジスタに
関し、例えば櫛型トランジスタと称されるＭＯＳトラン
ジスタに利用するのに適したものに関するものである。
【０００２】
【従来の技術】本発明が適用されるのに適したＭＯＳト
ランジスタの一例として出力バッファ回路に用いられる
ＭＯＳトランジスタを例として説明すると、出力バッフ
ァ回路ではチャネル幅を大きくとって大電流を流すこと
ができるようにするため、櫛型ＭＯＳトランジスタがよ
く用いられている。櫛型ＭＯＳトランジスタの例を図１
に示す。（Ａ）は平面図、（Ｂ）はその等価回路図であ
る。
ランジスタの一例として出力バッファ回路に用いられる
ＭＯＳトランジスタを例として説明すると、出力バッフ
ァ回路ではチャネル幅を大きくとって大電流を流すこと
ができるようにするため、櫛型ＭＯＳトランジスタがよ
く用いられている。櫛型ＭＯＳトランジスタの例を図１
に示す。（Ａ）は平面図、（Ｂ）はその等価回路図であ
る。
【０００３】図１の例はＣＭＯＳ構成であり、そのＮＭ
ＯＳトランジスタ（Ｎｃｈと記された部分）において
は、Ｎ+拡散領域にてなるドレイン拡散領域２ｄとソー
ス拡散領域２ｓが交互に配置され、両領域２ｄ，２ｓ間
にポリシリコンゲート電極４が配置されている。ソース
拡散領域２ｓ上にはアルミニウムやアルミニウム合金に
てなる共通のアルミニウム系メタル配線のソース配線６
が櫛型にパターン化されて形成されており、ソース配線
６とソース拡散領域２ｓの間はその間に形成された絶縁
膜（図示略）に設けられたコンタクトホール８を介して
接続されている。ドレイン拡散領域２ｄ上にはやはり櫛
型にパターン化されたアルミニウム系メタル配線のドレ
イン配線１０が形成され、ドレイン拡散領域２ｄとドレ
イン配線１０の間もその間の絶縁膜に形成されたコンタ
クトホール１２を介して接続されている。コンタクトホ
ール８及び１２はチャネル幅方向に沿って複数個（図で
は３個）ずつ配置されている。
ＯＳトランジスタ（Ｎｃｈと記された部分）において
は、Ｎ+拡散領域にてなるドレイン拡散領域２ｄとソー
ス拡散領域２ｓが交互に配置され、両領域２ｄ，２ｓ間
にポリシリコンゲート電極４が配置されている。ソース
拡散領域２ｓ上にはアルミニウムやアルミニウム合金に
てなる共通のアルミニウム系メタル配線のソース配線６
が櫛型にパターン化されて形成されており、ソース配線
６とソース拡散領域２ｓの間はその間に形成された絶縁
膜（図示略）に設けられたコンタクトホール８を介して
接続されている。ドレイン拡散領域２ｄ上にはやはり櫛
型にパターン化されたアルミニウム系メタル配線のドレ
イン配線１０が形成され、ドレイン拡散領域２ｄとドレ
イン配線１０の間もその間の絶縁膜に形成されたコンタ
クトホール１２を介して接続されている。コンタクトホ
ール８及び１２はチャネル幅方向に沿って複数個（図で
は３個）ずつ配置されている。
【０００４】ＰＭＯＳトランジスタ（Ｐｃｈと記された
部分）でも同じ構造をしており、Ｐ+拡散領域にてなる
ドレイン拡散領域１４ｄとソース拡散領域１４ｓが交互
に配置され、両領域１４ｄ，１４ｓ間にポリシリコンゲ
ート電極４が配置されている。ソース拡散領域１４ｓ上
にはアルミニウム系メタル配線のソース配線１６が櫛型
にパターン化されて形成されており、ソース配線１６と
ソース拡散領域１４ｓの間はその間に形成された絶縁膜
に設けられたコンタクトホール１８を介して接続されて
いる。ドレイン拡散領域１４ｄ上には櫛型にパターン化
されたアルミニウム系メタル配線のドレイン配線１０が
形成され、ドレイン拡散領域１４ｄとドレイン配線１０
の間もその間の絶縁膜に形成されたコンタクトホール２
０を介して接続されている。コンタクトホール１８及び
２０もチャネル幅方向に沿って複数個（図では３個）ず
つ配置されている。
部分）でも同じ構造をしており、Ｐ+拡散領域にてなる
ドレイン拡散領域１４ｄとソース拡散領域１４ｓが交互
に配置され、両領域１４ｄ，１４ｓ間にポリシリコンゲ
ート電極４が配置されている。ソース拡散領域１４ｓ上
にはアルミニウム系メタル配線のソース配線１６が櫛型
にパターン化されて形成されており、ソース配線１６と
ソース拡散領域１４ｓの間はその間に形成された絶縁膜
に設けられたコンタクトホール１８を介して接続されて
いる。ドレイン拡散領域１４ｄ上には櫛型にパターン化
されたアルミニウム系メタル配線のドレイン配線１０が
形成され、ドレイン拡散領域１４ｄとドレイン配線１０
の間もその間の絶縁膜に形成されたコンタクトホール２
０を介して接続されている。コンタクトホール１８及び
２０もチャネル幅方向に沿って複数個（図では３個）ず
つ配置されている。
【０００５】ＮＭＯＳトランジスタのドレイン配線１０
とＰＭＯＳトランジスタのドレイン配線１０は共通のメ
タル配線として形成され、出力パッド２２につながって
いる。ＮＭＯＳトランジスタのソース配線６はＧＮＤ電
源端子へつながり、ＰＭＯＳトランジスタのソース配線
１６はＶｃｃ電源端子へつながっている。またゲート電
極４はＮＭＯＳトランジスタとＰＭＯＳトランジスタと
で共通に形成され、半導体集積回路装置チップ内部の次
段回路につながっている。
とＰＭＯＳトランジスタのドレイン配線１０は共通のメ
タル配線として形成され、出力パッド２２につながって
いる。ＮＭＯＳトランジスタのソース配線６はＧＮＤ電
源端子へつながり、ＰＭＯＳトランジスタのソース配線
１６はＶｃｃ電源端子へつながっている。またゲート電
極４はＮＭＯＳトランジスタとＰＭＯＳトランジスタと
で共通に形成され、半導体集積回路装置チップ内部の次
段回路につながっている。
【０００６】
【発明が解決しようとする課題】このような出力バッフ
ァ回路で出力パッド２２から静電ノイズ（サージ）が入
った場合、ＮＭＯＳトランジスタのドレイン側で静電破
壊が起こることが多い。静電破壊（ＥＳＤ；Electrosta
tic Dischargeともいう）に対するＥＳＤ耐圧は、ドレ
イン拡散領域上のコンタクトホールとゲート電極との間
隔に大きな相関関係があり、一般にこの間隔が大きくな
るほどＥＳＤ耐圧が大きくなることが知られている（１
９８７ ＩＥＥＥ／ＩＲＰＳ １７４〜１８０頁を参
照）。そこで、従来はこのドレイン領域上のコンタクト
ホールの端からゲート電極までの距離を離すことによっ
てＥＳＤ耐圧を高めるようにしているが、十分とはいえ
ない。
ァ回路で出力パッド２２から静電ノイズ（サージ）が入
った場合、ＮＭＯＳトランジスタのドレイン側で静電破
壊が起こることが多い。静電破壊（ＥＳＤ；Electrosta
tic Dischargeともいう）に対するＥＳＤ耐圧は、ドレ
イン拡散領域上のコンタクトホールとゲート電極との間
隔に大きな相関関係があり、一般にこの間隔が大きくな
るほどＥＳＤ耐圧が大きくなることが知られている（１
９８７ ＩＥＥＥ／ＩＲＰＳ １７４〜１８０頁を参
照）。そこで、従来はこのドレイン領域上のコンタクト
ホールの端からゲート電極までの距離を離すことによっ
てＥＳＤ耐圧を高めるようにしているが、十分とはいえ
ない。
【０００７】本発明者は図１のような櫛型ＭＯＳトラン
ジスタで静電破壊の起こる箇所を調べたところ、図１中
でＸで示される位置、すなわち出力パッドに近い位置の
コンタクトホールの近くで起こりやすいことが分かっ
た。これは、出力端子から遠くなるほど負荷抵抗が大き
くなるため、出力端子に近いコンタクトほどサージ電流
が流れやすいためであると考えられる。図１の例ではＮ
ＭＯＳトランジスタ部分で４つのＮＭＯＳトランジスタ
が並列に配置されたのと等価であるが、これらのトラン
ジスタがサージ電流に対して均一にオン状態にならない
のが静電破壊が起きる原因であると考えられる。このよ
うな静電破壊はＮＭＯＳトランジスタに限らず、ＰＭＯ
Ｓトランジスタでも起こりうることであるので、本発明
はＰＭＯＳトランジスタにも適用することができる。本
発明は静電破壊に対する耐性の高いＭＯＳトランジスタ
を提供することを目的とするものである。
ジスタで静電破壊の起こる箇所を調べたところ、図１中
でＸで示される位置、すなわち出力パッドに近い位置の
コンタクトホールの近くで起こりやすいことが分かっ
た。これは、出力端子から遠くなるほど負荷抵抗が大き
くなるため、出力端子に近いコンタクトほどサージ電流
が流れやすいためであると考えられる。図１の例ではＮ
ＭＯＳトランジスタ部分で４つのＮＭＯＳトランジスタ
が並列に配置されたのと等価であるが、これらのトラン
ジスタがサージ電流に対して均一にオン状態にならない
のが静電破壊が起きる原因であると考えられる。このよ
うな静電破壊はＮＭＯＳトランジスタに限らず、ＰＭＯ
Ｓトランジスタでも起こりうることであるので、本発明
はＰＭＯＳトランジスタにも適用することができる。本
発明は静電破壊に対する耐性の高いＭＯＳトランジスタ
を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明はソース拡散領域
とドレイン拡散領域上に絶縁膜を介してそれぞれのメタ
ル配線が形成され、その絶縁膜にはソース拡散領域とド
レイン拡散領域でチャネル幅方向に沿ってそれぞれ複数
個ずつのコンタクトホールが設けられ、それらのコンタ
クトホールを介してソース拡散領域とドレイン拡散領域
がそれぞれのメタル配線と接続されているＭＯＳトラン
ジスタにおいて、ドレイン拡散領域上のコンタクトホー
ルはメタル配線の端子から遠い位置にあるコンタクトホ
ールほどそのゲート電極側の端とゲート電極との距離が
短かくなるように設定したものである。
とドレイン拡散領域上に絶縁膜を介してそれぞれのメタ
ル配線が形成され、その絶縁膜にはソース拡散領域とド
レイン拡散領域でチャネル幅方向に沿ってそれぞれ複数
個ずつのコンタクトホールが設けられ、それらのコンタ
クトホールを介してソース拡散領域とドレイン拡散領域
がそれぞれのメタル配線と接続されているＭＯＳトラン
ジスタにおいて、ドレイン拡散領域上のコンタクトホー
ルはメタル配線の端子から遠い位置にあるコンタクトホ
ールほどそのゲート電極側の端とゲート電極との距離が
短かくなるように設定したものである。
【０００９】本発明が好適に適用されるＭＯＳトランジ
スタは櫛型ＭＯＳトランジスタであり、櫛型ＭＯＳトラ
ンジスタではドレイン拡散領域とソース拡散領域が交互
に配置され、両拡散領域間にゲート電極が配置されてい
る。メタル配線の端子から遠い位置にあるコンタクトホ
ールほどそのゲート電極側の端とゲート電極との距離が
短かくなるように設定されたコンタクトホールの一例
は、メタル配線の端子から遠い位置にあるコンタクトホ
ールほどそのチャネル長さ方向の寸法が大きくなってい
るようにパターン化されたコンタクトホールである。他
の好ましいコンタクトホールの例は、１個又はチャネル
長さ方向に並べて配列された複数個からなり、それらの
コンタクトホールが同一形状をなし、メタル配線の端子
から遠い位置にあるコンタクトホールほどそのチャネル
長さ方向の配列幅が大きくなっているものである。本発
明の好ましい他の態様では、ドレイン拡散領域上のメタ
ル配線のチャネル長さ方向の幅がメタル配線の端子から
遠い位置にあるほど広くなっている。
スタは櫛型ＭＯＳトランジスタであり、櫛型ＭＯＳトラ
ンジスタではドレイン拡散領域とソース拡散領域が交互
に配置され、両拡散領域間にゲート電極が配置されてい
る。メタル配線の端子から遠い位置にあるコンタクトホ
ールほどそのゲート電極側の端とゲート電極との距離が
短かくなるように設定されたコンタクトホールの一例
は、メタル配線の端子から遠い位置にあるコンタクトホ
ールほどそのチャネル長さ方向の寸法が大きくなってい
るようにパターン化されたコンタクトホールである。他
の好ましいコンタクトホールの例は、１個又はチャネル
長さ方向に並べて配列された複数個からなり、それらの
コンタクトホールが同一形状をなし、メタル配線の端子
から遠い位置にあるコンタクトホールほどそのチャネル
長さ方向の配列幅が大きくなっているものである。本発
明の好ましい他の態様では、ドレイン拡散領域上のメタ
ル配線のチャネル長さ方向の幅がメタル配線の端子から
遠い位置にあるほど広くなっている。
【００１０】
【実施例】図２は本発明を櫛型ＭＯＳトランジスタに適
用した第１の実施例を表わしたものである。図２はＣＭ
ＯＳのＮＭＯＳトランジスタ部分を示しているが、ＰＭ
ＯＳトランジスタ部分も図２と同じパターンをしている
ので図示は省略されている。（Ａ）は平面図、（Ｂ）は
その等価回路図である。
用した第１の実施例を表わしたものである。図２はＣＭ
ＯＳのＮＭＯＳトランジスタ部分を示しているが、ＰＭ
ＯＳトランジスタ部分も図２と同じパターンをしている
ので図示は省略されている。（Ａ）は平面図、（Ｂ）は
その等価回路図である。
【００１１】Ｎ+拡散領域にてなるドレイン拡散領域３
２ｄとソース拡散領域３２ｓが交互に配置され、両領域
３２ｄ，３２ｓ間にポリシリコンゲート電極３４が配置
されている。ソース拡散領域３２ｓ上にはアルミニウム
系メタル配線のソース配線３６が櫛型にパターン化され
て形成されており、ソース配線３６とソース拡散領域３
２ｓの間はその間に形成された絶縁膜（図示略）に設け
られたコンタクトホール３８を介して接続されている。
ドレイン拡散領域３２ｄ上にはやはり櫛型にパターン化
されたアルミニウム系メタル配線のドレイン配線４０が
形成され、ドレイン拡散領域３２ｄとドレイン配線４０
の間もその間の絶縁膜に形成されたコンタクトホール４
２ｂ，４２ｃ，４２ｄを介して接続されている。コンタ
クトホール３８及び４２ｂ，４２ｃ，４２ｄはチャネル
幅方向に沿って複数個ずつ配置されている。
２ｄとソース拡散領域３２ｓが交互に配置され、両領域
３２ｄ，３２ｓ間にポリシリコンゲート電極３４が配置
されている。ソース拡散領域３２ｓ上にはアルミニウム
系メタル配線のソース配線３６が櫛型にパターン化され
て形成されており、ソース配線３６とソース拡散領域３
２ｓの間はその間に形成された絶縁膜（図示略）に設け
られたコンタクトホール３８を介して接続されている。
ドレイン拡散領域３２ｄ上にはやはり櫛型にパターン化
されたアルミニウム系メタル配線のドレイン配線４０が
形成され、ドレイン拡散領域３２ｄとドレイン配線４０
の間もその間の絶縁膜に形成されたコンタクトホール４
２ｂ，４２ｃ，４２ｄを介して接続されている。コンタ
クトホール３８及び４２ｂ，４２ｃ，４２ｄはチャネル
幅方向に沿って複数個ずつ配置されている。
【００１２】ドレイン拡散領域３２ｄ上のメタル配線４
０は、出力パッドにつながるメタル配線部分４０ａに最
も近い部分４２ｂと、その両側で等しい距離だけ離れた
メタル配線部分４２ｃ，４２ｄとからなっている。それ
ぞれのドレイン拡散領域上のメタル配線部分４０ｂ，４
０ｃ，４０ｄにはチャネル幅Ｗ方向に沿ってそれぞれ７
個ずつのコンタクトホール４２ｂ，４２ｃ，４２ｄが配
列されている。コンタクトホール４２ｂについてみる
と、そのコンタクトホール４２ｂはチャネル幅Ｗ方向に
均等な間隔で配列され、出力パッドから遠ざかるほどチ
ャネル長さ方向の寸法が大きく設定されている。その結
果、出力パッドから遠いコンタクトホール４２ｂほどコ
ンタクトホール４２ｂのゲート電極側の端からゲート電
極３４までの距離が短かくなっている。コンタクトホー
ル４２ｂのゲート電極側の端からゲート電極３４までの
距離はパッドに近いものから遠いものへ順に、１０μ
ｍ、９.５μｍ，９μｍ，８.５μｍ，８μｍ，７.５μ
ｍ，７μｍというように短かくなっている。
０は、出力パッドにつながるメタル配線部分４０ａに最
も近い部分４２ｂと、その両側で等しい距離だけ離れた
メタル配線部分４２ｃ，４２ｄとからなっている。それ
ぞれのドレイン拡散領域上のメタル配線部分４０ｂ，４
０ｃ，４０ｄにはチャネル幅Ｗ方向に沿ってそれぞれ７
個ずつのコンタクトホール４２ｂ，４２ｃ，４２ｄが配
列されている。コンタクトホール４２ｂについてみる
と、そのコンタクトホール４２ｂはチャネル幅Ｗ方向に
均等な間隔で配列され、出力パッドから遠ざかるほどチ
ャネル長さ方向の寸法が大きく設定されている。その結
果、出力パッドから遠いコンタクトホール４２ｂほどコ
ンタクトホール４２ｂのゲート電極側の端からゲート電
極３４までの距離が短かくなっている。コンタクトホー
ル４２ｂのゲート電極側の端からゲート電極３４までの
距離はパッドに近いものから遠いものへ順に、１０μ
ｍ、９.５μｍ，９μｍ，８.５μｍ，８μｍ，７.５μ
ｍ，７μｍというように短かくなっている。
【００１３】メタル配線部分４０ｃと４０ｄでもそれぞ
れのコンタクトホール４２ｃ，４２ｄはチャネル幅Ｗ方
向に沿って等間隔で配置され、出力パッドから遠い位置
に配置されたものほどチャネル長さ方向の寸法が大きく
なっている。コンタクトホール４２ｃと４２ｄではメタ
ル配線部分４０ｃと４０ｄ自体がメタル配線部分４０ｂ
よりも出力パッドから遠い位置にあるため、それらのメ
タル配線部分４２ｃと４２ｄのコンタクトホール４２
ｃ，４２ｄは、メタル配線部分４０ｂのコンタクトホー
ル４０ｂと比べて、チャネル幅方向の等価な位置で比較
すると、それらのコンタクトホール４２ｃ，４２ｄの端
からゲート電極３４までの距離が短かく設定されてい
る。例えばコンタクトホール４２ｃと４２ｄでは出力パ
ッド側から遠ざかる方向に順に、コンタクトホールのゲ
ート電極側の端からゲート電極３４までの距離が９μ
ｍ、８.５μｍ，８μｍ，７.５μｍ，７μｍ，６.５μ
ｍ，６μｍと設定されている。チャネル幅Ｗは例えば４
０μｍである。
れのコンタクトホール４２ｃ，４２ｄはチャネル幅Ｗ方
向に沿って等間隔で配置され、出力パッドから遠い位置
に配置されたものほどチャネル長さ方向の寸法が大きく
なっている。コンタクトホール４２ｃと４２ｄではメタ
ル配線部分４０ｃと４０ｄ自体がメタル配線部分４０ｂ
よりも出力パッドから遠い位置にあるため、それらのメ
タル配線部分４２ｃと４２ｄのコンタクトホール４２
ｃ，４２ｄは、メタル配線部分４０ｂのコンタクトホー
ル４０ｂと比べて、チャネル幅方向の等価な位置で比較
すると、それらのコンタクトホール４２ｃ，４２ｄの端
からゲート電極３４までの距離が短かく設定されてい
る。例えばコンタクトホール４２ｃと４２ｄでは出力パ
ッド側から遠ざかる方向に順に、コンタクトホールのゲ
ート電極側の端からゲート電極３４までの距離が９μ
ｍ、８.５μｍ，８μｍ，７.５μｍ，７μｍ，６.５μ
ｍ，６μｍと設定されている。チャネル幅Ｗは例えば４
０μｍである。
【００１４】ドレイン拡散領域３２ｄ上でのメタル配線
とドレイン拡散領域との間のコンタクトホールのゲート
電極側の端からゲート電極までの距離を図２の実施例の
ように設定することによって、メタル配線部分４２ｂの
出力パッドに近い位置のコンタクトにサージ電流が集中
するのを防ぎ、出力パッドからの距離に関係せずに全て
のコンタクトにわたってサージ電流を流すことができる
ようになり、静電破壊に対する耐性が高くなる。図２の
実施例はＣＭＯＳを構成するＮＭＯＳトランジスタ部分
として説明しているが、ＮＭＯＳブロセスで形成された
ＮＭＯＳトランジスタとしても利用することができる。
とドレイン拡散領域との間のコンタクトホールのゲート
電極側の端からゲート電極までの距離を図２の実施例の
ように設定することによって、メタル配線部分４２ｂの
出力パッドに近い位置のコンタクトにサージ電流が集中
するのを防ぎ、出力パッドからの距離に関係せずに全て
のコンタクトにわたってサージ電流を流すことができる
ようになり、静電破壊に対する耐性が高くなる。図２の
実施例はＣＭＯＳを構成するＮＭＯＳトランジスタ部分
として説明しているが、ＮＭＯＳブロセスで形成された
ＮＭＯＳトランジスタとしても利用することができる。
【００１５】図３は他の実施例におけるドレイン領域上
のコンタクトホールを表わしたものである。図２の実施
例ではコンタクトホール４２ｂ，４２ｃ，４２ｄのチャ
ネル長さ方向の寸法を出力パッドからの距離に応じて変
化させているが、図３（Ａ）ではチャネル幅Ｗ方向に沿
って均等に配置されたコンタクトホール４４を１個又は
チャネル長さ方向に配列された複数個のコンタクトホー
ルから構成している。各コンタクトホール４４は同一サ
イズに形成されており、そのコンタクト４４のチャネル
長さ方向の配列幅Ｌを出力パッドからの距離に応じて、
出力パッドから遠い位置にあるコンタクトホール配列ほ
どＬが大きくなるように配置されている。これにより、
コンタクトホール配列のゲート電極側の端からゲート電
極３４までの距離が、出力パッドから遠い位置にあるほ
ど短かくなるように設定されている。１個のコンタクト
ホール４４のサイズは例えば１μｍ×１μｍである。
のコンタクトホールを表わしたものである。図２の実施
例ではコンタクトホール４２ｂ，４２ｃ，４２ｄのチャ
ネル長さ方向の寸法を出力パッドからの距離に応じて変
化させているが、図３（Ａ）ではチャネル幅Ｗ方向に沿
って均等に配置されたコンタクトホール４４を１個又は
チャネル長さ方向に配列された複数個のコンタクトホー
ルから構成している。各コンタクトホール４４は同一サ
イズに形成されており、そのコンタクト４４のチャネル
長さ方向の配列幅Ｌを出力パッドからの距離に応じて、
出力パッドから遠い位置にあるコンタクトホール配列ほ
どＬが大きくなるように配置されている。これにより、
コンタクトホール配列のゲート電極側の端からゲート電
極３４までの距離が、出力パッドから遠い位置にあるほ
ど短かくなるように設定されている。１個のコンタクト
ホール４４のサイズは例えば１μｍ×１μｍである。
【００１６】図３（Ａ）を図２のように出力パッドにつ
ながるメタル配線部分４０ａに近いメタル配線部分４０
ｂと、それより遠いメタル配線部分４２ｃや４２ｄに適
用するときは、コンタクト４４のチャネル長さ方向の配
列幅Ｌを図２に対応して変化させればよい。
ながるメタル配線部分４０ａに近いメタル配線部分４０
ｂと、それより遠いメタル配線部分４２ｃや４２ｄに適
用するときは、コンタクト４４のチャネル長さ方向の配
列幅Ｌを図２に対応して変化させればよい。
【００１７】図３（Ｂ）はコンタクトホール４２は図２
に示されたように、そのチャネル長さ方向の寸法が出力
パッドからの距離に応じて変化するように設定されてい
る。メタル配線４０は、ドレイン拡散領域３２ｄ上で
は、チャネル長さ方向の幅が出力パッドから遠い位置に
なるほど広くなるように段階的に変化して設定されてい
る。メタル配線４０の幅は連続的に変化するように設定
してもよい。
に示されたように、そのチャネル長さ方向の寸法が出力
パッドからの距離に応じて変化するように設定されてい
る。メタル配線４０は、ドレイン拡散領域３２ｄ上で
は、チャネル長さ方向の幅が出力パッドから遠い位置に
なるほど広くなるように段階的に変化して設定されてい
る。メタル配線４０の幅は連続的に変化するように設定
してもよい。
【００１８】
【発明の効果】本発明ではドレイン拡散領域上のコンタ
クトホールはメタル配線の端子から遠い位置にあるコン
タクトホールほどそのゲート電極側の端とゲート電極と
の距離が短かくなるように設定しているので、サージ電
流がメタル配線の端子に近いコンタクトに集中するのを
防いで静電耐圧を向上させることができる。
クトホールはメタル配線の端子から遠い位置にあるコン
タクトホールほどそのゲート電極側の端とゲート電極と
の距離が短かくなるように設定しているので、サージ電
流がメタル配線の端子に近いコンタクトに集中するのを
防いで静電耐圧を向上させることができる。
【００１９】図３（Ａ）の実施例のように各コンタクト
ホールのサイズを統一し、チャネル長さ方向のコンタク
トホール配列長さを変えるようにすれば、コンタクトホ
ールの設計が容易であるだけでなく、メタル配線材料の
埋込みが容易になる。つまり、コンタクトホールをタン
ダステンなどのメタル層で埋め込んだ後にアルミニウム
系メタル配線を形成する場合がある。その際、コンタク
トホールをタンダステンなどのメタル層で埋め込む工程
で、コンタクトホール形成後、全面にタンダステンなど
のメタル層を堆積し、エッチバックを施してコンタクト
ホールを埋め込む方法を採用する場合には、コンタクト
ホールにサイズの異なるものが混在している場合には、
小さいコンタクトホールにはメタル層を埋め込むことが
できるが、大きいコンタクトホールにはメタル層を埋め
込むのが容易でないことが起こる。しかし、コンタクト
ホールのサイズを統一しておけば、そのような問題を避
けることができる。
ホールのサイズを統一し、チャネル長さ方向のコンタク
トホール配列長さを変えるようにすれば、コンタクトホ
ールの設計が容易であるだけでなく、メタル配線材料の
埋込みが容易になる。つまり、コンタクトホールをタン
ダステンなどのメタル層で埋め込んだ後にアルミニウム
系メタル配線を形成する場合がある。その際、コンタク
トホールをタンダステンなどのメタル層で埋め込む工程
で、コンタクトホール形成後、全面にタンダステンなど
のメタル層を堆積し、エッチバックを施してコンタクト
ホールを埋め込む方法を採用する場合には、コンタクト
ホールにサイズの異なるものが混在している場合には、
小さいコンタクトホールにはメタル層を埋め込むことが
できるが、大きいコンタクトホールにはメタル層を埋め
込むのが容易でないことが起こる。しかし、コンタクト
ホールのサイズを統一しておけば、そのような問題を避
けることができる。
【００２０】図３（Ｂ）のようにコンタクトホール４２
のゲート電極側の端からゲート電極３４までの距離を変
化させるとともに、メタル配線４０のチャネル長さ方向
の幅も変化させることによって、サージ電流がメタル配
線の端子に近いコンタクトに集中するのをさらに有効に
避けることができる。
のゲート電極側の端からゲート電極３４までの距離を変
化させるとともに、メタル配線４０のチャネル長さ方向
の幅も変化させることによって、サージ電流がメタル配
線の端子に近いコンタクトに集中するのをさらに有効に
避けることができる。
【図１】従来の櫛型ＭＯＳトランジスタを示す図であ
り、（Ａ）は平面図、（Ｂ）はその等価回路図である。
り、（Ａ）は平面図、（Ｂ）はその等価回路図である。
【図２】第１の実施例を示す櫛型ＭＯＳトランジスタの
図であり、（Ａ）は平面図、（Ｂ）はその等価回路図で
ある。
図であり、（Ａ）は平面図、（Ｂ）はその等価回路図で
ある。
【図３】（Ａ）及び（Ｂ）はそれぞれ他の実施例を示す
部分平面図である。
部分平面図である。
３２ｓ ソース拡散領域 ３２ｄ ドレイン拡散領域 ３４ ポリシリコンゲート電極 ３６ ソース配線 ３８ ソース拡散領域上のコンタクトホール ４０，４０ａ，４０ｂ，４０ｃ，４０ｄ ドレイン配線 ４２，４２ｂ，４２ｃ，４２ｄ，４４ ドレイン拡散領
域上のコンタクトホール
域上のコンタクトホール
Claims (4)
- 【請求項１】 ＭＯＳトランジスタのソース拡散領域と
ドレイン拡散領域上に絶縁膜を介してそれぞれのメタル
配線が形成され、前記絶縁膜にはソース拡散領域とドレ
イン拡散領域でチャネル幅方向に沿ってそれぞれ複数個
ずつのコンタクトホールが設けられ、それらのコンタク
トホールを介してソース拡散領域とドレイン拡散領域が
それぞれの前記メタル配線と接続されている半導体集積
回路装置において、 ドレイン拡散領域上のコンタクトホールはメタル配線の
端子から遠い位置にあるコンタクトホールほどそのゲー
ト電極側の端とゲート電極との距離が短かくなっている
ことを特徴とする半導体集積回路装置。 - 【請求項２】 ドレイン拡散領域とソース拡散領域が交
互に配置され、両拡散領域間にゲート電極が配置された
櫛型トランジスタであり、 ドレイン拡散領域上のコンタクトホールはメタル配線の
端子から遠い位置にあるコンタクトホールほどそのチャ
ネル長さ方向の寸法が大きくなっている請求項１に記載
の半導体集積回路装置。 - 【請求項３】 ドレイン拡散領域とソース拡散領域が交
互に配置され、両拡散領域間にゲート電極が配置された
櫛型トランジスタであり、 ドレイン拡散領域上のコンタクトホールは１個又はチャ
ネル長さ方向に並べて配列された複数個からなり、それ
らのコンタクトホールが同一形状をなし、メタル配線の
端子から遠い位置にあるコンタクトホールほどそのチャ
ネル長さ方向の配列幅が大きくなっている請求項１に記
載の半導体集積回路装置。 - 【請求項４】 ドレイン拡散領域上のメタル配線のチャ
ネル長さ方向の幅がメタル配線の端子から遠い位置にあ
るほど広くなっている請求項１，２又は３に記載の半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20721193A JPH0745829A (ja) | 1993-07-28 | 1993-07-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20721193A JPH0745829A (ja) | 1993-07-28 | 1993-07-28 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745829A true JPH0745829A (ja) | 1995-02-14 |
Family
ID=16536084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20721193A Pending JPH0745829A (ja) | 1993-07-28 | 1993-07-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745829A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100575861B1 (ko) * | 1999-06-28 | 2006-05-03 | 주식회사 하이닉스반도체 | 반도체 소자의 정전기 방지 구조 |
| JP2006278677A (ja) * | 2005-03-29 | 2006-10-12 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP2008124396A (ja) * | 2006-11-15 | 2008-05-29 | Denso Corp | 横型ｍｏｓトランジスタ |
| US7528449B2 (en) | 2005-10-24 | 2009-05-05 | Kabushiki Kaisha Toshiba | Semiconductor device including ESD protective element |
| US7750409B2 (en) | 2007-08-22 | 2010-07-06 | Seiko Instruments Inc. | Semiconductor device |
| CN101814501A (zh) * | 2009-02-23 | 2010-08-25 | 精工电子有限公司 | 半导体装置 |
| CN101847618A (zh) * | 2009-03-27 | 2010-09-29 | 三美电机株式会社 | 半导体装置 |
| US7893497B2 (en) | 2007-08-23 | 2011-02-22 | Seiko Instruments Inc. | Semiconductor device |
| JP2011210904A (ja) * | 2010-03-29 | 2011-10-20 | Seiko Instruments Inc | 半導体装置 |
| JP2014135436A (ja) * | 2013-01-11 | 2014-07-24 | Toshiba Corp | 半導体装置およびその製造方法 |
| US9269803B2 (en) | 2012-07-12 | 2016-02-23 | Renesas Electronics Corporation | Semiconductor device |
| JP2016181616A (ja) * | 2015-03-24 | 2016-10-13 | ラピスセミコンダクタ株式会社 | 半導体素子、半導体装置および半導体素子のレイアウト方法 |
| WO2017033642A1 (ja) * | 2015-08-21 | 2017-03-02 | 日立オートモティブシステムズ株式会社 | 半導体装置、半導体集積回路、及び負荷駆動装置 |
| US11482857B2 (en) * | 2018-06-30 | 2022-10-25 | Vanchip (Tianjin) Technology Co., Ltd. | Surge protection device and chip constituted by same, and communication terminal |
| EP4207283A1 (en) * | 2021-12-31 | 2023-07-05 | Nexperia B.V. | A semiconductor device |
-
1993
- 1993-07-28 JP JP20721193A patent/JPH0745829A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100575861B1 (ko) * | 1999-06-28 | 2006-05-03 | 주식회사 하이닉스반도체 | 반도체 소자의 정전기 방지 구조 |
| JP2006278677A (ja) * | 2005-03-29 | 2006-10-12 | Mitsumi Electric Co Ltd | 半導体装置 |
| US7528449B2 (en) | 2005-10-24 | 2009-05-05 | Kabushiki Kaisha Toshiba | Semiconductor device including ESD protective element |
| JP2008124396A (ja) * | 2006-11-15 | 2008-05-29 | Denso Corp | 横型ｍｏｓトランジスタ |
| US7750409B2 (en) | 2007-08-22 | 2010-07-06 | Seiko Instruments Inc. | Semiconductor device |
| US7893497B2 (en) | 2007-08-23 | 2011-02-22 | Seiko Instruments Inc. | Semiconductor device |
| CN101814501A (zh) * | 2009-02-23 | 2010-08-25 | 精工电子有限公司 | 半导体装置 |
| US8373231B2 (en) | 2009-02-23 | 2013-02-12 | Seiko Instruments Inc. | Semiconductor device |
| JP2010219504A (ja) * | 2009-02-23 | 2010-09-30 | Seiko Instruments Inc | 半導体装置 |
| TWI472014B (zh) * | 2009-02-23 | 2015-02-01 | Seiko Instr Inc | 半導體裝置 |
| KR20100096027A (ko) * | 2009-02-23 | 2010-09-01 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 |
| EP2221875A3 (en) * | 2009-02-23 | 2011-10-19 | Seiko Instruments Inc. | Multi finger MOS transistor |
| CN101847618A (zh) * | 2009-03-27 | 2010-09-29 | 三美电机株式会社 | 半导体装置 |
| JP2010232536A (ja) * | 2009-03-27 | 2010-10-14 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP2011210904A (ja) * | 2010-03-29 | 2011-10-20 | Seiko Instruments Inc | 半導体装置 |
| US9269803B2 (en) | 2012-07-12 | 2016-02-23 | Renesas Electronics Corporation | Semiconductor device |
| JP2014135436A (ja) * | 2013-01-11 | 2014-07-24 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2016181616A (ja) * | 2015-03-24 | 2016-10-13 | ラピスセミコンダクタ株式会社 | 半導体素子、半導体装置および半導体素子のレイアウト方法 |
| WO2017033642A1 (ja) * | 2015-08-21 | 2017-03-02 | 日立オートモティブシステムズ株式会社 | 半導体装置、半導体集積回路、及び負荷駆動装置 |
| US10170415B2 (en) | 2015-08-21 | 2019-01-01 | Hitachi Automotive Systems, Inc. | Semiconductor device, semiconductor integrated circuit, and load driving device |
| US11482857B2 (en) * | 2018-06-30 | 2022-10-25 | Vanchip (Tianjin) Technology Co., Ltd. | Surge protection device and chip constituted by same, and communication terminal |
| EP4207283A1 (en) * | 2021-12-31 | 2023-07-05 | Nexperia B.V. | A semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0745829A (ja) | 半導体集積回路装置 | |
| US4672314A (en) | Comprehensive semiconductor test structure | |
| JPH0685182A (ja) | 半導体集積回路装置 | |
| JPH0786513A (ja) | 電源配線 | |
| US5477407A (en) | Protection circuit for protecting a semiconductor device from a voltage surge | |
| US4771327A (en) | Master-slice integrated circuit having an improved arrangement of transistor elements for simplified wirings | |
| US5952698A (en) | Layout pattern for improved MOS device matching | |
| US4951111A (en) | Integrated circuit device | |
| JP2682397B2 (ja) | セルベース設計半導体集積回路装置 | |
| JP3128813B2 (ja) | 半導体集積回路 | |
| JP6622352B2 (ja) | 半導体装置 | |
| JPH08186255A (ja) | 半導体集積回路 | |
| JP3319445B2 (ja) | 半導体装置 | |
| JPH02188023A (ja) | 出力バッファ回路 | |
| JP3060235B2 (ja) | Ｃｍｏｓ集積回路 | |
| JPS6136388B2 (ja) | ||
| JPH06216383A (ja) | 半導体集積回路装置 | |
| JPS60128655A (ja) | 半導体装置 | |
| JPS61170068A (ja) | Ｍｏｓトランジスタ | |
| JPH0669422A (ja) | 半導体集積回路 | |
| JPS61123153A (ja) | ゲ−トアレイｌｓｉ装置 | |
| JPH04354364A (ja) | 抵抗回路 | |
| JPH08306791A (ja) | 半導体集積回路装置 | |
| JPH07109859B2 (ja) | Ｍｏｓ型半導体集積回路装置 | |
| JPH0553075B2 (ja) |