TWI472014B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI472014B
TWI472014B TW99104435A TW99104435A TWI472014B TW I472014 B TWI472014 B TW I472014B TW 99104435 A TW99104435 A TW 99104435A TW 99104435 A TW99104435 A TW 99104435A TW I472014 B TWI472014 B TW I472014B
Authority
TW
Taiwan
Prior art keywords
metal wiring
source region
semiconductor device
supply line
potential supply
Prior art date
Application number
TW99104435A
Other languages
English (en)
Other versions
TW201103124A (en
Inventor
Sukehiro Yamamoto
Takeshi Koyama
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201103124A publication Critical patent/TW201103124A/zh
Application granted granted Critical
Publication of TWI472014B publication Critical patent/TWI472014B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置
本發明，係有關於具備有多閘極形態(梳齒形)的MOS型電晶體之半導體裝置。特別是，係有關於將N型之MOS電晶體作為ESD保護元件而使用了的半導體裝置。
在具備有MOS型電晶體之半導體裝置中，作為用以對於從外部連接用之PAD而來的靜電所導致之內部電路的破壞作防止之ESD保護元件，而將N型MOS電晶體之閘極電位固定於接地(Vss)處並作為OFF狀態而設置的所謂之不導通電晶體，係為週知。
不導通電晶體，由於係與其他之構成邏輯電路等之內部電路的MOS型電晶體相異，而有必要成為能夠在瞬間而使由多量之靜電所導致的電流作流動，因此，多係藉由具備有數百微米程度之大的寬幅(W寬幅)之電晶體所形成。
因此，不導通電晶體，係為了使佔據面積減少，而多會採用將複數之汲極區域、源極區域、閘極電極以梳齒形而作了組合的多閘極形態。
然而，由於採用將複數之電晶體作了組合的構造，因此，使ESD保護用之N型MOS電晶體以全體而均一地動作一事，係變得困難。例如，在與外部連接端子相距之距離為近的部分、或者是在配線電阻與配線間之電阻的合計為小的部分處，會產生電流集中，而會有無法充分地發揮原本之ESD保護功能並使一極被作破壞的情況。
作為其改善策，係提案有：因應於與外部連接端子所相距之距離，而特別是將汲極區域上之接觸孔與閘極電極間之距離，隨著與外部連接端子之距離越遠而設為越小，以提升電晶體之動作的速度之方法(例如，參考專利文獻1之第2圖)。又，亦提案有：因應於與基板接觸部所相距之距離，而特別是將汲極區域上之防止矽化的矽化阻障之距離，隨著與基板接觸部相距之距離越遠而設為越長，以使電晶體之動作成為均一的方法(例如，參考專利文獻2)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開平7-45829號公報
[專利文獻2]日本特開2007-116049號公報
然而，例如若是欲使不導通電晶體之對於ESD的保護動作成為均一，而將W寬幅縮小，則會成為無法充分地達成保護功能。又，上述專利文獻1，雖然係為藉由對於在汲極區域中之從接觸部起直到閘極電極為止的距離作調整，來局部性地對於電晶體動作速度作調整者，但是，仍存在著下述之課題：亦即是，伴隨著汲極區域之寬幅的縮小，會無法確保所期望之接觸位置，或者是，由於近年之包含高融點金屬的配線所導致之配線的低電阻化，而使得突波的傳播速度變得更快速，並產生無法僅藉由對於接觸部與閘極電極之間的距離來進行調整的情況，亦或是，當被導入至電晶體中之配線是從與電晶體之寬幅方向相垂直的方向而被作導入的情況時，會有難以適應的情況。又，上述專利文獻2，雖然係為藉由對於在汲極區域中之矽化阻障的長度作調節，來局部性地對於電晶體動作速度作調整者，但是，仍存在著下述之課題：亦即是，會有由於製造製程之偏差而無法確保所期望之長度的情況，或者是，由於近年之包含高融點金屬的配線所導致之配線的低電阻化，而使得突波的傳播速度變得更快速，並反倒使突波集中在一部份的矽化區域中的情況，亦或是，由於對於矽化阻障之長度作調整，而使得N型MOS不導通電晶體之佔據面積增加。
為了解決上述課題，在本發明中，係將半導體裝置如同下述一般地而構成之。
在具備有將複數之汲極區域與複數之源極區域交互地作了配置，並在前述汲極區域與前述源極區域之間配置有閘極電極，而使複數之電晶體作了一體化的構造之ESD保護用之N型MOS電晶體中，汲極區域係被與外部連接端子作電性連接，源極區域係被與接地電位供給線作電性連接，被連接於源極區域處之第1金屬配線，係被與第1金屬配線以外之複數層的金屬配線相連接，用以將第1金屬配線與第1金屬配線以外之複數層的金屬配線作電性連接之通孔的數量，係因應於從外部而對於ESD保護用之N型MOS電晶體作配線之配線的距離，來對於配置數作改變地而形成之。
又，係設為下述構成：第1金屬配線以外之複數層的金屬配線，係從與ESD保護用之N型MOS電晶體的通道寬幅方向相垂直的方向起而被作配線，第1金屬配線係被配置在與ESD保護用之N型MOS電晶體的通道寬幅方向相水平的方向上，第1金屬配線以外之複數層的金屬配線與第1金屬配線，係在源極區域之上的區域處，藉由通孔而被作連接。
又，係設為下述之構成：通孔，係在源極區域上之區域處，以在與ESD保護用之N型MOS電晶體的通道寬幅方向相水平的方向上而擴廣分布的方式，而被作配置。
或者是，係設為下述構成：通孔，係以在源極區域之一部份的區域上而集中的方式，而被作配置。
又，係設為下述構成：將用以使第1金屬配線與第1金屬配線以外之複數層的金屬配線作電性連接之通孔的數量，因應於從外部而對於ESD保護用之N型MOS電晶體作配線之配線的距離，而使配置數之比在1～3之間變化，而形成之。
如同以上所說明了一般，若依據本發明，則經由此些之手段，就算是在使用包含有高融點金屬之高速配線多層配線而將被導入至電晶體中之配線從與電晶體之通道寬幅方向相垂直的方向來作了導入的情況時，亦成為能夠使ESD保護用之N型MOS電晶體的多閘極以全體而進行均一的動作。
藉由此，能夠得到具備有能發揮充分的ESD保護功能之ESD保護用之N型MOS電晶體的半導體裝置。
 [實施例1]
圖1，係為對於由本發明所致之半導體裝置的ESD保護用之N型MOS電晶體的第1實施例作展示之模式性平面圖。
形成有由N型之高濃度雜質區域所成之第1源極區域101與第1汲極區域301，在第1源極區域101與第1汲極區域301之間，係被設置有未圖示之由氧化矽膜等所成的閘極絕緣膜，於其之上面，係被形成有由聚矽等所成之閘極電極201。將依序作了折返的圖案反覆地作配置，從第1汲極區域301起，隔著閘極電極201，而形成第2源極區域102，再隔著閘極電極201，而形成第2汲極區域302，並進而隔著閘極電極201，而形成第3源極區域103，又隔著閘極電極201，而形成第3汲極區域303，並進而隔著閘極電極201，而形成第4源極區域104。在第1實施例中，係展示配置4個的源極區域、3個的汲極區域以及6個的閘極電極之梳齒型的例子。作為MOS電晶體，係使用將6個作了組合的形態。
於此，在第1源極區域101、第2源極區域102、第3源極區域103、以及第4源極區域104處，係藉由於圖中之被與挾持著電晶體而於上下處被作了2根配置的接地電位供給線701相連接之翅膀狀的第2金屬配線711，而被供給有接地電位。接地電位供給線701，係藉由以包含有高融點金屬之金屬材料等作為原料的粗且低電阻之配線所形成。第2金屬配線711，亦係藉由包含有高融點金屬之材料等所形成。第2金屬配線711，係從接地電位供給線701起，而由與ESD保護用之N型MOS電晶體的通道寬幅方向相垂直的方向來作配線，並經由通孔601，而被與由包含有高融點金屬之材料等所成的第1金屬配線901相連接，進而，為了簡略化，於圖示中雖係省略，但是，係經由接觸孔，而被與第1源極區域101、第2源極區域102、第3源極區域103、以及第4源極區域104相連接。
於此，通孔601之數量，係以在被配置於與接地電位供給線701而最為遠離之位置處的第2源極區域102、或者是第3源極區域103上，而被設置有最多，並在被配置於與接地電位供給線701而最為接近之位置處的第1源極區域101、或者是第4源極區域104上，而被設置有最少的方式，來作設置。
藉由將通孔數設定為適當之值，在第1源極區域101、第2源極區域102、第3源極區域103、以及第4源極區域104處，係能夠使將被連接於接地電位供給線701處之第2金屬配線711之配線電阻以及由通孔601所致之連接電阻作了組合後的電阻值之合計成為略相等，而不會有偏於接近接地電位供給線701之部分的情況，能夠使ESD保護用之N型MOS電晶體以全體而均一地動作。
又，關於第2金屬配線711，雖係展示有隨著越遠離接地電位供給線701而變得更粗之例子，但是，藉由採用此種形態，係能夠將第2金屬配線711之配線電阻的影響作緩和。
另一方面，在外部連接端子801處，係被連接有由包含高融點金屬之材料所成的第1金屬配線811，並被與第1汲極區域301、第2汲極區域302、以及第3汲極區域303相連接。而後，雖然省略圖示，但是，經由接觸孔，第1金屬配線811係被與第1汲極區域301、第2汲極區域302、以及第3汲極區域303相連接。
於圖1中所示之第1實施例中，係例示有：將用以供給、固定ESD保護用之N型MOS電晶體的源極區域之電位的配線，設為第2金屬配線，並將被連接於汲極區域之配線，設為第1金屬配線，但是，相反的，亦可將用以供給、固定ESD保護用之N型MOS電晶體的源極區域之電位的配線，設為第1金屬配線，並將被連接於汲極區域之配線，設為第2金屬配線，或者是亦可自由地採用其他之組合。此時，將被配置在使用有第2金屬配線之側處的通孔之個數，依循圖1中所示之第1實施例的說明主旨，來以使在ESD保護用之N型MOS電晶體處的複數之汲極或者是源極區域中所被導入的配線電阻與配線間之電阻的合計成為略相等的方式而進行分配配置一事，係為重要。
又，在圖1所示之第1實施例中，雖係例示有使用了2層之金屬配線的例子，但是，亦可使用3層以上之複數層的配線。此時，係需要對於在2層之例中所說明了的事項相同之點作留意。
[實施例2]
圖2，係為對於由本發明所致之半導體裝置的ESD保護用之N型MOS電晶體的第2實施例作展示之模式性平面圖。在與圖1相對應之部分處，係附加有相同之號碼。與圖1中所示之第1實施例相異之點，係在於通孔601之配置。在圖1所示之第1實施例中，被配置在第1源極區域101、第2源極區域102、第3源極區域103、以及第4源極區域104上之通孔601，係以在與ESD保護用之N型MOS電晶體的通道寬幅方向成水平的方向上而擴廣地分布的形態，而被作配置。另一方面，在圖2所示之第2實施例中，通孔601，係成為在第1源極區域101、第2源極區域102、第3源極區域103、以及第4源極區域104的一部份之區域上而被作集合配置。
此係因為對於第1汲極區域301、第2汲極區域302、以及第3汲極區域303之與第1金屬配線811之連接作了注意所導致的結果。亦即是，從外部連接端子801而被作了配線的金屬配線811，由於係從第1汲極區域301、第2汲極區域302、以及第3汲極區域303的一端起，而被導入至第1汲極區域301、第2汲極區域302、以及第3汲極區域303中，因此，在通道寬幅方向上之與外部連接端子801相接近之側與相遠離之側處，金屬配線811之配線電阻值係成為相異，第1汲極區域301、第2汲極區域302、以及第3汲極區域303之各個的較接近外部連接端子801之側處，係成為較為容易動作之狀態。
有鑑於此種狀況，在與第1汲極區域301、第2汲極區域302、以及第3汲極區域303成對之第1源極區域101、第2源極區域102、第3源極區域103、還有第4源極區域104中，藉由以使通孔601集中在從外部連接端子801而遠離之區域處的方式來作設置，而在ESD保護用之N型MOS電晶體的動作時，將於通道寬幅方向上之產生與外部連接端子801之間的距離依存性的情況作緩和。
於圖2中所示之第2實施例中，係例示有：將用以供給、固定ESD保護用之N型MOS電晶體的源極區域之電位的配線，設為第2金屬配線，並將被連接於汲極區域之配線，設為第1金屬配線，但是，亦可與圖1之例相同的，將用以供給、固定ESD保護用之N型MOS電晶體的源極區域之電位的配線，設為第1金屬配線，並將被連接於汲極區域之配線，設為第2金屬配線，或者是亦可自由地採用其他之組合。
此時，關於將被配置在使用有第2金屬配線之側處的通孔之個數，依循圖1中所示之第1實施例的說明主旨，來以使在ESD保護用之N型MOS電晶體處的複數之汲極或者是源極區域中所被導入的配線電阻與配線間之電阻的合計成為略相等的方式而進行分配配置一事，係為重要之點，以及亦可適用在3層以上之複數層的金屬配線中之點，係與圖1之例相同。關於其他之說明，係藉由附加與圖1相同之符號，來代替說明。
[實施例3]
圖3，係為對於由本發明所致之半導體裝置的ESD保護用之N型MOS電晶體的第3實施例作展示之模式性平面圖。在圖面上，由於係與圖1所示之實施例1近似，因此，係將與第1實施例相同之點的說明省略，並進行在相異之點處的說明。與第1實施例相異之點，係在於通孔601之配置，以下，針對此點作說明。
在第1實施例中，係設為將被配置在使用有第2金屬配線之側處的通孔之配置個數，依循圖1中所示之第1實施例的說明主旨，來以使在ESD保護用之N型MOS電晶體處的複數之汲極或者是源極區域中所被導入的配線電阻與配線間之電阻的合計成為略相等的方式而進行分配配置。於此，係在圖5中，將針對具備有一定之大小的通孔之配置個數的上限而作了實驗的資料作展示。
圖5，係對有關於最適合於用以提供ESD耐性之通孔配置個數的實驗資料作展示者，圖5(a)，係為對於評價樣本構造之平面模式圖作展示者。全部的通孔，係具備有相同之大小。為了簡略化，係將閘極電極與汲極區域作省略。圖5(b)，係對於在ESD試驗(HMB模式)中而施加脈衝直到發生破壞為止後，藉由光電放射來特定出破壞場所時之破壞場所的發生比例作展示。此圖表之橫軸的1、1、2、3、4，係代表將A點作為基準時之通孔的個數比，並分別為與圖5(a)之A點、B點、C點、D點、E點相對應者。由此實驗，可以得知，就算是如同A點與E點一般，在與接地電位供給線之間之距離等的條件為相等的情形下，在通孑L之個數比為4倍而變多的E點的情況時，係容易引起由於ESD所導致的破壞。
此實驗結果，係代表了：在圖3中，將在被配置於與接地電位供給線701而最為遠離之位置處的第2源極區域102、或者是第3源極區域103上的通孔配置個數，設為在被配置於與接地電位供給線701而最為接近之位置處的第1源極區域101、或者是第4源極區域104上的通孔配置個數之3倍以下一事，係為重要。藉由此，就算是在為了將W長度延長而將閘極數作了增加的情況時，藉由將被配置在距離接地電位供給線701而最為遠離的位置處之源極區域上的通孔之配置個數，設為與被配置在距離接地電位供給線701而最為接近的位置處之源極區域上的通孔之個數相較而不超過3倍的比，能夠使ESD保護用之N型MOS電晶體以全體而均一地動作。
[實施例4]
圖4，係為對於由本發明所致之半導體裝置的ESD保護用之N型MOS電晶體的第4實施例作展示之模式性平面圖。此係為將第2實施例與第3實施例作了組合者。故而，雖係省略說明，但是，藉由此，就算是在為了將W長度延長而將閘極數作了增加的情況時，藉由將被配置在距離接地電位供給線701而最為遠離的位置處之源極區域上的通孔之配置個數，設為與被配置在距離接地電位供給線701而最為接近的位置處之源極區域上的通孔之個數相較而不超過3倍的比，能夠使ESD保護用之N型MOS電晶體以全體而均一地動作。
[實施例5]
圖6，係為對於由本發明所致之半導體裝置的ESD保護用之N型MOS電晶體的第5實施例作展示之模式性平面圖。在與圖1相對應之部分處，係附加有相同之號碼。與圖1中所示之第1實施例相異之點，係在於具備有一定之寬幅的長度相異之線狀通孔1101的配置上。
故而，代替通孔601，藉由設置線狀之通孔，與第1金屬配線間之連接面積係增加，藉由此，而實現低電阻化，並在具備有實施例1之特徵的同時，亦能夠使ESD突波之傳播速度成為更加容易傳導、動作。
[實施例6]
圖7，係為對於由本發明所致之半導體裝置的ESD保護用之N型MOS電晶體的第6實施例作展示之模式性平面圖。在與圖2相對應之部分處，係附加有相同之號碼。與圖2中所示之第2實施例相異之點，係在於具備有一定之寬幅的長度相異之線狀通孔1101的配置上。
故而，代替通孔601，藉由設置線狀之通孔，與第1金屬配線間之連接面積係增加，藉由此，而實現低電阻化，並在具備有實施例2之特徵的同時，亦能夠使ESD突波之傳播速度成為更加容易傳導、動作。
101．．．第1源極區域
102．．．第2源極區域
103．．．第3源極區域
104．．．第4源極區域
201．．．閘極電極
301．．．第1汲極區域
302．．．第2汲極區域
303．．．第3汲極區域
601．．．通孔
701．．．接地電位供給線
711．．．第2金屬配線
801．．．外部連接端子
811．．．第1金屬配線
901．．．第1金屬配線
1101．．．線狀通孔
[圖1]對於由本發明所致之半導體裝置的ESD保護用之N型MOS電晶體的第1實施例作展示之模式性平面圖。
[圖2]對於由本發明所致之半導體裝置的ESD保護用之N型MOS電晶體的第2實施例作展示之模式性平面圖。
[圖3]對於由本發明所致之半導體裝置的ESD保護用之N型MOS電晶體的第3實施例作展示之模式性平面圖。
[圖4]對於由本發明所致之半導體裝置的ESD保護用之N型MOS電晶體的第4實施例作展示之模式性平面圖。
[圖5]對於有關於由本發明所致之半導體裝置的最適當之通孔配置個數的實驗資料作展示之圖。(a)係為在實驗中所使用了的ESD保護用之N型MOS電晶體的模式性平面圖。(b)係為對於在ESD試驗(HMB模式)中而施加脈衝直到發生破壞為止後之破壞場所的發生比例作展示之圖。
[圖6]對於由本發明所致之半導體裝置的ESD保護用之N型MOS電晶體的第5實施例作展示之模式性平面圖。
[圖7]對於由本發明所致之半導體裝置的ESD保護用之N型MOS電晶體的第6實施例作展示之模式性平面圖。
101．．．第1源極區域
102．．．第2源極區域
103．．．第3源極區域
104．．．第4源極區域
201．．．閘極電極
301．．．第1汲極區域
302．．．第2汲極區域
303．．．第3汲極區域
601．．．通孔
701．．．接地電位供給線
711．．．第2金屬配線
801．．．外部連接端子
811．．．第1金屬配線
901．．．第1金屬配線

Claims (12)

  1. 一種半導體裝置，係具備有將汲極區域與源極區域各一個地挾持閘極電極而交互地作了配置的使複數之電晶體作了一體化的多閘極形態(Multi finger type)之ESD保護用之N型MOS電晶體，該半導體裝置，其特徵為：前述汲極區域，係被與外部連接端子作電性連接，前述源極區域，係經由被配置在前述源極區域上並被作了連接的第1金屬配線、和藉由具備有一定之大小的通孔而被與前述第1金屬配線作了連接的第2金屬配線，而被與接地電位供給線作電性連接，前述通孔之數量，係因應於與前述接地電位供給線之間的距離，而成為距離越遠則被配置有越多之數量。
  2. 如申請專利範圍第1項所記載之半導體裝置，其中，前述第2金屬配線，係從與前述ESD保護用之N型MOS電晶體的通道寬幅方向相垂直的方向而被作配線，前述第1金屬配線，係被配置在與前述ESD保護用之N型MOS電晶體的通道寬幅方向成水平的方向上，前述第2金屬配線與前述第1金屬配線，係在前述源極區域之上的區域處，藉由前述通孔而被作連接。
  3. 如申請專利範圍第1項所記載之半導體裝置，其中，被配置在距離接地電位供給線而最為遠離的位置處之源極區域上的通孔之配置個數與被配置在距離接地電位供給線而最為接近的位置處之源極區域上的通孔之配置個數間的比，係不超過3。
  4. 如申請專利範圍第1項所記載之半導體裝置，其中，前述第1金屬配線以及前述第2金屬配線，係包含有高融點金屬。
  5. 如申請專利範圍第2項所記載之半導體裝置，其中，前述通孔，係以在被配置於前述源極區域上並被作了連接的第1金屬配線處，而在與前述ESD保護用之N型MOS電晶體的通道寬幅方向成水平的方向上而擴廣分布的方式，而被作配置。
  6. 如申請專利範圍第2項所記載之半導體裝置，其中，前述通孔，係在被配置於前述源極區域上並被作了連接的第1金屬配線之一部份的區域上，而被作集中配置。
  7. 如申請專利範圍第5項所記載之半導體裝置，其中，被配置在距離接地電位供給線而最為遠離的位置處之源極區域上的通孔之配置個數與被配置在距離接地電位供給線而最為接近的位置處之源極區域上的通孔之配置個數間的比，係不超過3。
  8. 一種半導體裝置，係具備有將各汲極區域與各源極區域各一個地挾持閘極電極而交互地作了配置的使複數之電晶體作了一體化的多閘極形態(Multi finger type)之ESD保護用之N型MOS電晶體，該半導體裝置，其特徵為：前述各汲極區域，係被與外部連接端子作電性連接，前述各源極區域，係經由被配置在前述各源極區域上並被作了連接的第1金屬配線、和藉由被配置在前述第1金屬配線上之通孔而被與前述第1金屬配線作了連接的第2金屬配線，而被與接地電位供給線作電性連接，在前述各源極區域處，將被連接於前述接地電位供給線處之前述第2金屬配線之配線電阻和由前述通孔所致之連接電阻作了加算後之各別的電阻值，係相互為略相等。
  9. 如申請專利範圍第8項所記載之半導體裝置，其中，前述通孔，係具備有一定之大小，藉由對於被配置在前述第1金屬配線上之前述通孔的數量作改變，而使前述各別的電阻值相互成為略相等。
  10. 如申請專利範圍第8項所記載之半導體裝置，其中，前述通孔，係為具備有一定之寬幅的線狀通孔，藉由對於被配置在前述第1金屬配線上之前述線狀通孔的長度作改變，而使前述各別的電阻值相互成為略相等。
  11. 如申請專利範圍第8項所記載之半導體裝置，其中，前述第2金屬配線，若是與前述接地電位供給線之間所相距之距離越遠，則在與前述ESD保護用之N型MOS電晶體的寬幅平行的方向上之配線寬幅係為越大。
  12. 一種半導體裝置，係具備有將汲極區域與源極區域各一個地挾持閘極電極而交互地作了配置的使複數之電晶體作了一體化的多閘極形態(Multi finger type)之ESD保護用之N型MOS電晶體，該半導體裝置，其特徵為：前述汲極區域，係被與外部連接端子作電性連接，前述源極區域，係經由被配置在前述源極區域上並被作了連接的第1金屬配線、和藉由具備有一定之寬幅的線狀通孔而被與前述第1金屬配線作了連接的第2金屬配線，而被與接地電位供給線作電性連接，前述線狀通孔之長度，係因應於與前述接地電位供給線之間的距離，而配置成為距離越遠則變得越長。
TW99104435A 2009-02-23 2010-02-11 半導體裝置 TWI472014B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009039345 2009-02-23
JP2010016340A JP5603089B2 (ja) 2009-02-23 2010-01-28 半導体装置

Publications (2)

Publication Number Publication Date
TW201103124A TW201103124A (en) 2011-01-16
TWI472014B true TWI472014B (zh) 2015-02-01

Family

ID=42101475

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99104435A TWI472014B (zh) 2009-02-23 2010-02-11 半導體裝置

Country Status (6)

Country Link
US (1) US8373231B2 (zh)
EP (1) EP2221875B1 (zh)
JP (1) JP5603089B2 (zh)
KR (1) KR101629968B1 (zh)
CN (1) CN101814501B (zh)
TW (1) TWI472014B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
CN102446961B (zh) * 2011-12-09 2014-05-28 无锡中星微电子有限公司 包含功率器件的半导体装置及其制备方法
CN102854643B (zh) * 2012-09-04 2015-11-25 深圳市华星光电技术有限公司 一种液晶显示面板及其制造方法
JP6013876B2 (ja) 2012-10-30 2016-10-25 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6033054B2 (ja) 2012-11-22 2016-11-30 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP5923046B2 (ja) * 2013-01-11 2016-05-24 株式会社東芝 半導体装置の製造方法
JP2014154595A (ja) * 2013-02-05 2014-08-25 Seiko Instruments Inc 半導体装置
JP6100026B2 (ja) * 2013-03-06 2017-03-22 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP2014229737A (ja) 2013-05-22 2014-12-08 株式会社東芝 半導体装置
TWI532191B (zh) * 2013-12-31 2016-05-01 友達光電股份有限公司 薄膜電晶體結構
US10170415B2 (en) 2015-08-21 2019-01-01 Hitachi Automotive Systems, Inc. Semiconductor device, semiconductor integrated circuit, and load driving device
CN109148557B (zh) * 2017-06-27 2021-06-11 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148555B (zh) * 2017-06-27 2021-08-31 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148558B (zh) * 2017-06-27 2021-08-10 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148556B (zh) * 2017-06-27 2022-02-15 深圳尚阳通科技有限公司 超结器件及其制造方法
CN108879634B (zh) * 2018-06-30 2022-03-04 唯捷创芯(天津)电子技术股份有限公司 一种浪涌保护器件及其组成的芯片、通信终端
JP2021141138A (ja) * 2020-03-03 2021-09-16 キオクシア株式会社 半導体装置
US11574854B2 (en) * 2020-04-08 2023-02-07 National Research Council Of Canada Distributed inductance integrated field effect transistor structure
CN114664725A (zh) * 2020-12-23 2022-06-24 华润微电子（重庆）有限公司 GaN器件互联结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745829A (ja) * 1993-07-28 1995-02-14 Ricoh Co Ltd 半導体集積回路装置
TW488061B (en) * 2000-01-04 2002-05-21 Sarnoff Corp Apparatus for current ballasting ESD sensitive devices
TW578447B (en) * 2003-04-04 2004-03-01 Arima Computer Corp An electrostatic discharge protection structure for a multi-hole structure
US20050029597A1 (en) * 2003-08-08 2005-02-10 Conexant Systems, Inc. Ballasting MOSFETs using staggered and segmented diffusion regions
JP2007116049A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置
US20090050968A1 (en) * 2007-08-22 2009-02-26 Hiroaki Takasu Semiconductor device
CN201213133Y (zh) * 2008-02-20 2009-03-25 和舰科技(苏州)有限公司 一种更均匀导通的电容耦合静电放电防护器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2865132B2 (ja) * 1996-07-19 1999-03-08 日本電気株式会社 半導体装置の入出力静電保護回路
JP4144225B2 (ja) * 2002-01-29 2008-09-03 株式会社デンソー ダイオードおよびその製造方法
JP2004311670A (ja) * 2003-04-07 2004-11-04 Toshiba Lsi System Support Kk 半導体装置
JP2006278677A (ja) * 2005-03-29 2006-10-12 Mitsumi Electric Co Ltd 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745829A (ja) * 1993-07-28 1995-02-14 Ricoh Co Ltd 半導体集積回路装置
TW488061B (en) * 2000-01-04 2002-05-21 Sarnoff Corp Apparatus for current ballasting ESD sensitive devices
TW578447B (en) * 2003-04-04 2004-03-01 Arima Computer Corp An electrostatic discharge protection structure for a multi-hole structure
US20050029597A1 (en) * 2003-08-08 2005-02-10 Conexant Systems, Inc. Ballasting MOSFETs using staggered and segmented diffusion regions
JP2007116049A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置
US20090050968A1 (en) * 2007-08-22 2009-02-26 Hiroaki Takasu Semiconductor device
CN201213133Y (zh) * 2008-02-20 2009-03-25 和舰科技(苏州)有限公司 一种更均匀导通的电容耦合静电放电防护器件

Also Published As

Publication number Publication date
EP2221875A3 (en) 2011-10-19
CN101814501B (zh) 2014-09-03
JP2010219504A (ja) 2010-09-30
CN101814501A (zh) 2010-08-25
US20100213549A1 (en) 2010-08-26
KR20100096027A (ko) 2010-09-01
EP2221875B1 (en) 2012-12-19
JP5603089B2 (ja) 2014-10-08
US8373231B2 (en) 2013-02-12
TW201103124A (en) 2011-01-16
KR101629968B1 (ko) 2016-06-13
EP2221875A2 (en) 2010-08-25

Similar Documents

Publication Publication Date Title
TWI472014B (zh) 半導體裝置
TWI525785B (zh) Semiconductor device
JP5165967B2 (ja) 半導体装置
JP5226260B2 (ja) 半導体装置
TWI496225B (zh) Semiconductor integrated circuit device
TWI575699B (zh) 半導體裝置
KR20090012126A (ko) 반도체 장치
JP5546191B2 (ja) 半導体装置
JP3699237B2 (ja) 半導体集積回路
JP2003243522A (ja) 抵抗素子を使用した半導体装置
JP6100026B2 (ja) 半導体装置
TWI484620B (zh) Semiconductor integrated circuit device
US20150014781A1 (en) Semiconductor device
KR100900543B1 (ko) 박막 트랜지스터 기판의 다결정 규소 박막 트랜지스터 및그의 형성 방법
JP4947994B2 (ja) 半導体装置
JP6099986B2 (ja) 半導体装置
JP2008227197A (ja) 半導体装置
JP2007250684A (ja) 回路基板及び表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees